DE2613490B2 - Verfahren zum Entfernen von Vorsprängen von der Oberfläche einer Halbleiterschicht - Google Patents

Verfahren zum Entfernen von Vorsprängen von der Oberfläche einer Halbleiterschicht

Info

Publication number
DE2613490B2
DE2613490B2 DE2613490A DE2613490A DE2613490B2 DE 2613490 B2 DE2613490 B2 DE 2613490B2 DE 2613490 A DE2613490 A DE 2613490A DE 2613490 A DE2613490 A DE 2613490A DE 2613490 B2 DE2613490 B2 DE 2613490B2
Authority
DE
Germany
Prior art keywords
protrusions
dielectric layer
projections
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2613490A
Other languages
English (en)
Other versions
DE2613490A1 (de
DE2613490C3 (de
Inventor
William Charles Danielsville Erdman
Lewis Emanuel Allentown Katz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2613490A1 publication Critical patent/DE2613490A1/de
Publication of DE2613490B2 publication Critical patent/DE2613490B2/de
Application granted granted Critical
Publication of DE2613490C3 publication Critical patent/DE2613490C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Entfernen von Vorsprüngen von der Oberfläche einer Halbleiterschicht, die epitaktisch auf einem Substrat niedergeschlagen ist, und eine dielektrische Schicht trägt, deren Dicke geringer als die Höhe wenigstens einiger der Vorsprünge ist.
In der US-PS 37 18 514 sind die Probleme beschrieben, die im Zusammenhang mit dem Züchten von Vorsprüngen, auch Spikes genannt, auf Halbleiterscheiben während der Erzeugung epitaktischer Schichten auf diesen auftreten. Im allgemeinen stört das Vorhandensein solcher Vorsprünge oei der Durchführung nachfolgender Halbleiterbauelementeherstellungsschritte, beispielsweise bei der Ausrichtung von Photomasken gegenüber der Scheibe. Das Auftreten von Vorsprüngen stammt im allgemeinen von Kristallisationskeimstellen, wie Teilchen und kristallographischen Störungen. Deren Unterdrückung während des epitaktischen Züchtungsvorgangs ist kostspielig und es wird eine wirtschaftliche Methode zu deren Entfernung vorgezogen. Die erwähnte Patentschrift beschreibt ein Verfahren zum selektiven Entfernen einer Photolackmaskierungsschicht über einer Oxidschicht.
Aus der DE-OS 2104671 ist ein Verfahren zum Entfernen von Vorsprüngen von der Oberfläche einer Halbleiterschicht, die epitaktisch auf einem Substrat aufgebracht ist, bekannt, bei dem auf die Vorsprünge eine mechanische Kraft ausgeübt wird, um diese abzubrechen. Aus der Zeitschrift »Applied Physics Letters«, Vol. 26. Februar 75, Nr. 4, S. 185-198 ist es bekannt, bei Silicium mit einer Siliciumdioxidschicht als selektives Ätzmittel eine wäßrige Lösung von Kaliumhydroxyd zu verwenden.
Obwohl die aus der US-PS 37 18 514 bekannte Methode einen beträchtlichen Fortschritt bei der Herstellungstechnik mit sich gebracht hat, fand man, daß das zufällige Auftreten von Nadellöchern in der Photolackschicht zu ungewünschten Ätzgruben führt, die als von außen stammende Ätzgruben bezeichnet
ίο werden. »Vorsprungsätzgruben«, wie sie im folgenden genannt werden, sind Ätzgruben in der Scheibenoberfläche, die durch die Vorsprungsentfernung an der Stelle der entfernten Vorsprünge erzeugt worden sind. In manchen Fällen hat die Verwendung der Photolackschichtmethode dazu geführt, daß die Dichte von außen stammender Ätzgruben größer als diejenige Vorsprungsätzgruben war. Zudem ist die Verwendung der Photolackschicht übermäßig kompliziert und bringt die Möglichkeit zusätzlicher organischer Verschmutzung während ihrer Erzeugung und Entfernung mit sich.
Bemühungen zur Entfernung der Vorsprünge lediglich durch mechanische Mittel sind weitgehend erfolglos geblieben, oder waren, wenn ein bescheidener Erfolg auftrat, außergewöhnlich kostspielig und umfaßten extensive manuell durchzuführende Vorgänge.
Demgemäß liegt der Erfindung die Aufgabe zugrunde, eine sichere und einfache Methode zur Entfernung der Vorsprünge zu schaffen, die ohne zusätzliche Beschädigung der Halbleiterscheibe wirksam angewendet werden kann.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß entlang der Oberfläche der dielektrischen Schicht eine mechanische Scherkraft auf die beschichteten Vorsprünge ausgeübt wird, um diese abzubrechen, und daß die Oberfläche anschließend mit einem selektiv wirkenden Ätzmittel behandelt wird, um die freigelegten Vorsprünge zu entfernen.
Weiterbildungen des erfindungsgemäßen Verfahrens sind in den Unieransprüchen angegeben.
■•ο Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt, und wird im folgenden näher beschrieben. Es zeigt
F i g. 1 eine Schrägansicht einer Halbleiterscheibe mit einer epitaktischen Schicht, welche eine Zufallsverteilung von darauf befindlichen Vorsprüngen zeigt; und
F i g. 2 bis 5 schematisch einen Querschnitt durch die Scheibe während der Durchführung eines Ausführungsbeispiels.
In den Fig. 1 und 2 weist eine Scheibe 10 aus Halbleiter-Einkristallmaterial ein Substrat 11 und eine epitaktische Schicht 12 auf. Die Scheibe 10 hat typischerweise einen Durchmesser von etwa 50 bis 100 mm und eine Dicke von etwa 0,25 bis 0,75 mm. Insbesondere die epitaktisch niedergeschlagene Schicht 12 ist vergleichsweise dünn und hat typischerweise eine Dicke im Bereich von einem Mikrometer bis zu 15 Mikrometer. Es besteht jedoch keine bestimmte Begrenzung für diese Dicke, die bei Bedarf im Bereich von 100 Mikrometer liegen kann. Vorsprünge 13 bilden sich während der Herstellung der epitaktischen Schicht 12 und erstrecken sich typischerweise in einem Bereich von einem bis zu 50 Mikrometern über die Oberfläche der epitaktischen Schicht 12. Generell ist deren Höhe eine Funktion der Dicke der epitaktischen Schicht.
h5 Gemäß F i g. 3 umfaßt das Ausführungsbeispiel als ersten Schritt die Erzeugung einer Oxidbeschichtung 20 auf der Scheibenoberfläche. Es ist eine Vielzahl von Methoden zum Erzeugen solcher Beschichtungen
bekannt, einschließlich Plasmaniederschlag, thermischer Niederschlag und HF-Zerstäuben. Wenn es sich bei dem Halbleiter um einen solchen handelt, auf dem sich leicht ein dickes haftendes Oxid seines eigenen Materials mittels chemischer oder thermischer Oxidation bilden läßt, kann eine solche Methode auf bequeme Weise verwendet werden.
Darüber hinaus soll in diesem Zusammenhang der Ausdruck Oxid andere geeignete anorganische dielektrische Beschichtungen wie Siliciumnitrid, Aluminiumoxid und Aluminiumsilikat umfassen. Die Kriterien für diese Beschichtung sind, daß sie sich bequem auf der Oberfläche der epitaktischen Schicht erzeugen läßt und daß sie angemessen haftet und widerstandsfähig ist, um einen mechanischen und chemischen Schutz während der folgenden Verfahrensschritte zu gewährleisten.
Beim vorliegenden Ausführungsbeispiel, bei welchem die epitaktische Schicht 12 aus Silicium besteht, wird auf deren Oberfläche eine Siliciumdioxidschicht 20 mittels thermischer Oxidation in einer Dicke erzeugt, die vorzugsweise kleiner als die Höhe der meisten Vorsprünge ist, beispielsweise eine Dicke von etwa 0,3 bis 0,5 μίτι aufweist. Diese Dicke erzeugt einen wirksamen Schutz für die Scheibenoberfläche während der nachfolgenden Behandlung, während sie das Freilegen der meisten Vorsprünge von der Oxidschicht bei der Durchführung des nächsten Schrittes ermöglicht.
Der nächste Behandlungsschritt entsprechend dem Ausführungsbeispiel besteht darin, die oxidbeschichteten Vorsprünge mechanisch abzubrechen, und zwar dadurch, daß längs der Oberfläche der Schicht 20 eine Scherkraft gegen die Vorsprünge ausgeübt wird, wodurch die darunterliegenden Siliciumvorsprünge wenigstens teilweise freigelegt werden. Für diesen Zweck wird die Scheibe 10 beispielsweise fest montiert und sicher gehalten und ein scharfes Werkzeug 21 kratzt entlang der Scheibenoberfläche. Dieser Arbeitsgang kann in zufriedenstellender Weise von Hand ausgeführt werden. Er kann aber auch vorteilhafterweise unter Verwendung eines motorgetriebenen Werkzeugs durchgeführt werden, das so angeordnet ist, daß es die Oberfläche der Scheibe überquert, die während dieses Arbeitsgangs von einer Vakuumhaltevorrichtung gehalten wird. Um weiter sicherzustellen, daß die größte Anzahl der Vorsprünge abgebrochen wird, kann die Scheibe um einen Winkel von typischerweise 90° gedreht und der Kratzvorgang wiederholt werden. Beim Entfernen der während des Brechvorgangs erzeugten Trünsmerteilchen kann eine milde Reinigungslösung auf die Scheibenoberfläche aufgebracht werden.
Bei einem anderen Ausführungsbeispiel wird das Abkratzen unter Verwendung einer im Handel erhältlichen Rasierklinge durchgeführt, die in einem geeigneten Halter befestigt und von diesem getragen wird und ihrerseits von einer Maschinenanordnung gehalten wird, welche die Klinge mit konstanter Kraft, konstantem Winkel und konstanter Geschwindigkeit über die Scheibenoberfläche zieht. Die Wirkung des Brechvorgangs sieht man in Fig.4, in der Vorsprünge 13 gezeigt sind, von denen die Oxidbeschichtung 20 wenigstens teilweise entfernt ist. Mit diesem Vorgang soll wenigstens ein Teil der alle Vorsprünge 13 umgebenden Beschichtung 20 weggebrochen werden, um zu ermöglichen, daß die Vorsprünge beim nachfolgenden Verfahrensschritt einem selektiven Ätzmittel zugänglich sind. Es ist wichtig, auf die Schutzfunktion der Oxidbeschichtung während des Brechvorgangs hinzuweisen. Das Vorhandensein der dielektrischen Beschichtung verhindert eine mechanische Beschädigung des Planarteils der Halbleiterscheibenoberfläche, und der oben angegebene Dickenbereich ist für diesen Zweck generell geeignet.
Nach der Brechbehandlung wird die Scheibe in ein Ätzbad mit einer Hydroxidlösung gegeben, und zwar für eine Zeitdauer, die zum vollständigen Entfernen der freigelegten Vorsprünge ausreicht. Ein geeignetes Ätzbad für die Siliciumvorsprünge bei der Ausführungsform ist eine fünf molare wäßrige Lösung von Kaliumhydroxid mit einer Temperatur von 850C. Diese Lösung bewirkt eine Ätzgeschwindigkeit von etwa 2 μπι pro Minute auf allen Siliciumebenen außer der (lll)-Ebene und bewirkt eine Entfernung aller gebro-
w chenen Vorsprünge innerhalb einer Zeitdauer von 15 Minuten. Während dieser Behandlung schützt die Oxidbeschichtung weiterhin alle unbeschädigten Teile der Scheibenoberfläche. Die Ätzgeschwindigkeit des Siliciumdioxids im Kaliumhydroxid-Ätzbad ist ver-
gleichsweise niedrig und liegt bei etwa 50 Ä pro Minute.
Für das vorstehende Ausführungsbeispiel ist die fünfmolare Lösung typisch. Andere geeignete Konzentrationen können jedoch im Bereich von 2- bis 12molaren Lösungen liegen. Außerdem sind andere geeignete Ätzlösungen generell bekannt und verwendbar.
Fig.5 zeigt den Zustand der Scheibe nach dem Wegätzen der Vorsprünge und der Entfernung der Oxidschicht 20. Insbesondere die Siliciumdioxidschicht 20 kann durch Ätzen in bekannten Fluorwasserstoffsäurelösungen entfernt werden. Die Oberfläche der epitaktischen Schicht 12 ist nun von jeglichen Vorsprängen befreit und es bleiben lediglich geringfügige Ätzgruben 23 zurück, welche die früheren Stellen von Vorsprüngen andeuten. Aufgrund des durch die Oxidbeschichtung ausgeübten andauernden Schutzes hat diese Oberfläche keine weiteren Eingriffe erfahren.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    1. Verfahren zum Entfernen von Vorsprüngen von der Oberfläche einer Halbleiterschicht, die epitaktisch auf einem Substrat aufgebracht ist und eine dielektrische Schicht trägt, deren Dicke geringer als die Höhe wenigstens einiger der Vorsprünge ist, dadurch gekennzeichnet, daß entlang der Oberfläche der dielektrischen Schicht (20) eine mechanische Scherkraft auf die beschichteten Vorsprünge (13) ausgeübt wird, um diese abzubrechen, und daß die Oberfläche anschließend mit einem selektiv wirkenden Ätzmittel behandelt wird, um die freigelegten Vorsprünge zu entfernen.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Scherkraft dadurch ausgeübt wird, daß ein scharfkantiges Werkzeug quer über die Oberfläche geführt wird.
    3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dielektrische Schicht (20) aus Siliciumdioxid, Siliciumnitrid, Aluminiumoxid und Aluminiumsilikat ausgewählt wird.
    4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Halbleiterschicht (12) Silicium, als dielektrische Schicht (20) Siliciumdioxid und als selektives Ätzmittel eine wäßrige Lösung von Kaliumhydroxid verwendet wird.
    6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Vorsprünge (13) eine Höhe von etwa einem bis 50 Mikrometer haben, eine dielektrische Schicht mit einer Dicke zwischen etwa 0,3 und 0,5 μίτι und als Ätzmittel eine wäßrige Lösung von Kaliumhydroxid in einem Bereich von einer 2- bis 12molaren Konzentration verwendet werden.
DE2613490A 1975-03-31 1976-03-30 Verfahren zum Entfernen von Vorsprüngen von der Oberfläche einer Halbleiterschicht Expired DE2613490C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/563,722 US3990925A (en) 1975-03-31 1975-03-31 Removal of projections on epitaxial layers

Publications (3)

Publication Number Publication Date
DE2613490A1 DE2613490A1 (de) 1976-10-14
DE2613490B2 true DE2613490B2 (de) 1978-04-13
DE2613490C3 DE2613490C3 (de) 1981-10-08

Family

ID=24251640

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2613490A Expired DE2613490C3 (de) 1975-03-31 1976-03-30 Verfahren zum Entfernen von Vorsprüngen von der Oberfläche einer Halbleiterschicht

Country Status (7)

Country Link
US (1) US3990925A (de)
JP (1) JPS51121266A (de)
CA (1) CA1042115A (de)
DE (1) DE2613490C3 (de)
FR (1) FR2306529A1 (de)
GB (1) GB1537306A (de)
IT (1) IT1058695B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0211168A1 (de) * 1985-07-11 1987-02-25 Licentia Patent-Verwaltungs-GmbH Verfahren zum Herstellen einer Durchsichtphotokathode

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5244173A (en) * 1975-10-06 1977-04-06 Hitachi Ltd Method of flat etching of silicon substrate
JPS5527686A (en) * 1978-08-21 1980-02-27 Sony Corp Projection eliminating device
JPS5612723A (en) * 1979-07-11 1981-02-07 Fujitsu Ltd Manufacture of semiconductor device
JPS56114315A (en) * 1980-02-14 1981-09-08 Fujitsu Ltd Manufacture of semiconductor device
JPS57115824A (en) * 1981-01-10 1982-07-19 Nec Home Electronics Ltd Removing epitaxial layer mound
JPS62128516A (ja) * 1985-11-29 1987-06-10 Shin Etsu Handotai Co Ltd 半導体ウエ−ハの突起物除去方法
DE3721940A1 (de) * 1987-07-02 1989-01-12 Ibm Deutschland Entfernen von partikeln von oberflaechen fester koerper durch laserbeschuss
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
JP2011096935A (ja) * 2009-10-30 2011-05-12 Fujifilm Corp エピタキシャルウエハ、エピタキシャルウエハの製造方法、発光素子ウエハ、発光素子ウエハの製造方法、及び発光素子
FR2994615A1 (fr) * 2012-08-14 2014-02-21 Commissariat Energie Atomique Procede de planarisation d'une couche epitaxiee
CN111093617A (zh) 2017-09-14 2020-05-01 信越化学工业株式会社 水包油型乳化组合物的制造方法和化妆料
JP2019090956A (ja) * 2017-11-16 2019-06-13 旭化成エレクトロニクス株式会社 光学素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1652225A1 (de) * 1967-08-21 1971-04-22 Halbleiterwerk Frankfurt Oder Verfahren zum Abtragen und Polieren von Halbleiterkoerpern,insbesondere Silizium-Einkristallscheiben
US3656671A (en) * 1970-03-16 1972-04-18 Ibm Frangible projection removal
US3699644A (en) * 1971-01-04 1972-10-24 Sylvania Electric Prod Method of dividing wafers
US3783044A (en) * 1971-04-09 1974-01-01 Motorola Inc Photoresist keys and depth indicator
US3718514A (en) * 1971-05-28 1973-02-27 Bell Telephone Labor Inc Removal of projections on epitaxial layers
BE789090A (fr) * 1971-09-22 1973-01-15 Western Electric Co Procede et solution d'attaque de semi-conducteurs
US3838501A (en) * 1973-02-09 1974-10-01 Honeywell Inf Systems Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0211168A1 (de) * 1985-07-11 1987-02-25 Licentia Patent-Verwaltungs-GmbH Verfahren zum Herstellen einer Durchsichtphotokathode

Also Published As

Publication number Publication date
JPS5533176B2 (de) 1980-08-29
FR2306529B1 (de) 1978-05-19
DE2613490A1 (de) 1976-10-14
USB563722I5 (de) 1976-01-13
IT1058695B (it) 1982-05-10
CA1042115A (en) 1978-11-07
FR2306529A1 (fr) 1976-10-29
JPS51121266A (en) 1976-10-23
DE2613490C3 (de) 1981-10-08
US3990925A (en) 1976-11-09
GB1537306A (en) 1978-12-29

Similar Documents

Publication Publication Date Title
DE2613490C3 (de) Verfahren zum Entfernen von Vorsprüngen von der Oberfläche einer Halbleiterschicht
EP0001794B1 (de) Verfahren zum Herstellen einer gegetterten Halbleiterscheibe
DE3246480C2 (de)
DE3721940A1 (de) Entfernen von partikeln von oberflaechen fester koerper durch laserbeschuss
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE69722185T2 (de) Verfahren zur nach-ätzung eines mechanisch behandelten substrats
DE3738651A1 (de) Verfahren zur hydrophilierenden und/oder kittreste entfernenden oberflaechenbehandlung von siliciumscheiben
DE3103615A1 (de) Verfahren zur erzeugung von extremen feinstrukturen
DE2164838B2 (de) Verfahren zum Aufbringen von planaren Schichten
DE1814029B2 (de) Erzeugung einkristalliner und polykristalliner halbleiterbereiche auf einem inkristallinen halbleitersubstrat
DE2225366A1 (de) Verfahren zum Entfernen von Vor Sprüngen an Epitaxie Schichten
DE2540430C2 (de) Verfahren zum Zerteilen eines aus einkristallinem Material bestehenden Halbleiterplättchens
DE2951237A1 (de) Verfahren zur behandlung von halbleitersubstraten
DE102018111874A1 (de) Verfahren zur Behandlung eines gesägten Halbleiterwafers, Halbleiterwafer und Halbleiterwafer-Solarzelle
DE69632107T2 (de) Reinigungslösung für Halbleiteranordnung und Reinigungsmethode
DE1765608B1 (de) Verfahren zum entfernen einer schichtfoermigen auflage von der oberflaeche eines werkstuecks
DE102014115170B4 (de) Verfahren zur Herstellung von anisotrop nasschemisch geätzten optischen Gittern
DE112019005268T5 (de) Verfahren zur herstellung eines lasermarkierten siliziumwafers und lasermarkierter siliziumwafer
DE1193335B (de) Verfahren zum formgebenden und/oder trennenden Bearbeiten von fotoelektrisch wirksamen Halbleiterkristallen
DE3934140A1 (de) Verfahren zur die ausbildung von getterfaehigen zentren induzierenden oberflaechenbehandlung von halbleiterscheiben und dadurch erhaeltliche beidseitig polierte scheiben
DE102007061141B3 (de) Verfahren zum Schutz eines Waferrandes
EP3303658B1 (de) Verfahren zum herstellen einer diamant-elektrode und diamant-elektrode
DE19749962C2 (de) Verfahren zur quantitativen Bestimmung der Misfitversetzungsdichte in Silizium-Germanium-Heterobipolartransistor- Schichtstapeln und Ätzlösung dafür
DE2517159A1 (de) Verfahren zum beseitigen von kristallstoerungen auf epitaxial aufgebrachten halbleiterschichten
DE2431647C3 (de) Verfahren zum Entfernen von Vorsprüngen an der Oberfläche einer epitaktischen Halbleiterschicht

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee