DE2556669B2 - Kapazitäts-Variations-Diodenanordnung - Google Patents

Kapazitäts-Variations-Diodenanordnung

Info

Publication number
DE2556669B2
DE2556669B2 DE2556669A DE2556669A DE2556669B2 DE 2556669 B2 DE2556669 B2 DE 2556669B2 DE 2556669 A DE2556669 A DE 2556669A DE 2556669 A DE2556669 A DE 2556669A DE 2556669 B2 DE2556669 B2 DE 2556669B2
Authority
DE
Germany
Prior art keywords
lines
line
capacitance
diodes
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2556669A
Other languages
English (en)
Other versions
DE2556669A1 (de
Inventor
Shoichi Yokohama Shimizu
Hisashi Kanagawa Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2556669A1 publication Critical patent/DE2556669A1/de
Publication of DE2556669B2 publication Critical patent/DE2556669B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Kapazitäts-Variations-Diodenanordnung, bestehend aus einem Halbleiterchip mit mindestens drei auf einem Halbleitersubstrat ausgebildeten Kapazitäts-Variations-Dioden.
Bei einem elektrisch regelbaren Abstimmgerät bzw. Tuner beispielsweise eines Fcrnseiiempfängers wird eine Diodenanordnung mit vier Dioden Vu V2, V1 und V4 mit variabler Kapazität (im folgenden einfach als Dioden bezeichnet) verwendet, wie dies z. B. in Fig.5 dargestellt ist. Die Diode V\ ist mit einem Hochfrequenz-Verstärker I für die Abstimmung einer Empfangswelle verbunden, während die Dioden V2 und Vi mit einem Zwischenstufen-Resonanzkreis 2 verbunden sind und die Diode V, zur Regelung einer Schwingfrequenz eines F.mpfangsoszillalors 4 dient, der einen Übcrlagerungsschwingungsausgang einem Mischer 3 zur Lieferung einer Zwischenfrequenz zuzuführen vermag. An jede dieser Dioden wird eine gemeinsame Steuerspannung 5 über einen entsprechenden Widerstand R angelegt. Vorzugsweise variieren dabei die Kapazitäten aller Dioden in bezug auf die Steuerspannung in praktisch gleichem Ausmaß. Falls vier Dioden in Form eines integrierten Schaltkreises auf einem Halbleitersubstrat ausgebildet sin sind die elektrischen Eigenschaften dieser Dioden infolge ihrer sehr dichten Anordnung notwendigerweise einander gleich. Andererseits wird jedoch durch diese dichte Anordnung der einzelnen Elemente eine gegenseitige Störung der Signale hervorgerufen. Da bei einem Fernsehempfänger eine Hochfrequenz im VHF-Bereich, d.h. von 30 bis 300 MHz benutzt wird, wird insbesondere dann, wenn ein Chip mit vier auf einem Substrat ausgebildeten Dioden in einer Baugruppe gekapselt wird und jeweils mit einer zugeordneten Diode verbundene äußere Zuleitungen aus der Baugruppe herausgeführt werden, diese gegenseitige Störung infolge einer Streukapazität verstärkt, die zwischen zwei einander benachbarten der vier äußeren Zuleitungen «.uftriit. Wenn die vier Dioden einzeln hergestellt und zu einer Baugruppe zusammengefaßt werden, kann zwar diese gegenseitige Störung verringert werden; werden diese vier Dioden jedoch als integrierter Schaltkreis ausgelegt, so ist es sehr schwierig, die gegcnsciti/c Störung /11 vermindern. F-"ine gegenseitige Störung /wischen jeweils zwei benachbarten Dioden beeinträchtigt aber die Charakteristik des Tuners. Insbesondere dann, wenn eine größere Ankopplung zwischen den Dioden V, und V, vorhanden ist. tritt eine Streuung eines Teils des Si hwingungsausgangssignals des F.mpfangsos/illators 4 in zunehmendem Ma!l an
der Eingangsseite, d. h. an der Seite der Diode Ki auf, was einen zunehmenden Streuverlust der Energie des Empfangsoszillators mit einer unvermeidbaren Verminderung der Bild- bzw. Spiegelfrequenzunterdrückung (Unterdrückung der empfangenen Bild- oder Spiegelfrequenz) oder mit einer entsprechenden Verringerung der Charakteristik der automatischen Ver.stärkungs- oder Schwundregelung (AVR) zur Folge hat. Dies bedeutet, daß eine solche Ankopplung infolge einer Streukapazität zwischen den Dioden einen ungünstigen Einfluß auf die Charakteristik bzw. Kennlinie des Tuners ausübt. Infolgedessen ergeben sich Schwierigkeiten, wenn eine solche Kapazitäts-Variations-Diodenanordnung als Tuner für einen Fernsehempfänger verwendet wird.
Aus der DE-OS 18 03 883 ist bereits eine durch mindestens zwei abstimmbare Kapazitätsdioden und die diese Dioden mit abstimmbarer Sperrspannung beaufschlagenden Mittel gesteuerte elektrische Anordnung bekannt. Die Kapazitätsdioden sind dabei in einem einzigen Halbleiterkristall vereinigt und weisen als gemeinsamen Bestandteil einen an einer Plachseite des Halbleiterkristalls erzeugte Oberflächenzone mit einer mindestens in der Hauptachse parallel zur ebenen Halbleiteroberfläche verlaufenden Grenze zum HaIbleiterkristall auf, in die als der andere Bestandteil der Kapazitätsdioden simultan erzeugte Zonen von entgegengesetztem Leitungstyp eingelassen sind, wobei diese eingelassenen Zonen von entgegengesetztem Leitungstyp derart über die Gesamtoberfläche der Oberflächenzone angeordnet und den einzelnen Abstimmdioden zugeordnet sind, daß in jedem Quadrat von höchstens 20% der Gesamioberfläche der Oberflächenzone mindestens ein Teil des wirksamen pn-Übergangs jeder der vorgesehenen Abstimmdioden liegt.
Aus der DE-OS 22 42 025 ist eine integrierte Schaltkreisanordnung bekannt, bei der mehrere Schaltkreise auf dem gleichen Chip vorgesehen sind, insbesondere solche Schaltkreise, wie sie in HF-Stufen von Fernsehempfängern verwendet werden. Die bei der Konstruktion von integrierten Schaltkreisanordnungen auftretenden Schwierigkeiten ergeben sich aufgrund der Forderung nach einer ausreichenden Isolierung der HF-Sign?le, die in den verschiedenen Schaltkreisen auf dem gleichen Chip vorhanden sind. Auf einem solchen Chip sind üblicherweise mehrere Transistorkreise und viele Leitungen und Leilungsanschlüsse vorhanden, so daß diese Kreise sorgfältig aufgebaut sein müssen, um ein HF-Übcrsprechcn zwischen den Leitungen und den Leitungsanschlüssen in jeder Schaltkrcisplatte zu verhindern.
Dm dies zu erreichen ist bei der bekannten integrierten Schaitkreisanordnung gemäß einer Ausführungsfortn auf einer Grundplatte eine Abschirmschicht ausgebildet, die in bestimmten Bereichen mehrere kammartige Verlängerungen aufweist. Diese kammartigen Verlängerungen trennen die äußeran Anschlußleitungen voneinander und schirmen sie gegen HF-Signale in den anderen Leitungen ab (f)F-f )S 22 42 02i. Fig. 8).
Da jedoch diese kammartigen Verlangerungen sich nicht bis iiber die Anschlußstellen der AnschluBleilungen hinaus erstrecken, läßt sich auch ein HF-Übersprcchen /wischen den ein/einen Anschlußleitungen bzw. den I titungsanschliisscn nicht vollständig verhindern.
Aufgabe der l-'rfind'.ini.1 ist daher die Schaffung einer verbesserten \crändcrlichen Kapa/itäts-Diodcnanordnung hei welcher ein Halblcitcrchip mit einer Anzahl \<»n K.ipa/itäts■ Varia!:'"is-Dioden auf einem Halbleitersubstrat in Form eines integrierten Schaltkreises in einer Baugruppe gekapselt bzw. zusammengefaßt ist und wobei die gegenseitige Beeinflussung bzw. Störung zwischen den Dioden weitgehend ausgeschaltet wird.
Ausgehend von der Kapazitäts-Variations-Diodenan-Ordnung der eingangs definierten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß das Halbltiiterchip mit einem der Erdung dienenden elektrisch leitenden Element verbunden ist, daß mit diesem elektrisch leitenden Element eine Anzahl von nach außen geführten Masseleitungen verbunden sind, daß zwischen den Masseleitungen nach außen geführte Anschlußleitungen angeordnet sind, die bis dicht an das elektrisch leitende Element heranreichen und durch Leitungen, die aus der Ebene der Anordnung heraustreten mit den jeweiligen Anschlüssen der K.apazitäts-Variations-Dioden verbunden sind.
Eine solche Kapazitäts-Variations-Diodenanordnung kann vorteilhaft für einen Frequenzbereich von 30 bis 300 MHz eingesetzt werden.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Ansprüchen 2 bis 8.
Im folgenden sind bevorzugte Ausführiingsformen der E, i'indung anhand der Zeichnung näher erläutert. Es zeigt
Fig. I einen Schnitt durch eine Kapazitäts-Vanations-Diodenanordnung gemäß einer Ausführungsform der Erfindung mit vier Dioden,
F i g. 2 einen längs der Linie 2-2 in F i g. 1 geführten, in vergrößertem Maßstab gehaltenen Schnitt zur Darstellung des Aufbaus eines Halbleiterchips und der Verbindung zwischen diesem Chip und einem Erdungselement,
Fig.3 einen Schnitt durch eine Diodenanordnung gemäß einer abgewandelten Ausführungsform der Erfindung mit vier Dioden,
F i g. 4 einen F i g. 3 ähnelnden Schnitt einer weiteren abgewandelten Ausführungsform der Erfindung mit vier Dioden,
F i g. 5 ein Blockschaltbild zur Veranschaulichung der Verwendung der Kapazitäts-Vamtions-Diodenanordnung bei einem Tunerschaltkreis eines Fernsehempfängers.
Fig. b ein Vergleichsdiagramm der Bild- oder Spiegclfrcquenzuntcrdrückung bzw. -entstörung für den Fall (A). in welchem die Kapazitäls-Variations-Diodenanordnung gemäß F i g. I beim Tuner gemäß F i g. 5 vorgesehen ist, und den Fall (B), in welchem eine nicht mit einer vierten Masseleitung versehene Diodenanordnung beim Tuner gemäß F i g. 5 verwendet wird.
Fig. 7 ein Vergleichsdiagiamm des Empfangsoszilla-.or-/\usgangsstreuverlusts für den Fall (A), in welchem die Diodenanordnung gemäß F i g. 1 beim Tune' von F i g. 5 vorgesehen ist. und den Fall (B), in wuchern beim Tuner von F i g. 5 eine nicht mit der vierten Masseleitting versehene Diodenanordnung vorgesehen ist,
Fig. 8 ein Äqi'ivalentschalibild für eine Kapazitäts-Variations-Diodenanordnung mit vier Dioden und
Fiρ 9 einen .Schnitt durch eine abgewandelte Ausführuntfsform der Erfindung mil drei Dioden.
Gemäß F i g. I sind vier stmfcnartigc äußere Masseleitungen 6i bis 6, an einem Lrdungselcment bzw. an einer Tragplatte *> matcrialcinhcitlich angeformt. Auf der Tragplatte 6 ist ein Halblciterchip 7 angeordnet, in dem vier Kapazitäts-Variations-Dioden V. bis V, (im folgenden einfach als Dioden bezeichnet) ausgebildet sind. Im Querschnitt gesehen, sind die Dioden \ . und V, Hilf die in l'it». 2 darecstol'tc Weise nnpnnrdnpt: fine
N-Typ-Siliziumschicht 22 mit einer Phosphor· Fremdatomkonzentration von etwa lO'Vcm1 ist durch epitaxiales Aufwachsen auf eine N ' ' -Siliziumschicht mit einer Phosphor-Fremdatomkonzentration von mehr als 1020/cm! ausgebildet. Dabei werden Phosphorionen nach einem lonenimplantationsverfahren in die N Schicht 22 injiziert und diffundiert, so daß N ' -Bereiche 23 mit einer Oberflächenkonzentration von 10'; bis IOl8/cm' gebildet werden. In die Oberfläche des N'Bereichs 23 wird auf thermischem Wege Bor (B) eindiffundiert, so daß ein Pf-Bereich 24 mit einer Konzentration von mehr als 1020/cm' gebildet wird. Hierbei wiid ein PN-Übergang zwischen dem N'Bereich 23 und dem Pf-Bereich 24 gebildet, so daß durch eine Gegenspannung im N f-Bereich 23 hauptsächlich eine Verarmungsschicht erzeugt wird. Der Oberflächenabschnitt der so erhaltenen Halbleiteranordnung wird dann, außer am Oberflächenabschnitt des P'-Bereichs, mit einem SiO^-lsolierfilm 25 bedeckt, und auf den P ' -Bereich wird eine Al-F.lcktrode 26 aufgedampft. Mit der Al-Elektrode 26 wird ein Verbindungsdraht bzw. eine Zuleitung 9 verbunden. Der auf diese Weise gebildete Chip 7 wird mittels eines Wärmedruckklebe-Verfahrens und vorzugsweise über eine eutektische Si-Au-Schicht 28 mit der Tragplatte 6 verbunden. Dabei wird die Oberfläche der Tragplatte 6 mit Gold 29 galvanisiert, wobei die Goldschicht 29 zusammen mit dem Silizium der Siliziumschicht 21 die eutektische Si-Au-Schicht 28 bildet. Die eutektische Si-Au-Schicht 28 ermöglicht die Herabsetzung des Widerstands gegenüber einem elektrischen Stromfluß über die Dioden zur Tragplatte, wodurch die gegenseitige elektrische Beeinflussung zwischen den Dioden verhindert wird. Gemäß F i g. 1 sind weiterhin vier streifenartige äußere Anschlußleitungen 8i, 8>. 8j und 84 um die Tragplatte 6 herum und zwischen den paarweise angeordneten äußeren Masseleitungen 6j und 6i; 6,. 6;: 6;.6s bzw.6j. 64 angeordnet. Der Verbindungsdraht 9 der Dioden Ki bis V4 ist dabei an das eine Ende der zugeordneten äußeren Anschlußleitungen 81 bis 8j angeschlossen. Wie aus Fig. 1 hervorgeht, sind die Dioden V1 bis V1 gegenüber dem Mittelpunkt O des Chips 7 symmetrisch angeordnet. Die äußeren Anschlußleitungen 8), 8j; 81. 84 erstrecken sich axialsymrrctrisch zu einer durch den Mittelpunkt O verlaufenden strichpunktierten Linie I-l. wobei sie über einen Teil ihrer Länge unter einem rechten Winkel abgebogen sind. Die anderen Enden der äußeren Anschlußleitungen ragen sämtlich aus der einen Seite des Bauelementes 10 heraus. Infolgedessen wird eine Einzel-Reihenbaueinheit (single in line package (SIP)) gebildet. Die äußeren Masseleitungen 6; und 63 erstrecken sich ebenfalls axialsymmetrisch zur strichpunktierten Linie Ι-Γ. wobei sie an einem Teil ihrer Länge ebenfalls unter einem rechten Winkel abgebogen sind. Die äußeren Masseleitungen 6: und 6j bilden zusammen mit den äußeren Anschlußleitungen 8; bis 84 an der gleichen Seite liegende Anschluß- bzw. Steckerstifte der SIP-Baugruppe. Die äußeren Masseleitungen 6j und 64 verlaufen längs der strichpunktierten Linie. Die Masseleitung 6; erstreckt sich dabei zur selben Seite wie die anderen äußeren Masseleitungen 6: und 6s. so daß sie einen weiteren Verbindungsstift der SIP-Baugruppe bildet, während die äußere Masseleitung 64 entgegengesetzt zur Masseleitung 62 verläuft.
Die vorstehend beschriebene Kapazitäts-Variations-Diodenanordnung kann wie folgt zusammengesetzt werden: Zunächst wird ein Zuleitungsrahmen (lead frame) hergestellt, in welchem die äußeren Masscleitungen. die äußeren AnschluDleitungcn und die zur Erdung dienende Tragplatte in der l.agcnbeziehung gemäß Fig. I auf einer einzigen, nicht dargestellten gemeinsamen Platte angeordnet sind. Auf die Tragplatte 6 wird ein Ilalbleiterchip 7 aufgebracht, worauf ein Verbindungsdraht 9 mit dem einen Ende mit der Anodenklemme einer Diode und am anderen Ende beispielsweise durch Ultraschallschweißen mit der betreffenden äußeren Anschlußleitung verbunden wird. Der jeweilige Abschnitt wird z. B. mittels eines Epoxiharzes unter Bildung eines Bauelementes 10 vergossen bzw. eingekapselt. Die nicht dargestellte gemeinsame Platte wird nach dem Einkapseln weggeschnitten. Als herausstehende Enden der äußeren Masseleiiungcn und der äußeren Anschlußleitungen können Stifte benutzt werden, so daß ein einfacher Anschluß an eine äiiltcre Vorrichtung möglich ist.
Bei der auf diese Weise gebildeten Diodenanordnung ist jede Masseverbindungsleitung zwischen zwei benachbarten äußeren Anschlußleitungen angeordnet, wobei es sich, wie noch näher erläutert werden wird, durch Versuche herausgestellt hat. daß eine gegenseiti ge Störung zufriedenstellend verhindert werden kann, selbst wenn im Halbleiterchip keine Trennmittel für die Dioden vorgesehen sind. Bei der Konstruktion gemäß Fig. I :st es wesentlich, daß sich die äußere Masseleitung 64 aus dem Bauelement 10 herauserstreckt. Es hat sich nämlich auch herausgestellt, daß beim Fehlen der äußeren Masseleitung 64 eine gegenseitige Störung aufgrund einer elektrostatischen oder elektromagnetischen Ankopplung zwischen den äußeren Anschlußleitungen 81 und 84 auftritt. Da bei der dargestellten Ausführungsform die Dioden V1, V4; V>. Vi, die äußeren Masseleitungcn 61,61 sowie die äußeren Anschlußleitungen 81. 84: 8.), 81 jewei[s axialsymmetrisch relativ zur strichpunktierten Linie I-l' angeordnet sind, kann die Streukapazität der einzelnen Anschlußleitungen 8, bis 84 in bezug auf Masse jeweils gleich groß ausgebildet werden. Die Streukapazität kann dabei in Abhängigkeit von der Lagenbeziehung und der Größe der betreffenden Anschlußleitungen 81 bis 84 und der äußeren Masseleitungen 61 bis 64 entsprechend eingestellt werden. Bei der dargestellten Ausführungsform erfolgt diese Einstellung durch Anwendung der axialsymmetrischen Anordnung. Da die Streukapazität der jeweiligen äußeren Anschlußleitungen 81 bis 8* in bezug auf Masse jeweils praktisch gleich groß ist und mithin auch der Kapazitätswert der vier Kapaziläts-Variations-Dioden praktisch gleich ist. ist die Kapazität der Diocien an jedem Ausgangsstift praktisch gleich groß, wodurch diesbezügliche Vorteile erzielt werden.
F i g. 3 zeigt eine zweite Ausführungsform der Erfindung, bei welcher den Teilen oder Elementen von Fig. 1 entsprechende Teile bzw. Elemente mit denselben Bezugsziffern bezeichnet sind. Bei dieser Ausführungsform ist die erste äußere Masseleitung 6· längs einer durch das Zentrum O des Chips hindurchgehenden, strichpunktierten Linie Ι-Γ angeordnet, und die erste und zweite äußere Anschlußleitung 81 bzw. 82, die symmetrisch zur strichpunktierten Linie Ι-Γ angeordnet sind, erstrecken sich an der ersten Seitenfläche 1Oi des Bauelementes nach außen. Streukapazitäten C\ und C: werden dabei einmal zwischen den Leitungen S- und 61 und zum anderen zwischen den Leitungen 82 und 61 erzeugt. Die dritte äußere Masseleitung 63 liegt auf der Linie I-l'. während die dritte und vierte äußere Anschlußleitung 83 bzw. 84, die symmetrisch zur
strichpunktierten Linie Ι-Γ angeordnet sind, auf der dritten Seitenfläche 10( herausragen. Hierbei werden .Streukapazitäten G und G einmal zwischen den Leitungen 63 und 81 und zum anderen zwischen den Leitungen 61 und 84 erzeugt. Die zweite äußere Mass''!eitung 6>. die längs einer senkrecht zur Linie Ι-Γ durcn den Mittelpunkt O des Chips verlaufenden strichpunktierten Linie H-IΓ angeordnet ist, erstreckt sich aus der zweiten Seitenfläche 10? des Bauelementes 10 nach außen. Die längs der Linie ΙΙ-ΙΓ angeordnete vierte äußere Masseleitung 64 ragt von der vierten Seitenfläche 1O4 der Baugruppe nach außen. Hierbei werden wiederum Streukapazitäten G und Ce einmal zwischen der Anschlußleitung 81 und der Masseleitung 64 sowie zum anderen zwischen der Anschlußleitung 84 und der Masseleitung 64 erzeugt, während Streukapazitäten Gi und G einmal zwischen der äußeren Anschlußleitung 82 und der Masseleitung 62 und zum anderen zwischen der äußeren Anschlußleitung 8) und der Misseleitung 62 entstehen. Vom Mittelpunkt Odes Chips aus gesehen, sind die vier Dioden Ki bis V4 gegenüber den vier äußeren Anschlußleitungen symmetrisch angeordnet. Lagenbeziehung und Form der äußeren Anschlußleiturigen sowie der äußeren Masseleitungen sind dabei so festgelegt, daß die Streukapazitäten G+ G. G+ G, G+G, G+ G der Anschlußleitungen 81 bis 84 gegenüber Masse jeweils einander gleich bzw. gleich groß sind. Die Masseleitung 61 an der ersten Seitenfläche 1Oi des Bauelementes 10 verhindert zwangsläufig eine kapazitive Ankopplung zwischen den äußeren Anschlußleiturigen 81 und 82, während die Masseleitung 61 an der dritten Seitenfläche 10) des Bauelementes 10 zwangsläufig eine kapazitive Ankopplung zwischen den äußeren Anschlußleitungen 8i und 81 verhindert.
F i g. 4 veranschaulicht eine dritte Ausführungsform der Erfindung, bei welcher eine erste und eine zweite äußere Masseleitung 61 und 62 sowie eine erste und eine zweite äußere Anschlußleitung 81 und 82 aus der ersten Seitenfläche 1Oi des Bauelementes 10 nach außen stehen und eine dritte und vierte äußere Masseleitung 6; bzw. 64 sowie eine dritte und vierte äußere Anschlußleitung 8j bzw. 84 von der gegenüberliegenden dritten Seitenfläche 10i des Bauelementes 10 abstehen. Infolgedessen wird eine Doppel-Reihenbaueinheit (dual in line package (DIP)) gebildet. Bei dieser Ausführungsform verlaufen die Masseleitungen 6: und 64 längs einer durch das Zentrum O des Chips hindurchgehenden, strichpunktierten Linie II-II'. wobei sie auf einem Teil ihrer Länge praktisch unter einem rechten Winkel abgebogen sind. Gemäß Fig.4 verläuft die Masseleitung 62 dabei abwärts und die Masseleitung 64 aufwärts. Die äußeren Masseleitungen 62 und 64 sind als Stiftanschlüsse bzw. Steckerstifte an den betreffenden Seitenflächen nach außen geführt. Eine aufwärtsverlaufende äußere Masseleitung 64 und eine abwärtsverlaufende äußere Masseleitung 62 sind auf einem Teil ihrer Länge so abgewinkelt, daß sie parallel zu der durch das Zentrum Odes Chips hindurchgehenden, strichpunktierten Linie I-! auf gegenüberliegenden Seiten derselben angeordnet sind. Die Masseleitungen 61 und 64 sind als Anschlußstifte bzw. Steckerstifte an den betreffenden Seitenflächen des Bauelementes nach außen geführt Die einzelnen äußeren Anschlußleitungen 81 bis 84 sind abwechselnd jeweils zwischen zwei benachbarten äußeren Masseleitungen angeordnet Hierbei ist die Form der äußeren Anschlußleitungen und der äußeren Masseleitungen so gewählt, daß einander gleiche Streukapazitäten erzeugt werden, die jeweils zwischen einer äußeren Anschlußleitung und den beiden benachbarten äußeren Masseleitungen erzeugt werden. Genauer gesagt: Streukapazitäten G und G2 werden einerseits zwischen den Leitungen 61 und 81 und andererseits zwischen den Leitungen 64 und 8, erzeugt; Streukapazitäten Q, und G entstehen einmal zwischen den Leitungen 61 und 82 sowie zwischen den Leitungen 62 und 82; Streukapazitäten G und Ca treten einmal zwischen den Leitungen 62 und 81 und /um anderen zwischen den Leitungen 6j und 8i auf; und Streukapazitäten Go und Gi erscheinen zum einen zwischen den Leitungen 6j und 84 sowie zum anderen zwischen den Leitungen 64 und 84. Um die Streukapazität an jeder äußeren Anschlußleitung jeweils gleich groß zu gestalten, werden Lagenbeziehung und Größe der äußeren Anschlußleitungen sowie der äußeren Masseleitungen so festgelegt, daß sie folgender Gleichung genügen:
(C, -ι C12I = (Q + C7) = (Q + Cp) = (C1n f Cn)
Beispielsweise sei angenommen, daß die Diodenanordnung gemäß den Fi g. I bis 4 an einen Tuner- bzw. Abstimmkreis eines Fernsehempfängers angeschlossen ist. Gemäß Fig. 5 sind dabei die erste äußere Anschlußleitung 81 an den Hochfrequenz-Verstärkerkreis 1, die zweite und dritte Zuleitung 82 und 8] an den Zwischenstufen-Resonanzkreis 2 und die vierte Zuleitung 84 an den Empfangsoszillator 4 angeschlossen. Wie eingangs erwähnt, wird über einen zugeordneten Widerstand R an die Dioden Vt bis V4 jeweils die gleiche .Steuerspannung 5 angelegt. Hierbei ist notwendigerweise jede äußere Masseleitung zwischen zwei benachbarten Zuleitungen angeordnet, so daß infolgedessen jede möglicherweise auftretende gegenseitige Störung von Hochfrequenzsignalen zwischen den Dioden vermieden werden kann, die an zwei äußere Anschlußleitungen angeschlossen sind. Wenn die Streukapazität jedes Diodenkreises so festgelegt wird, daß diese Kreise in bezug auf die zugeordneten äußeren Masselcitungen jeweils gleiche Werte besitzen, wird die Kapazitätsänderung jedes Diodenkreises gegenüber der Steuerspannung jeweils gleich groß, wodurch die Charakteristik des Tuners verbessert wird.
Bei der Kapazitäts-Variations-Diodenanordnung ist der Halbleiterchip gemäß Fig. 2 mittels einer eutektischen Legierung, wie Si-Au, mit der Tragplatte verbunden bzw. verschweißt, wobei zahlreiche äußere Masseleitungen vorgesehen sind. Infolgedessen kann der elektrische Widerstand zwischen jeder Diode und M?sse klein gehalten werden, so daß eine gegenseitige Signalankopplung zwischen den Dioden verhindert wird. Dies bedeutet, daß sich die Diodenanordnung als Äquivalentschaltbiid gemäß Fig. 8 darstellen läßt. In Fig. 8 bedeuten Rn einen Übergangswiderstand zwischen dem Halbleiterchip und der Tragplatte und Zdie Impedanzen der äußeren Masseleitungen 61 bis 64. die aus Gründen der Vereinfachung als einen gleich großen Wert besitzend angenommen werden.
Wenn sich die Kapazitäts-Variations-Dioden V, bis Vi im Betriebszustand befinden, vereinigen sich die elektrischen Ströme der Dioden Vj bis V4 in Richtung Masse zu einem resultierenden Stromfluß /0, der seinerseits über den Widerstand Ro und jede Impedanz Z zu Masse G fließt. Der Stromfluß über den Widerstand und die resultierende Impedanz der vier Einzelimpedanzen erzeugt daher eine entsprechende
Spannung. Die resultierende Spannung V> läßt sich durch folgende Gleichung ausdrücken:
Ii, =
In
Da die resultierende Spannung Vn zu einem Teil der Vorspannung für die Dioden V1 bis V4 wird, übt der elektrische StromfluB über aie jeweilige Diode einen Einfluß auf die Vorspannung der anderen Diode aus. Wie aus obiger Gleichung ersichtlich ist, ist die gegenseitige Beeinflussung bzw. Störung der Dioden um so kleiner, je kleiner der resultierende Widerstand"
Die Fig. 6 und 7 veranschaulichen jeweils die Ergebnisse von Versuchen, die mit einem Tuner bzw. Abstimmkreis gemäß F i g. 5 durchgeführt wurden, an welchen die Diodenanordnung gemäß F i g. 1 angeschlossen war (mit A bezeichnet), bzw. mit einem Tuner gemäß Fig. 5, an den eine Diodenanordnung gemäß F i g. 1 angeschlossen war, die jedoch nicht die vierte äußere Masseleitung 6* aufwies (mit B bezeichnet). In F i g. 6 sind die Kanalzahl und der jeweilige Frequenzbe-
IO
reich auf der Abszisse und die in dB gemessene B1Id- bzw. Spiegel*requenzunterdrückiing auf der Ordinate aufgetragen. In F i g. 7 sind wiederum die Kanalzahl und das jeweilige Frequenzband auf der Abszisse und der Streuverlust eines Empfangsoszillator-Ausgangssignals zu einem Fernseh Tuner (in dB gemessen) auf der Ordinate aufgetragen. Aus F i g. 6 geht hervor, daß A im Vergleich zu B. ausgedrückt als Bild- bzw. Spiegelfrequenz-unterdrückung, um einen Wert von etwa 1OdB verbessert ist. Aus F i g. 7 ist ersichtlich, daß der Streuverlust des Empfangsos/illator-Ausgangssignals zum Tuner bei A gegenüber B um einen Wert von etwa 1OdB verringert ist.
Die äußeren Anschlußleitungen, die äußeren Masseleitungen und das zur Erdung dienende elektrisch leitende Element 6 können sämtlich auf ein isolierendes Substrat aufgedruckt werden. Obgleich vorstehend ein Chip mit vier Dioden erläutert wurde, ist die Erfindung keineswegs darauf beschränkt. Beispielsweise kann auch ein Chip mit drei Dioden oder mit mehr als \ ier Dioden verwendet werden. F i g. 9 veranschaulicht als Beispiel drei auf einem einzigen Halbleitersubstrat ausgebildete Dioden Vi bis V1. In diesem Fall gehen die äußeren Masseleitungen 6i. 6_> und die äußeren AnschluQleitungen 8i bis 8i von der einen Seitenfläche des Bauelementes und die äußere Masseleitung 6i von der anderen Seitenfläche ab.
Hierzu 5 Hlati /.'.•i

Claims (6)

Patentansprüche:
1. Kapazitäts-Variations- Diodenanordnung, bestehend aus einem Halbleiterchip mit mindestens drei auf einem Halbleitersubstrat ausgebildeten Kapazitäts-Variations- Dioden, dadurch gekennzeichnet, daß das Halbleiterchip mit einem der Erdung dienenden, elektrisch leitenden Element (6) verbunden ist, daß mit diesem elektrisch leitenden Element (6) eine Anzahl von nach außen geführten Masseleitungen (6i, 62, 63, 64) verbunden sind, daß zwischen den Masseleitungen (61,62,63,64) nach außen geführte Anschlußleitungen (81,8.>, 83,8«) angeordnet sind, die bis dicht an das elektrisch leitende Element (6) heranreichen und durch Leitungen (9) die aus der Ebene der Anordnung heraustreten, mit den jeweiligen Anschlüssen der Kapazücts-Variations-Dioden (V]-Va) verbunden sind.
2. Kapazitäts-Variations-Diodenanordnung nach Anspruch I, dadurch gekennzeichnet, daß vier Kapazitäts-Variations-Dioden symmetrisch angeordnet sind, daß die vier äußeren Anschlußleitungen (81 bis 84) und die ;rste bis dritte äußere Masselcitung (6, bis 6j) von der einen Seitenfläche des Bauelementes abgehen, und daß die vierte äußere Masseleitung (64) von der gegenüberliegenden Seitenfläche des Bauelementes ausgeht.
3. Kapu^itäts-Variations-Diodenanordnung nach Anspruch 1, dadurch gekennzeichnet, daß vier Kapazitäts-Variations-Dioden symmetrisch eingeordnet sind, daß die Lageb· ?iehung und Form der äußeren Anschlußleitungen (8, bis 84) sowie der äußeren Masselcitungen (61 bis 64) so festgelegt sind, daß die erste und die zweite äußere Anschlußleitung (81 bzw. 82) sowie die erste äußere Masselcitung (61) an einer ersten Seitenfläche (1O|) des Bauelementes nach außen geführt sind, daß die dritte und die vierte äußere Anschlußfeitung (8)) und 84) sowie die dritte äußere Masselcitung (6>) von der gegenüberliegenden dritten Seitenfläche (1O1) des Bauelementes ausgehen, daß die zweite äußere Masseleitung (62) an der zwischen der ersten und der dritten Seitenfläche gelegenen zweiten Seitenfläche (10;) des Bauelementes nach außen geführt ist und daß die vierte äußere Masseleitung (64) von einer vierten Seitenfläche (10«)des Bauelementes ausgeht.
4. Kapazitäts-Variations-Diodenanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Streukapazität (G und C2) die einmal zwischen der ersten äußeren Masseleitung (61) und der ersten äußeren Anschlußleitung (81) und zum anderen zwischen der ersten Masseleitung (61) und der zweiten äußeren Anschlußleitung (82) vorhanden sind, praktisch gleich den Sireukapazitäten (Ci und G) sind, die zum einen /wischen der dritten äußeren Masseleitung (61) und der dritten äußeren Anschlußleitung (81) und zum anderen zwischen der dritten äußeren Masseleitung (61) und der vierten äußeren Anschlußleitung (84) bestehen.
5. Kapazitäts-Variiitions-Diodenanordnung nach Anspruch I. dadurch gekennzeichnet, daß vier Kapn/itäis-Variations-Dioden s>mmetrisch angeordnet sind, daß die erste und die /weite äußere Ansc'hlußleitung (81 bzw. 8;) sowie die erste und die /weite äußere Masseleitung (b< bzw. b,>) von der einen Seitenfläche (10.) des Bauelementes (10)
abgehen und daß die dritte und vierte äußere Anschlußleitung (83 bzw. 84) sowie die dritte und vierte äußere Masseleitung (63 bzw. 64) von der gegenüberliegenden Seitenfläche (1O3) des Bauelementes abgehen.
6 Kapazitäts-Variations-Diodenanordnung nach Anspruch 5, dadurch gekennzeichnet daß die Summe der beiden Streukapazitäten (z. B. Q +G), die zwischen jeder äußeren Anschlußleitung und den beiden benachbarten äußeren Masseleitungen erzeugt werden, praktisch gleich der Summe der beiden Streukap^zitäten (z.B. C» + G) ist, die zwischen einer beliebigen anderen äußeren Anschlußleitung und den beiden benachbarten äußeren Masseleitungen erzeugt werden.
DE2556669A 1974-12-16 1975-12-16 Kapazitäts-Variations-Diodenanordnung Ceased DE2556669B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15247074 1974-12-16

Publications (2)

Publication Number Publication Date
DE2556669A1 DE2556669A1 (de) 1976-07-01
DE2556669B2 true DE2556669B2 (de) 1980-04-17

Family

ID=15541206

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2556669A Ceased DE2556669B2 (de) 1974-12-16 1975-12-16 Kapazitäts-Variations-Diodenanordnung

Country Status (5)

Country Link
US (1) US4023053A (de)
AU (1) AU8758075A (de)
CA (1) CA1037612A (de)
DE (1) DE2556669B2 (de)
GB (1) GB1493648A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3212442A1 (de) * 1981-04-06 1982-11-04 International Rectifier Corp., Los Angeles, Calif. Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen
US8528433B2 (en) 2009-05-14 2013-09-10 Zf Friedrichshafen Ag Drive assembly comprising two clutches at the input end, and method for the operation thereof
US8701515B2 (en) 2009-05-14 2014-04-22 Zf Friedrichshafen Ag Drive assembly for a motor vehicle, comprising a power take-off clutch

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132975A (en) * 1977-04-26 1978-11-20 Toshiba Corp Semiconductor device
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
DE3121671A1 (de) * 1981-05-30 1982-12-16 Philips Patentverwaltung Gmbh, 2000 Hamburg "schaltungsanordnung mit einer integrierten halbleiterschaltung"
US4587548A (en) * 1982-04-26 1986-05-06 Amp Incorporated Lead frame with fusible links
US4556896A (en) * 1982-08-30 1985-12-03 International Rectifier Corporation Lead frame structure
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
JPS6030152A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 集積回路
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US6552730B1 (en) * 1984-10-05 2003-04-22 Hitachi, Ltd. Method and apparatus for bit operational process
EP0282617A1 (de) * 1987-03-18 1988-09-21 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte
JP2880734B2 (ja) * 1989-08-31 1999-04-12 株式会社東芝 集積回路及びその接続回路
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
JP2824329B2 (ja) * 1990-10-16 1998-11-11 東光株式会社 可変容量ダイオード装置
US5444600A (en) * 1992-12-03 1995-08-22 Linear Technology Corporation Lead frame capacitor and capacitively-coupled isolator circuit using the same
EP0668615A1 (de) * 1994-02-18 1995-08-23 Siemens Aktiengesellschaft Kunststoff-SMD-Gehäuse für einen Halbleiterchip
DE10012872C1 (de) * 2000-03-16 2001-08-09 Infineon Technologies Ag Elektronisches Bauelement mit Kapazitätsdioden, Verwendung des Bauelements in einer Empfangseinheit und Schaltungsanordnung mit dem Bauelement (z.B. Drei-Band-Fernseh-Tuner)
US11387373B2 (en) * 2019-07-29 2022-07-12 Nxp Usa, Inc. Low drain-source on resistance semiconductor component and method of fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL288761A (de) * 1963-02-08
US3450965A (en) * 1966-05-28 1969-06-17 Sony Corp Semiconductor having reinforced lead structure
US3454841A (en) * 1967-03-20 1969-07-08 Electronic Devices Inc Neutralized solid-state rectifier
DE2006333B2 (de) * 1970-02-12 1972-10-05 Kapazitaetsdiodensatz als abstimmelement
US3680196A (en) * 1970-05-08 1972-08-01 Us Navy Process for bonding chip devices to hybrid circuitry
US3906539A (en) * 1971-09-22 1975-09-16 Philips Corp Capacitance diode having a large capacitance ratio

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3212442A1 (de) * 1981-04-06 1982-11-04 International Rectifier Corp., Los Angeles, Calif. Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen
US8528433B2 (en) 2009-05-14 2013-09-10 Zf Friedrichshafen Ag Drive assembly comprising two clutches at the input end, and method for the operation thereof
US8701515B2 (en) 2009-05-14 2014-04-22 Zf Friedrichshafen Ag Drive assembly for a motor vehicle, comprising a power take-off clutch

Also Published As

Publication number Publication date
CA1037612A (en) 1978-08-29
US4023053A (en) 1977-05-10
GB1493648A (en) 1977-11-30
DE2556669A1 (de) 1976-07-01
AU8758075A (en) 1977-06-23

Similar Documents

Publication Publication Date Title
DE2556669B2 (de) Kapazitäts-Variations-Diodenanordnung
DE2542518C3 (de)
DE1614373C2 (de)
DE68914779T2 (de) Akustische Oberflächenwellenfilteranordnung.
DE2242026A1 (de) Mis-feldeffekttransistor
DE2137211A1 (de) Hybrider Leistungsbaustein
DE2929921A1 (de) Halbleiterbauteil mit einem dreiplattigen kondensator
DE2548483A1 (de) Feldeffekttransistor und verfahren zu seiner herstellung
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE1639173A1 (de) Temperaturkompensierte Z-Diode
DE2500057A1 (de) Schaltungsanordnung zur stabilisierung integrierter schaltungen
DE3326957C2 (de) Integrierte Schaltung
EP0282617A1 (de) Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE4432727C1 (de) Integrierte Schaltungsstruktur mit einem aktiven Mikrowellenbauelement und mindestens einem passiven Bauelement
EP0279404A2 (de) Lasersenderanordnung
WO1983002529A1 (en) Planar semiconductor device
DE60024784T2 (de) Feldemissionsanordnung
DE10215414A1 (de) Lichtempfindliche Halbleiterdiodenanordnung mit passiver Anpassungsschaltung
EP0167007B1 (de) Oszillator-Mischerschaltung
DE2917895C2 (de) Hybrid-Baustein
DE3632944C2 (de) Hochfrequenz-Leistungstransistor mit abgleichbarem Anpassungsnetzwerk
EP0602278B1 (de) Bipolarer Hochfrequenztransistor
DE69122041T2 (de) Packung für Mikrowellen-IC
DE4222785C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8228 New agent

Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8235 Patent refused