DE2556669A1 - Kapazitaets-variations-diodenvorrichtung - Google Patents

Kapazitaets-variations-diodenvorrichtung

Info

Publication number
DE2556669A1
DE2556669A1 DE19752556669 DE2556669A DE2556669A1 DE 2556669 A1 DE2556669 A1 DE 2556669A1 DE 19752556669 DE19752556669 DE 19752556669 DE 2556669 A DE2556669 A DE 2556669A DE 2556669 A1 DE2556669 A1 DE 2556669A1
Authority
DE
Germany
Prior art keywords
lines
diodes
ground line
line
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19752556669
Other languages
English (en)
Other versions
DE2556669B2 (de
Inventor
Shoichi Shimizu
Hisashi Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2556669A1 publication Critical patent/DE2556669A1/de
Publication of DE2556669B2 publication Critical patent/DE2556669B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

UNSER ZEICHEN: BETRIFFT:
MÜNCHEN. DEN
Bl/rm
Kapazitäts-Variations-Diodenvorrichtung
Die Erfindung betrifft eine Kapazitäts-Variations-Diodenvorrichtung, bei welcher in einer Baugruppe ein Halbleiterchip gekapselt ist, der auf einem Halbleitersubstrat eine Anzahl von Dioden mit variabler Kapazität aufweist.
Bei einem elektronisch regelbaren Abstimmgerät bzw. Tuner beispielsv/eise eines Fernsehempfängers wird eine Dioden
vorrichtung mit vier Dioden
unc^·
variab
^,, Vp, V7
ler Kapazität (im folgenden einfach als Dioden bezeichnet) verwendet, wie dies z.B. in Fig. 5 dargestellt ist. Die Diode V^ ist mit einem Hochfrequenz-Verstärker 1 für die Abstimmung einer Empfangswelle verbunden, während die Dioden Vp und V^ mit einem Zwischenstufen-Resonanzkreis 2 verbunden sind und die Diode V^ zur Regelung einer Schwingfrequenz eines Empfangsoszillators 4 dient, der einen Uberlagerungsschwingungsausgang einem Mischer 3 zur Lieferung einer Zwischenfrequenz zuzuführen vermag. An jede dieser Dioden wird eine gemeinsame Steuerspannung 5 über einen entsprechenden Widerstand R
-2-
609827/0662
angelegt. Vorzugsweise variieren dabei die Kapazitäten aller Dioden in bezug auf die Steuerspannung in praktisch gleichem Ausmaß. Falls vier Dioden in Form eines integrierten Schaltkreises auf einem Halbleitersubstrat ausgebildet sind, sind die eircrischen Eigenschaften dieser Dioden infolge ihrer sehr dichten Anordnung notwendigerweise einander gleich. Andererseits wird jedoch durch diese dichte Anordnung der einzelnen Elemente eine gegenseitige Störung der Signale hervorgerufen. Da bei einem Fernsehempfänger eine Hochfrequenz im VHF-Bereich, d.h. von 30 bis 300 HHz benutzt wird, wird insbesondere dann, wenn ein Chip mit vier auf einem Substrat ausgebildeten Dioden in einer Baugruppe (package) gekapselt wird und jeweils mit einer zugeordneten Diode verbundene äußere Zuleitungen aus der Baugruppe herausgeführt werden, diese gegenseitige Störung infolge einer Streukapazität verstärkt, die zwischen zwei einander benachbarten der vier äußeren Zuleitungen auftritt. Wenn die vier Dioden einzeln hergestellt und zu einer Baugruppe zusammengefaßt werden, kann zwar diese gegenseitige Störung verringert werden; werden diese vier Dioden jedoch als integrierter Schaltkreis ausgelegt, so ist es sehr schwierig, die gegenseitige Störung zu vermindern. Eine gegenseitige Störung zwischen jeweils zwei benachbarten Dioden beeinträchtigt aber die Charakteristik des Tuners. Insbesondere dann, wenn eine größere Ankopplung zwischen den Dioden V^ und V^ vorhanden ist, tritt eine Streuung eines Teils des Schwingungsausgangssignals des Empfangsoszillators 4 in zunehmendem Maß an der Eingangsseite, d.h. an der Seite der Diode V^, auf, was einen zunehmenden Streuverlust der Energie des Emp-
-3-
809Ö27/0S82
fangsoszillators mit einer unvermeidbaren Verminderung der Bild- bzw. Spiegelfrequenzunterdrückung (Unterdrückung der empfangenen Bild- oder Spiegelfrequenz) oder mit einer entsprechenden Verringerung der Charakteristik der automatischen Verstärkungs- oder Schwundregelung (AVR) zur Folge hat. Dies bedeutet, daß eine solche Ankopplung infolge einer Streukapazität zwischen den Dioden einen ungünstigen Einfluß auf die Charakteristik bzw. Kennlinie des Tuners ausübt. Infolgedessen ergeben sich Schwierigkeiten, wenn eine solche Kapazitäts-Variations-Diodenvorrichtung als Tuner für einen Fernsehempfänger verwendet wird.
Aufgabe der Erfindung ist damit die Schaffung einer ververänderlichen
bessertenVKapazitäts Diodenvorrichtung, bei
welcher ein Halbleiterchip mit einer Anzahl von Kapazitäts-Variations-Dioden auf einem Halbleitersubstrat in Form eines integrierten Schaltkreises in einer Baugruppe gekapselt bzw. zusammengefaßt ist und wobei die gegenseitige Störung zwischen den Dioden vermindert werden kann.
Diese Aufgabe wird bei einer Kapazitäts-Variations-Diodenvorrichtung erfindungsgemäß dadurch gelöst, daß sie einen Halbleiterchip bzw. -plättchen mit mindestens drei auf einem Halbleitersubstrat ausgebildeten Kapazitäts-Variations-Dioden, ein zur Erdung dienendes elektrisch leitendes Element, auf welchem der Halbleiterchip unter Einkapselung bzw. Zusammenfassung in einer Baugruppe angeordnet ist, eine Anzahl von an das elektrisch leitende Element angeschlossenen äußeren
609827/0662
Masseleitungen und eine Anzahl von jeweils an eine der Dioden angeschlossenen äußeren Zuleitungen aufweist, wobei sich beide Leitungsarten aus der Baugruppe herauserstrecken, und daß die außereiMassenleitungen jeweils zwischen zwei benachbarten äußeren Zuleitungen angeordnet sind, wobei die Vorrichtung im Betrieb bei einer Frequenz von 30 bis 300 MHz eingesetzt ist.
Erfindungsgemäß ist ein Halbleiterchip, bei dem mindestens drei Kapazitäts-Variations-Dioden auf einem Halbleitersubstrat ausgebildet sind, auf einem Erdungsteil (grounding member) derart montiert, daß die Anord-
• _, einheit. . -„.,_,_
nung zu einer Bau (package) zusammengefaßt bzw. gekapselt ist. Mehrere an das Erdungselement angeschlossene äußere Masseleitungen sowie mit den Kapazitäts-Variations-Dioden gekoppelte äußere Zuleitungen erstrecken sich in einer gemeinsamen Ebene liegend aus der Baueinheit
heraus. Jede äußere Masseleitung ist dabei zwischen zwei benachbarten äußeren Zuleitungen angeordnet. Die auf diese Weise gebildete Kapazitäts-Variations-Diodenvorrichtung ist in einem Frequenzbereich von 30 bis MHz einsetzbar.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 einen Schnitt durch eine Kapazitäts-Variations-Diodenvorrichtung gemäß einer Ausführungsform der Erfindung,
-5-
609827/0662
Fig. 2 einen längs der Linie 2-2 in Fig. 1 geführten, in vergrößertem Maßstab gehaltenen Schnitt zur Darstellung des Aufbaus eines Halbleiterchips und des Verbindungsverhältnisses zwischen diesem Chip und einem Erdungselement,
Fig. 3 einen Schnitt durch eine Diodenvorrichtung gemäß einer abgewandelten Ausführungsform der Erfindung ,
Fig. 4 einen Fig. 3 ähnelnden Schnitt einer weitern abgewandelten Ausführungsform der Erfindung,
Fig. 5 ein Blockschaltbild zur Veranschaulichung der Verwendung der erfindungsgemäßen Kapazitäts-Variations-Diodenvorrichtung bei einem Tunerschaltkreis eines Fernsehempfängers,
Fig. 6 ein Vergleichsdiagramm der Bild- oder Spiegelfrequenzunterdrückung bzw. -entstörung für den Fall (A), in welchem die Kapazitäts-Variations-Diodenvorrichtung gemäß Fig. 1 beim Tuner gemäß Fig. vorgesehen ist, und den Fall (B), in welchem die nicht mit einer vierten Masseleitung versehene Diodenvorrichtung gemäß Fig. 1 beim Tuner gemäß Fig. 5 verwendet wird.
Fig. 7 ein Vergleichsdiagramm des Empfangsoszillator-Ausgangsstreuverlusts für den Fall (A), in welchem die Diodenvorrichtung gemäß Fig. 1 beim Tuner von Fig. 5 vorgesehen ist, und den Fall (B),
-6-609827/0062
in welchem beim Tuner von Fig. 5 eine nicht mit der vierten Masseleitung versehene Diodenvorrichtung gemäß Fig. 1 vorgesehen ist,
Fig. 8 ein Äquivalentschaltbild für die Kapazitäts-Variations-Diodenvorrichtung gemäß der Erfindung und
Fig. 9 einen Schnitt durch eine noch weiter abgewandelte Ausführungsform der Erfindung.
Gemäß Fig. 1 sind vier streifenartige äußere Masseleitungen 6* bis 6/ materialeinheitlich an einem Erdungselement bzw. an einer Tragplatte 6 für die Erdung angeformt. Auf der Tragplatte 6 ist ein Halbleiterchip 7 angeordnet, und vier Kapazitäts-Variations-Dioden V^ bis "VY (im folgenden einfach als Dioden bezeichnet) sind in Form eines integrierten Schaltkreises auf einem Halbleitersubstrat ausgebildet. Im Querschnitt gesehen sind die Dioden V^. und V2 auf die in Fig. 2 dargestellte Weise angeordnet. Genauer gesagt: Eine η-Typ-Siliziumschicht 22 mit einer
15/ 3 Phosphor-Fremdatomkonzentration von etwa 10 /cm^ ist durch epitaxiales Aufwachsen auf eine η -Siliziumschicht mit einer Phosphor-Fremdatomkonzentration von mehr als 10 /eis? ausgebildet. Dabei werden Phosphorionen nach einem Ionenimplantationsverfahren in die n-Schicht 22 injiziert und diffundiert, so daß n+-Berei-
17 ehe 23 mit einer Oberflächenkonzentration von 10' bis
Λ Q "2 1
10 /enr gebildet werden. In die Oberfläche des η -Bereichs 23 wird auf thermischem Wege Bor (B) eindiffundiert, so daß ein p+-Bereich 24 mit einer Konzentration von mehr als 10 /cnr gebildet wird. Hierbei wird ein P-N-Übergang zwischen dem N+-Bereich 23 und dem P+-Be-
-7-609827/0682
reich 24 gebildet, so daß durch eine Gegenspannung im N+-Bereich 23 hauptsächlich eine Verarmungsschicht erzeugt wird. Der Oberflächenabschnitt des so erhaltenen Halbleitergebildes wird dann, außer am Oberflächenabschnitt des P+-Bereichs, mit einem Si02-Isolierfilm 25 bedeckt, und auf den P+-Bereich wird eine Al-Elektrode 26 aufgedampft. Mit der Al-Elektrode 26 wird ein Verbindungsdraht bzw. eine Zuleitung 9 verbunden. Der auf diese Weise gebildete Chip 7 bzw. das Plättchen 7 wird mittels eines Wärmedruckklebeverfahrens und vorzugsweise über einen eutektischen Si-Al-Übergang 28 mit der Tragplatte 6 verbunden. Dabei wird die Oberfläche der Tragplatte 6 mit Gold (Au) 29 galvanisiert, wobei die Au-Galvanisierungsschicht 29 zusammen mit dem Silizium der Siliziumschicht 21 die eutektische Si-Al-Schicht bildet. Ein solches Übergangsverbindungsverfahren ermöglicht die Herabsetzung des Widerstands gegenüber einem elektrischen Stromfluß über die Dioden zur Tragplatte, wodurch auf . ebenfalls noch zu erläuternde Weise die gegenseitige elektrische Beeinflussung zwischen den Dioden verhindert wird. Gemäß Fig. 1 sind weiterhin vier streifenartige äußere Zuleitungen 8^, 82, 8, und 8, um die Tragplatte 6 herum und zwischen den paarweise angeordneten äußeren Masseleitungen 6^ und 6,. j 6.., 6p; 6p, 6-z bzw. 6,, 6^+ angeordnet. Der Verbindungsdraht 9 der Dioden V^ bis V^ ist dabei an das eine Ende der zugeordneten äußeren Zuleitung 8^ bis 8^ angeschlossen. Wie aus Fig. 1 hervorgeht, sind die Dioden V1 bis V^ gegenüber dem Mittelpunkt 0 des Chips 7 symmetrisch angeordnet. Die äußeren Zuleitungen 8P, 8,;
al
8^, 8r erstrecken sich axSsymmetrisch zu einer durch
609827/0682
den Mittelpunkt O verlaufenden strichpunktierten Linie I-I, wobei sie über einen Teil ihrer Länge praktisch unter einem rechten Winkel abgebogen sind. Die anderen Enden der äußeren Zuleitungen ragen sämtlich aus der einen Seite der Baueinheit (package) 10 heraus. Infolgedessen wird eine Einzel-Reihenbaueinheit(single in line package (SIP)) gebildet. Die äußerenMasseleitun-
9.1
gen Gy, und 6^ erstrecken sich axusymmetrisch zur strichpunktierten Linie I-I', wobei sie an einem Teil ihrer Länge praktisch unter einem rechten Winkel abgebogen sind. Die äußeren Masseleitungen O-1 und G7 bilden zus aminen-mit den äußeren Zuleitungen 8,, bis 8^ an der gleichen Seite liegende Anschluß- bzw. Steckerstifte der SIP-Baugruppe. Die äußeren Masseleitungen 6,- und 6 λ verlaufen längs der strichpunktierten Linie. Die Masseleitung 6p erstreckt sich dabei zur selben Seite wie die anderen äußeren Massenleitungen S^ und 6^, so daß sie einen weiteren Verbindungsstift der SIP-Baugruppe bildet, während die äußere Masseleitung 6^ entgegengesetzt zur Masseleitung 62 verläuft.
Die vorstehend beschriebene Kapazitäts-Variations-Diodenvorrichtung kann wie folgt zusammengesetzt werden: Zunächst wird ein ZuIeitungsrahmen (lead frame) hergestellt, in welchem die äußeren Masseleitungen, die äußeren Zuleitungen und die zur Erdung dienende Tragplatte in der Lagenbeziehung gemäß F£g. 1 auf einer einzigen, nicht dargestellten gemeinsamen Platte angeordnet sind. Auf die Tragplatte 6 wird ein Halbleiterchip 7 aufgebracht, worauf ein Verbindungsdraht 9 mit dem einen Ende mit der Anodenklemme einer Diode und am anderen Ende beispielsweise durch Ultraschall-
-9-609827/0662
schweißen mit der betreffenden äußeren Zuleitung verbunden wird. Der jeweilige Abschnitt wird z.B. mittels eines Epoxyharzes unter Bildung einer Baugruppe 10 vergossen bzw. eingekapselt. Die nicht dargestellte gemeinsame Platte wird nach dem Einkapseln weggeschnitten Als herausstehende Enden der äußeren Masseleitungen und der äußeren Zuleitungen können Stifte benutzt werden, so daß ein einfacher Anschluß an eine äußere Vorrichtung möglich ist.
Bei der auf diese V/eise gebildeten Diodenvorrichtung ist jede Masseverbindungsleitung zwischen zwei benachbarten äußeren Zuleitungen angeordnet, wobei es sich, wie noch näher erläutert v/erden wird, durch Versuche herausgestellt hat, daß eine gegenseitige Störung zufriedenstellend verhindert werden kann, selbst wenn im Halbleiterchip keine Trennmittel für die Dioden vorgesehen sind. Bei der Konstruktion gemäß Fig. 1 ist es wesentlich, daß sich die äußere Masseleitung 6^ aus der Baugruppe 10 herauserstreckt. Es hat sich nämlich auch herausgestellt, daß beim Fehlen der äußeren Masseleitung 6r eine gegenseitige Störung aufgrund einer elektrostatischen oder elektromagnetischen Ankopplung zwischen den äußeren Zuleitungen 8. und 8^ auftritt. Da bei der dargestellten Ausführungsform die Dioden V^, V^+; Vo, Vx, die äußerenMasseleitungen 6,., G1, sowie die
c-0 ι . -2 a.1
äußeren Zuleitungen 8^, 8λ; 8p, 8^ jeweils axjfcymmetrisch relativ zur strichpunktierten Linie I-I* angeordnet sind, kann die Streukapazität der einzelnen Zuleitungen 8^ bis 8^ in bezug auf Masse jeweils gleich groß ausgebildet werden. Die Streukapazität kann dabei
609827/0662
- ίο -
in Abhängigkeit von der Lagenbeziehung und der Größe der betreffenden Zuleitungen 8^ bis 8^ und der äußeren Masseleitungen 6. bis 6- entsprechend eingestellt werden. Bei der dargestellten Ausführungsform erfolgt diese Einstellung durch Anwendung der axfsymmetrisehen Anordnung. Da die Streukapazität der jeweiligen äußeren Zuleitungen 8^ bis 8^ in bezug auf Masse jeweils praktisch gleich groß ist und mithin auch der Kapazitätswert der vier Kapazitäts-Variations-Dioden praktisch gleich ist, ist die Kapazität der Dioden an jedem Ausgangsstift praktisch gleich groß, wodurch diesbezügliche Vorteile erzielt werden.
Fig. 3 zeigt eine zweite Ausführungsform der Erfindung, bei welcher den Teilen oder Elementen von Fig. 1 entsprechende Teile bzw. Elemente mit denselben Bezugsziffern bezeichnet sind. Bei dieser Ausführungsform ist die erste äußere Masseleitung 6^ längs einer durch das Zentrum 0 des Chips hindurchgehenden, strichpunktierten Linie I-If angeordnet, und die erste und zweite äußere Zuleitung 8,. bzw. Sp, die symmetrisch zur strichpunktierten Linie I-I' angeordnet sind, erstrecken sich an der ersten Seitenfläche 1CL der Baugruppe nach außen. Streukapazitäten C- und Cp werden dabei einmal zwischen den Leitungen 8^ und 6^ und zum anderen zwischen den Leitungen 82 und 6* erzeugt. Die dritte äußere Masseleitung 6, liegt auf der Linie I-I1, während die dritte und vierte äußere Zuleitung 8, bzw. 8^, die symmetrisch zur strichpunktierten Linie I-I1 angeordnet sind, auf der dritten Seitenfläche 10, herausragen. Hierbei werden Streukapazitäten C, und C^ einmal zwischen den Leitungen β-* und 8^ und zum anderen zwischen den Leitungen 6-*
609827/0862
und 8^ erzeugt. Die zweite äußere Masseleitung 6,, die längs einer senkrecht zur Linie I-I1 durch den Mittelpunkt O des Chips verlaufenden strichpunktierten Linie II-II' angeordnet ist, erstreckt sich aus der zweiten Seitenfläche 10^ der Baueinheit 10 nach außen. Die längs der Linie II-II1 angeordnete vierte äußere Masseleitung 6λ ragt von der vierten Seitenfläche 10^ der Baugruppe nach außen. Hierbei werden wiederum Streukapazitäten Cp- und Cg einmal zwischen der Zuleitung 8^ und der Masseleitung 6^ sowie zum anderen zwischen der Zuleitung 8^ und der Masseleitung 6· erzeugt, während Streukapazitäten Cg und C7 einmal zwischen der äußeren Zuleitung 8p und der Masseleitung 6p und zum anderen zwischen der äußeren Zuleitung 8, und der Masseleitung 6p entstehen. Vom Mittelpunkt 0 des Chips aus gesehen, sind die vier Dioden V^ Ms "VY gegenüber den vier äußeren Zuleitungen symmetrisch angeordnet. Lagenbeziehung und Form der äußeren Zuleitungen sowie der äußeren Masseleitungen sind dabei so festgelegt, daß die Streukapazitä%nC1 +C5, C2 + Cg, C, + C7, C^ + C8 der Zuleitungen 8,, bis 8^ gegenüber Masse jeweils einander gleich bzw. gleich groß sind. Die Masseleitung 6^ an der ersten Seitenfläche 1CL der Baueinheit10 verhindert zwangsläufig eine kapazitive Ankopplung zwischen den äußeren Zuleitungen 8^ und 8p, während die Masseleitung 6, an der dritten Seitenfläche 10·, der Bareinheit 10 zwangsläufig eine kapazitive Ankopplung zwischen den äußeren Zuleitungen 8, und 8^ verhindert.
Fig. 4 veranschaulicht eine dritte Ausführungsform der Erfindung, bei welcher eine erste und eine zwei-
-12-609827/0662
te äußere Masseleitung 6,, und 6p sowie eine erste und eine zweite äußere Zuleitung 8. und 8p aus der ersten Seitenfläche 1CL der Baueinheit 10 nach außen stehen und eine dritte und vierte äußere Masseleitung 67, bzw. 6/ sowie eine dritte und vierte äußere Zuleitung 8Ύ bzw. 8^ von der gegenüberliegenden dritten Seitenfläche 1CU der BaueinheitiO abstehen. Infolgedessen wird eine Doppel-Reihenbau einheit(dual in line package (DIP)) gebildet. Bei dieser Ausführungsform verlaufen die Masseleitungen 62 und 6^ längs einer durch das Zentrum 0 des Chips hindurchgehenden, strichpunktierten Linie II-II', wobei sie auf einem Teil ihrer Länge praktisch unter einem rechten Winkel abgebogen sind. Gemäß Fig. 4 verläuft die Masseleitung 6p dabei abwärts und die Masseleitung 6r aufwärts. Die äußeren Masseleitungen 6p und 6r sind als Stiftanschlüsse bzw. Steckerstifte an den betreffenden Seitenflächen nach außen geführt. Eine aufwärtsverlaufende äußere Masseleitung 6- und eine abwärtsverlaufende äußere Masseleitung 6p sind auf einem Teil ihrer Länge so abgewinkelt, daß sie parallel zu der durch das Zentrum 0 des Chips hindurchgehenden, strichpunktierten Linie I-I auf gegenüberliegenden Seiten derselben angeordnet sind. Die Masseleitungen 6^ und 6- sind als Anschlußstifte bzw. Steckerstifte an den betreffenden Seitenflächen der Baugruppe nach außen geführt. Die einzelnen äußeren Zuleitungen S1 bis 8λ sind abwechselnd jeweils zwischen zwei benachbarten äußeren Masseleitungen angeordnet. Hierbei ist die Form der äußeren Zuleitungen und der äußeren Masseleitungen so gewählt, daß einander gleiche Streukapazitäten erzeugt werden, die jeweils zwischen einer
-13-609027/0682
2536669
äußeren Zuleitung und den beiden benachbarten äußeren Masseleitungen erzeugt werden. Genauer gesagt: Streukapazitäten C5 und C12 werden einerseits zwischen den Leitungen 6, und G1 und andererseits zwischen den Leitungen 6^ und G1 erzeugt; Streukapazitäten Cg und C7 entstehen einmal zwischen den Leitungen G1 und Q9 sowie zwischen-den Leitungen G9 und S2; Streukapazitäten Cy und Cq treten einmal zwischen den Leitungen 62 und O7. .und zum anderen zwischen den Leitungen 6-, und Q^ auf; und Streukapazitäten C1Q und C11 erscheinen zum einen zwischen den Leitungen 6- und 8^ sowie zum anderen zwischen den Leitungen 6< und Q< . Um die Streukapazität an jeder äußeren Zuleitung jeweils gleich groß zu gestalten, werden Lagenbeziehung und Größe der äußeren Zuleitungen sowie der äußeren Masseleitungen so festgelegt, daß sie folgender Gleichung genügen:
(C5 + C12) = (C6 + C7) = (C8 + Cg) = (C10 + C11)
Beispielsweise sei angenommen, daß die Diodenvorrichtung gemäß den Fig. 1 bis 4 an einen Tuner- bzw. Abstimmkreis eines Fernsehempfängers angeschlossen ist. Gemäß Fig. 5 sind dabei die erste äußere Zuleitung S1 an den Hochfrequenz-Verstärkerkreis 1, die zweite und dritte Zuleitung 82 und 8, an den Zwischenstufen-Resonanzkreis 2 und die vierte Zuleitung .8^ an den Empfangsoszillator 4 angeschlossen. Wie eingangs erwähnt, wird über einen zugeordneten Widerstand R an die Dioden V1 bis Va jeweils die gleiche Steuerspannung 5 angelegt. Hierbei ist notwendigerweise jede äußere Masseleitung zwischen zwei benachbarten Zuleitungen angeordnet, so daß infolgedessen jede möglicher weise auftretende
609827/0662
gegenseitige Störung von Hochfrequenzsignalen zwischen den Dioden vermieden werden kann, die an zwei äußere Zuleitungen angeschlossen sind. Wenn die Streukapazität jedes Diodenkreises so festgelegt wird, daß diese Kreise in bezug auf die zugeordneten äußeren Masseleitungen jeweils gleiche Werte besitzen, wird die Kapazitätsänderung jedes Diodenkreises gegenüber der Steuerspannung jeweils gleich groß, wodurch die Charakteristik des Tuners verbessert wird.
Bei der erfindungsgemäßen Kapazitäts-Variations-Diodenvorrichtung ist der Halbleiterchip gemäß Fig. 2 mittels einer eutektischen Legierung, wie Si-Au, mit der Tragplatte verbunden bzw. verschweißt, wobei zahlreiche äußere Masseleitungen vorgesehen sind. Infolgedessen kann der elektrische Widerstand zwischen jeder Diode und Masse klein gehalten werden, so daß eine gegenseitige Signalankopplung zwischen den Dioden verhindert wird. Dies bedeutet, daß sich die Diodenvorrichtung gemäß der Erfindung als Äquivalentschaltbild gemäß Fig. 8 darstellen läßt. In Fig. 8 bedeuten RQ einen Übergangswiderstand zwischen dem Halbleiterchip und der Tragplatte und Z die Impedanzen der äußeren Masseleitungen 6^ bis 6^, die aus Gründen der Erläuterung als einen gleich großen Wert besitzend angenommen werden.
Wenn sich die Kapazitäts-Variations-Dioden V1 bis V^ im Betriebszustand befinden, vereinigen sich die elektrischen Ströme der Dioden V1 bis V^ in Richtung Masse zu einem resultierenden Stromfluß Iq, der seinerseits über den Widerstand Rq und jede Impedanz Z zu Masse G fließt. Der Stromfluß über den Widerstand und die re-
609827/0662 "15~
sultierende Impedanz der vier Einzelimpedanzen erzeugt daher eine entsprechende Spannung. Die resultierende Spannung VQ läßt sich durch folgende Gleichung ausdrük ken:
V0 - (R0 +
Da die resultierende Spannung V0 zu einem Teil der Vorspannung für die Dioden V1 bis V^ wird, übt der elektrische Stromfluß über die jeweilige Diode einen Einfluß auf die Vorspannung der anderen Diode aus. Wie aus obiger Gleichung ersichtlich ist, ist die gegenseitige Beeinflussung bzw. Störung der Dioden umso kleiner, je kleiner der resultierende Widerstand (^0 + £) ist.
Die Figuren 6 und 7 veranschaulichen jeweils die Ergebnisse von Versuchen, die mit einem Tuner bzw. Abstimmkreis gemäß Fig. 5 durchgeführt wurden, an welchen die Diodenvorrichtung gemäß Fig. 1 angeschlossen war (mit A bezeichnet), bzw. mit einem Tuner gemäß Fig. 5, an den eine Diodenvorrichtung gemäß Fig. 1 angeschlossen war, die jedoch nicht die vierte äußere Masseleitung 6^ aufwies (mit B bezeichnet). In Fig. 6 sind die Kanalzahl und der jeweilige Frequenzbereich auf der Abszisse und die in dB gemessene Bild- bzw. Spiegelfrequenzunterdrückung auf der Ordinate aufgetragen. In Fig. 7 sind wiederum die Kanalzahl und das jeweilige Frequenzband auf der Abszisse und der Streuverlust eines Empfangsoszillator-Ausgangssignals zu einem Fernseh-Tuner (in dB gemessen) auf der Ordinate aufgetragen. Aus Fig. 6 geht hervor, daß A im Vergleich zu B, ausgedrückt als
-16-6098 2 7/0682
Bild- bzw. Spiegelfrequenzunterdrückung, um einen Wert von etwa 1OdB verbessert ist. Aus Fig. 7 ist ersichtlich, daß der Streuverlust des Empfangsoszillator-Ausgangssignals zum Tuner bei A gegenüber B um einen Wert von etwa 1OdB verringert ist.
Die äußeren Zuleitungen, die äußeren Masseleitungen und das zur Erdung dienende elektrisch leitende Element 6 können sämtlich auf ein isolierendes Substrat aufgedruckt werden. Obgleich vorstehend ein Chip mit vier Dioden erläutert wurde, ist die Erfindung keineswegs darauf beschränkt. Beispielsweise kann erfindungsgemäß auch ein Chip mit drei Dioden oder mit mehr als vier Dioden verwendet werden. Fig. 9 veranschaulicht als Beispiel drei auf einem einzigen Halbleitersubstrat ausgebildete Dioden V^ bis V-*. In diesem Fall gehen die äußeren Masseleitungen 6*, 6p und die äußeren Zuleitungen 8^ bis Q-x von der einen Seitenfläche der Baueinheit und die äußere Masseleitung 6, von der anderen Seitenfläche ab.
-17-609827/0662

Claims (1)

  1. Patentanspruch e
    1..Kapazitäts-Variations-Diodenvorrichtung, dadurch gekennzeichnet, daß sie einen Halbleiterchip bzw. -plättchen mit mindestens drei auf einem Halbleitersubstrat ausgebildeten Kapazitäts-Variations-Dioden, ein zur Erdung dienendes elektrisch leitendes Element, auf welchem der Halbleiterchip unter Einkapselung bzw. Zusammenfassung in einer Baueinheit(IO) angeordnet ist, eine Anzahl von an das elektrisch leitende Element angeschlossenen äußeren Masseleitungen und eine Anzahl von jeweils an eine der Dioden angeschlossenen äußeren Zuleitungen aufweist, wobei sich beide Leitungsarten aus der Baueinheit herauserstrecken, und daß die äußeren Masseleitungen (6^, 62, 6^ und Sr) jeweils zwischen zwei benachbarten äußeren Zuleitungen (8^, 82; 82, 8·,; 8·*, 8» ; 8r, 8^) angeordnet sind, wobei die Vorrichtung im Betrieb bei einer Frequenz von 30 bis 300 MHz eingesetzt ist.
    2. Vorrichtung nach Anspruch 1, gekennzeichnet durch vier Kapazitäts-Variations-Dioden (V^ bis V^), die praktisch in punktsymmetrischen Verhältnis angeordnet sind, durch vier an die jeweiligen Dioden angeschlossene, streifenförmige äußere Zuleitungen (8^ bis 8^), durch eine zwischen der ersten und der zweiten äußeren Zuleitung angeordnete erste streifenförmige äußere Masseleitung (6,,) f durch eine zwischen der zweiten und der dritten äußeren Zuleitung liegende zweite streifenförmige äußere Masse-
    809827/0602
    leitung (62), durch eine zwischen der dritten und der vierten äußeren Zuleitung angeordnete dritte streifenförmige äußere Masseleitung (6r) und durch eine zwischen der vierten und der ersten äußeren Zuleitung liegende vierte streifenförmige äußere Masseleitung (6λ).
    j5. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die vier äußeren Zuleitungen (8,, Ms 8^) und die erste bis dritte äußere Masseleitung (6^ bis 6^) von der einen Seitenfläche der Baueinheit abgehen, und daß die vierte äußere Masseleitung (6λ_) von der gegenüberliegenden Seitenfläche der Bau ausgeht.
    4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die erste und die zweite äußere Zuleitung (8. bzw. 8p) sowie die erste äußere Masseleituhg (6.,.) an einer ersten Seitenfläche (10^) der Baueinheit nach außen geführt sind, daß die dritte und die vierte äußere Zuleitung (8, und 8^) sowie die dritte äußere Masseleitung (6,) von der gegenüberliegenden dritten Seitenfläche (10^) der Baueinheit ausgehen, daß die zweite äußere Masseleitung (62) an der zwischen der ersten und der dritten Seitenfläche gelegenen zweiten Seitenfläche (1O2) der Baueinheit nach außen geführt ist und daß die vierte äußere Masseleitung (6^) von einer vierten Seitenfläche (10^) der Baueinheitausgeht.
    5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Streukapazitäten (C^ und C2), die ein-
    -19-■608827/0662
    mal zwischen der ersten äußeren Masseleitung (6^) und der ersten äußeren Zuleitung (8^) und zum anderen zwischen der ersten Masseleitung (6.) und der zweiten äußeren Zuleitung (8p) erzeugt werden, praktisch gleich den Streukapazitäten (CU und C^) sind, die zum einem zwischen der dritten äußeren Masseleitung (6,) und der dritten äußeren Zuleitung (8^) und zum anderen zwischen der dritten äußeren Masseleitung (6,) und der vierten äußeren Zuleitung (8^) entstehen.
    6. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die erste und die zweite äußere Zuleitung (8. "bzw. 82) sowie die erste und die zweite äußere Masseleitung (6,. bzw. 6p) von der einen Seitenfläche (1O1) der Bau einheit(iO) abgehen und daß die dritte und vierte äußere Zuleitung (8, bzw. 8-) sowie die dritte und vierte äußere Masseleitung (6·, bzw. 6^) von der gegenüberliegenden Seitenfläche (10,) der Bau einheitkbgehen.
    7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Summe der beiden Streukapazitäten (z.B. Cg + Cy), die zwischen jeder äußeren Zuleitung und den beiden benachbarten äußeren Masseleitungen erzeugt werden, praktisch gleich der Summe der beiden Streukapazitäten (z.B. C8 + C^) ist, die zwischen einer beliebigen anderen äußeren Zuleitung und den beiden benachbarten äußeren Masseleitungen erzeugt werden.
    -20-609827/0662
    S. Kapazitäts-Variations-Diodenvorrichtung, insbesonde re nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß sie einen Halbleiterchip (7) mit vier Kapazitäts-Variations-Dioden (V^ bis V^) aufweist, die als integrierter Schaltkreis auf einem Halbleitersubstrat in der Weise ausgebildet sind, daß sie zum Mittelpunkt des Substrats punktsymmetrisch angeordnet sind, daß eine zur Erdung dienende Tragplatte, auf welcher der Halbleiterchip montiert ist, vier jeweils an die Anode der genannten Dioden angeschlossene, äußere Zuleitungen (8^ bis 8i) sowie vier äußere Masseleitungen (6^ bis 6^) vorgesehen sind, die mit der Tragplatte verbunden und jeweils zwischen zwei benachbarten äußeren Zuleitungen angeordnet sind, und daß die Vorrichtung eine Kapsel bzw. Baueinheit(10) aufweist, welche den Halbleiterchip sowie die einzelnen äußeren Masseleitungen und äußeren Zuleitungen unter Kapselung derselben in vorbestimmtem Lagenverhältnis aufnimmt, wobei die erste und die zweite äußere Zuleitung sowie die erste und die zweite äußere Masseleitung von der einen Seitenfläche der Baueinheit und die dritte und vierte äußere Zuleitung sowie die dritte und vierte äußere Masseleitung von der gegenüberliegenden Seitenfläche der Baueinheit ausgehen bzw. nach außen geführt sind und daß die äußeren Zuleitungen und die äußeren Masseleitungen so ausgebildet und angeordnet sind, daß' die Summe der Kapazitäten zwischen jeder einzelnen äußeren Zuleitung und den beiden benachbarten äußeren Masseleitungen praktisch gleich der Summe der
    609827/0682 ~21~
    Kapazitäten ist, die zwischen einer beliebigen anderen äußeren Zuleitung un den jeweils zwei benachbarten Hasseleitungen erzeugt werden.
    9. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das zur Erdung dienende elektrisch leitende
    Element mittels einer eutektischen Silizium-Gold-Legierung mit dem Halbleiterchip verbunden bzw. verschweißt ist.
    609827/0662
    Leerseite
DE2556669A 1974-12-16 1975-12-16 Kapazitäts-Variations-Diodenanordnung Ceased DE2556669B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15247074 1974-12-16

Publications (2)

Publication Number Publication Date
DE2556669A1 true DE2556669A1 (de) 1976-07-01
DE2556669B2 DE2556669B2 (de) 1980-04-17

Family

ID=15541206

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2556669A Ceased DE2556669B2 (de) 1974-12-16 1975-12-16 Kapazitäts-Variations-Diodenanordnung

Country Status (5)

Country Link
US (1) US4023053A (de)
AU (1) AU8758075A (de)
CA (1) CA1037612A (de)
DE (1) DE2556669B2 (de)
GB (1) GB1493648A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282617A1 (de) * 1987-03-18 1988-09-21 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132975A (en) * 1977-04-26 1978-11-20 Toshiba Corp Semiconductor device
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
US4642419A (en) * 1981-04-06 1987-02-10 International Rectifier Corporation Four-leaded dual in-line package module for semiconductor devices
DE3121671A1 (de) * 1981-05-30 1982-12-16 Philips Patentverwaltung Gmbh, 2000 Hamburg "schaltungsanordnung mit einer integrierten halbleiterschaltung"
US4587548A (en) * 1982-04-26 1986-05-06 Amp Incorporated Lead frame with fusible links
US4556896A (en) * 1982-08-30 1985-12-03 International Rectifier Corporation Lead frame structure
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
JPS6030152A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 集積回路
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US6552730B1 (en) * 1984-10-05 2003-04-22 Hitachi, Ltd. Method and apparatus for bit operational process
JP2880734B2 (ja) * 1989-08-31 1999-04-12 株式会社東芝 集積回路及びその接続回路
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
JP2824329B2 (ja) * 1990-10-16 1998-11-11 東光株式会社 可変容量ダイオード装置
US5444600A (en) * 1992-12-03 1995-08-22 Linear Technology Corporation Lead frame capacitor and capacitively-coupled isolator circuit using the same
EP0668615A1 (de) * 1994-02-18 1995-08-23 Siemens Aktiengesellschaft Kunststoff-SMD-Gehäuse für einen Halbleiterchip
DE10012872C1 (de) * 2000-03-16 2001-08-09 Infineon Technologies Ag Elektronisches Bauelement mit Kapazitätsdioden, Verwendung des Bauelements in einer Empfangseinheit und Schaltungsanordnung mit dem Bauelement (z.B. Drei-Band-Fernseh-Tuner)
DE102009003107A1 (de) 2009-05-14 2010-11-18 Zf Friedrichshafen Ag Antriebsanordnung für ein Kraftfahrzeug mit einer Nebenabtriebskupplung
DE102009003108B4 (de) 2009-05-14 2017-08-10 Zf Friedrichshafen Ag Antriebsanordnung mit zwei eingangsseitigen Kupplungen
US11387373B2 (en) * 2019-07-29 2022-07-12 Nxp Usa, Inc. Low drain-source on resistance semiconductor component and method of fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL288761A (de) * 1963-02-08
US3450965A (en) * 1966-05-28 1969-06-17 Sony Corp Semiconductor having reinforced lead structure
US3454841A (en) * 1967-03-20 1969-07-08 Electronic Devices Inc Neutralized solid-state rectifier
DE2006333B2 (de) * 1970-02-12 1972-10-05 Kapazitaetsdiodensatz als abstimmelement
US3680196A (en) * 1970-05-08 1972-08-01 Us Navy Process for bonding chip devices to hybrid circuitry
US3906539A (en) * 1971-09-22 1975-09-16 Philips Corp Capacitance diode having a large capacitance ratio

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282617A1 (de) * 1987-03-18 1988-09-21 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte

Also Published As

Publication number Publication date
DE2556669B2 (de) 1980-04-17
AU8758075A (en) 1977-06-23
CA1037612A (en) 1978-08-29
GB1493648A (en) 1977-11-30
US4023053A (en) 1977-05-10

Similar Documents

Publication Publication Date Title
DE2556669A1 (de) Kapazitaets-variations-diodenvorrichtung
DE69413601T2 (de) Halbleiteranordnung mit einem Halbleiterelement von Flip-Chip-Typ
DE2542518C3 (de)
DE3390103C2 (de)
DE69423684T2 (de) Verbindungsstruktur zur Übersprechverringerung um die Chip-Ausgangsselektivität zu verbessern
DE2929921A1 (de) Halbleiterbauteil mit einem dreiplattigen kondensator
DE19721448A1 (de) Halbleitervorrichtung
DE2929484C2 (de) Monolithische Halbleiteranordnung zur Umwandlung von in unterschiedlichen Wellenlängenbereichen liegenden Lichtsignalen in elektrische Signale
DE2361810B2 (de) Signalumwandlungsschaltung
DE1639173A1 (de) Temperaturkompensierte Z-Diode
EP0282617A1 (de) Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte
DE69213778T2 (de) Verfahren zur Herstellung eines opto-elektronischen Bauteils
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE3015241A1 (de) Bauelement fuer akustische oberflaechenwellen
DE2840278A1 (de) Einstellbare daempfungsvorrichtung
DE3206069C2 (de)
DE69721217T2 (de) Gerät mit schaltungselement und übertragungsleitung
DE10215414A1 (de) Lichtempfindliche Halbleiterdiodenanordnung mit passiver Anpassungsschaltung
DE3834361A1 (de) Anschlussrahmen fuer eine vielzahl von anschluessen
DE4222785C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4444808B4 (de) Halbleitervorrichtung
DE2938542A1 (de) Oberflaechenwellen-bauteil
DE3632944C2 (de) Hochfrequenz-Leistungstransistor mit abgleichbarem Anpassungsnetzwerk
DE69122041T2 (de) Packung für Mikrowellen-IC

Legal Events

Date Code Title Description
8228 New agent

Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8235 Patent refused