DE2555436C2 - Abfallverzögertes Zeitwerk für ein gepulstes System - Google Patents

Description

45

Die Erfindung bezieht sich auf eine elektronische Schaltungsanordnung mit einer ersten Eingangsschaltung, die primärseitig einen ersten Impulssignaleingang aufweist, und sekundärseitig einerseits über einen Widerstand mit einer Spannungsquelle, andererseits mit der ersten Klemme eines ersten Kondensators verbunden ist. wobei die zweite Klemme des ersten Kondensators zum einen über eine Diode an das Nullpotential und zum anderen über eine Diode an die erste Klemme eines zweiten Kondensators angeschlossen ist, dessen zweite Klemme mit dem Nullpotenlial in Verbindung steht und dessen erste Klemme desweiteren über einen Widerstand mit der Basis eines Transistors verbunden ist, dessen Kollektor der Impulssignalausgang ist, und mit einer zweiten, primärseitig einen zweiten Impulssignaleingang aufweisenden Eingangsschaltung, die sekundärseitig über einen Widerstand mit der Spannungsquelle sowie über einen weiteren Widerstand mit der Basis des Transistors verbunden ist.

Eine derartige elektronische Schaltungsanordnung ist aus der DE-AS 17 65 786 bekannt. Diese als Sicherheits-UND-Gatter dienende Schaltungsanordnung liefert im Fall einer Störung eines Teiles der Gatterschaltung ein bestimmtes, im Sinne der größten Sicherheit wirkendes vorgegebenes Ausgangssignal. Das Sicherheits-UND-Gatter besitzt mindestens eine Gleichstromquelle, einen an die Gleichstromquelle angeschlossenen Transistor, mindestens zwei Steuerstromkreise, von denen jeder über einen Polarisationswiderstand an die Steuerelektrode des Transistors angeschlossen ist, und einen Ausgangsstromkreis des Transistors.

Bei einer ersten Ausführungsform weist jeder Stromkreis einen Transistor auf, der einerseits an die Gleichstromquelle und andererseits über seine Steuerelektrode an eine Quelle periodischer alternativer Signale angeschlossen ist. Ein Kondensator ist dabei derart angeordnet, daß dessen einer Belag mit der Ausgangselektrode und dessen anderer Belag über den Polarisationswiderstand mit der Steuerelektrode des Transistors des UND-Gatters verbunden ist. Desweiteren ist ein Gleichrichterelement vorgesehen, das zwischen der mit dem Bezugspotential verbundenen Elektrode des Transistors und der dem Kondensator und dem Polarisationswiderstand gemeinsamen Klemme angeordnet ist.

Bei einer zweiten Ausführungsform weist lediglich einer der Steuerstromkreise einen Kondensator auf, dessen einer Belag mit der Ausgangselektrode des Transistors und dessen anderer Belag über einen Integrator mit der Steuerelektrode des Transistors des UND-Gatters verbunden ist. Das Gleichrichterelement ist dabei zwischen der mit dem Bezugspotential verbundenen Elektrode des Transistors und der dem Kondensator und dem Integrator gemeinsamen Klemme angeordnet.

Bei einer dritten Ausführungsform weist einer der Steuerstromkreise einen Integrator auf, der einerseits mit einem der Beläge des Kondensators und andererseits mit der Steuerelektrode des Transistors des UND-Gatters verbunden ist.

Bei einer vierten Ausführungsform vveist der Integrator ein Gleichrichterelement auf, welches mit einem Widerstand in Reihe geschaltet ist. Der Integrator besitzt einen Kondensator, dessen einer Belag an die Eingangselektroden der Transistoren und dessen anderer Belag an die dem Gleichrichterelement und dem Widerstand gemeinsamen Klemme angeschlossen ist.

Ein Einsatz der bekannten Schaltungsanordnung als abfallverzögertes Zoitwerk ist nicht vorgesehen.

Der Erfindung liegt die Aufgabe zugrunde, eine elektronische Schaltungsanordnung als fehlersicheres Zeitwerk für Impulssignale so zu schaffen, daß bei einem Ausfall des Eingangsimpulssignales des Zeitwerkes beispielsweise beim Auftreten einer Störung das Ausgangsimpulssignal des Zeitwerkes erst nach einer wählbaren Zeitverzögerung ausfällt.

Die Aufgabe der Erfindung wird dadurch gelöst, daß zur Ausbildung der elektronischen Schaltungsanordnung als abfallverzögertes Zeitwerk die zweite Eingangsschaltung sekundärseitig über zwei einen Spannungsteiler bildende Widerstände mit der Spannungs· quelle verbunden ist. wobei der gemeinsame Verbindungspunkt der Widerstände des Spannungsteilers gleichstrommäßig über den weiteren Widerstand an der Basis des Transistors liegt und daß der zweite Kondensator so dimensioniert ist, daß bei Unterbrechung des Impulssignals am ersten Impulssignaleingang der Transistor erst nach einer durch die Entladung des

Kondensators auf einen Schwellwert gegebenen Verzögerungszeit ständig leitet und damit das Signal am Impulssignalausgang ausfällt.

Anstelle des Transistors kann auch ein Operationsverstärkereingesetztwerden.

Die mit der Erfindung erzielbaren Vorteile liegen insbesondere darin, daß das abfallverzögerte Zeitwerk bei geringem Bauelemente-Aufwand einfach und im höchsten Grade fehlersicher aufgebaut ist.

Die Erfindung wird nachfolgend anhand vor. Zeich- iu nungen näher erläutert. Es zeigt

Fig. 1 das Prinzipschaltbild des abfallverzögerten Zeitwerkes für ein gepulstes Logiksystem,

Fi g. 2 die an den beiden Impulssignaleingängen und am Impulssignalausgang anstehenden Impulssignale im störungsfreien Fall,

Fig.3 die an den Impuissignaleingängen und am Impulssignalausgang anstehenden Impulssignale nach dem Auftreten einer Störung.

Das Zeitwerk 1 ist aus zwei Impulssignaleingängen 2 und 3, den Widerständen 4, 6, 8, 9,10, 15,17, 18,19, 21, 22 und 25, den Transistoren 5, 7, 16, 20, den Kondensatoren 11, 14 und den Dioden 12 und 13 aufgebaut. Der Impulssignaleingang 2 ist über einen Widerstand 4 mit der Basis eines Transistors 5 und mit einem Ende eines Widerstandes 6 verbunden. Das zweite Ende des Widerstandes 6 urid der Emitter des Transistors 5 sind an das Nullpotential angeschlossen. Der Kollektor des Transistors 5 ist über den Widerstand 9 mit der Spannungsquelle 23 verbunden. Ein weiterer Widerstand 10 ist mit seinem ersten Ende ebenfalls an die Spannungsquelle 23 und mit seinem zweiten Ende sowohl mit dem Widerstand 4 als auch mit dem Impulssignaleingang 2 verbunden. In dieser Schaltung bilden die Widerstände 4, 6, 9 und 10 sowie der Transistor 5 eine Eingangsstufe 40 für das am Impulssignaleingang 2 anstehende Impulssignal 100. Der Kollektor des Transistors 5 steht direkt mit der Basis des Transistors 7 in Verbindung. Der Emitter des Transistors 7 ist an das Nullpotential angeschlossen, während der Kollektor des Transistors 7 zum einen über den Widerstand 8 mit dem Widerstand 9 verbunden ist und zum anderen an die erste Klemme des Kondensators 11 angeschlossen ist. Die zweite Klemme des Kondensators 11 ist zum einen über eine Diode 12 in Durchlaßrichtung an das Nullpotential angeschlossen, während sie zum andern über e>pe Diode 13 in Sperrichtung mit der ersten Klemme eines Kondensators 14 in Verbindung steht. Die zweite Klemm? des Kondensators 14 ist an das Nullpotential angeschlossen, so Der Transistor 7, der Widerstand 8 und die beiden Kondensatoren 11 und 14 sowie die beiden Dioden 12 und 13 stellen in dieser Zusammenschaltung einen Impulsgieichspannungsumsetzer 40 dar. Der zweite Impulseingang 3 des Zeitwerkes 1 ist über einen Widerstand 15 an die Basis des Transistors 16 sowie an das erste Ende des Widerstandes 17 angeschlossen. Der Emitter des Transistors 16 und das zweite Ende des Widerstandes 17 sind mit dem Nullpoter.tial verbunden. Der Kollektor des Transistors 16 steht über die Widerstände 18 und 22 mit der Spannungsquelle 23 in Verbindung. Ein weiterer Widerstand 25 ist mit seinem ersten Ende ebenfalls an die Spannungsquelle 23 angeschlossen und mit seinem zweiten Ende sowohl mit dem Widerstand 15 als auch mit dem Impulssignaleingang 3 verbunden. Die Widerstände 15,17,18,22 und 25 sowie der Transistor 16 bilden zusammen eine Eingangsstufe 50 für if-χ am Impulssignaleingang 3 anstehende Impulssignal 200. Der Kollektor des Transistors 16 steht über die Widerstände 18 und 19 mit der Basis des Transistors 20 in Verbindung. Die Basis des Transistors 20 wiederum ist über den Widerstand 2i an die erste Klemme des Kondensators 14 des Impulsgleichspannungsumsetzers 40 angeschlossen. Der Kollektor des Transistors 20 bildet den Impulssignalausgang 24.

Das erfindungsgemäße abfallverzögerte Zeitwerk hat folgende Wirkungsweise.

Der erste Impulssignaleingang 2 des Zeitwerkes 1 sei an den Ausgang einer 2v3Verknüpfung angeschlossen. Der zweite Impulssignaleingang 3 des Zeitwarkes 1 kann vorteilhafterweise mit einem Taktgeber (hier nicht dargestellt) verbunden werden. Der Taktgeber Hefen die gleichen Signale, wie sie im Normalfall, d. h. im störungsfreien Fall, auch am Ausgang der 2v3Verknüpfung erscheinen. Das am Impulssignaleingang 2 des Zeitwerkes 1 anstehende Impulssignal 100 ist in Fig.2 dargestellt Ein ebensolches Impulssignal 200 wird vom Taktgeber an den Impulssignaleincang 3 geliefert. Solange das am Impulssignaleingaiiji 2 anstehende Impulssignal 100 den Wert L aufweist, ist der Transistor 5 leitend, während der Transistor 7 gesperrt ist. Erscheint nach einer Teit t am Ausgang der 2v3Verknüpfung ein Impuls und das Impulssignal 100 nimmt den Wert Null an, so wird der Transistor 5 gesperrt und der Transistor 7 wird leitend. Dadurch werden die Potentiale am Kondensator 11 in negativer Richtung verschoben, so daß durch Ladungsverschiebung der Kondensator 14 negativ aufgeladen wird. Nimmt das Impulssignal 100 am Impulssignaleingang 2 des Zeitwerkes 1 nach einer Zeit τ den Wert L an, so wird der Kondensator 11 wieder voll aufgeladen, während der Kondensator 14 seine negative Ladung behält. Das am Impulssignaleingang 3 des Zeitwerkes 1 liegende Impulssignal 200 hat den gleichen Verlauf wie das Impulssignal 100 im störungsfreien Fall. Die Impulssignale 100 und 200 sind jedoch bezüglich Phasenlage und Frequenz voneinander unabhängig. Hat das Impulssignal 200 den augenblicklichen Wert L so ist der Transistor 16 leitend. Dadurch wird bewirkt, daß die an der Basis des Transistors 20 liegende Spannung entsprechend der Spannungsteilerwirkung der Widerstände 18 und 20 sowie 19 und 21 negativ ist, solange der Kondensator 14 eine entsprechend große negative Ladung aufweist. Nimmt das Impulssignal 200 nach einer Zeit / für die Pulsdauer τ den Wert Null an, wird der Transistor 16 gesperrt. Damit wird die Spannung zwischen den beiden Widerständen 18 und 22 soweit angehoben, daß die Spannung an der Basis des Transistors 20 positiv und damit der Transistor 20 für die Pulsdauer leitend wird. Das Impulssignal 300 am Ausgang 24 hat für den störungsfreien Fall den gleichen Verlauf wie das Impulssignal 200 am Impulssignaleingang 3. Solange da? Impulssignal 100 am Impulssignaleingang 2 des Zeitwerkes 1 ebenfalls ansteht, stellt sich zwischen der, dem Kondensator 14 über den Kondensator 11 zugeführten negativen Ladung und den Umladeverlusten des Kondensators 14 über die Widerstände 19, 21 und 22 und die Spannungsquelle 23 ein Gleichgewichtszustand ein, so daß der Kondensator 14 annähernd konstant negativ aufgeladen bleibt.

Kommt es nun zu einer Unterbrechung des Impulssignales 100, so daß das Impulssignal 100 immer den Wert L oder NjII behält, so wie es beispielsweise Fig. 3 zeigt, wird dem Kondensator 14 keine negalivc Ladung mehr zugeführt. Durch den Umladevorgang des

Kondensators 14 über clic Widerstände 19, 21 und 22 und die Spannungsquellc 2.3 verändert sich die Spannung am Kondensator 14 nun ständig in positiver Richtung, so daß beim Überschreiten eines bestimmten Spannnngswertes nach der 7eit T der Transistor 20 ständig leitend wird und das Impulssignal 300 am Impulssignalausgang 24 ausfällt.

Erfindungsgemäß ist dieser Impulssignalausfali am Impulssignalausgang 24 gegenüber dem Impulssignalausfall am Impulssignaleingang 2 um die Zeit T verzögert. Diese Verzögerungszeit ist abhängig von der Größe des Kondensators 14 und von den Größen und Verhältnissen der Widerstände 18, 19, 21 und 22. Nur durch geeignete Wahl des Kondensators 14 kann die Ver/ögerungs/eit T größer oder kleiner eingestellt werden.

Kommt es /u einer Unterbrechung des Impulssigna-

ϊ les 200 am Impulssignaleingang 3 des Zeitwerkes 1. so daß das Impiilssignal 200 immer den gleichen Wert /.

oder Null behält, so fällt das Impulssignal 300 am Impulssignalausgang 24 unvcrzögert aus. Dies ist unabhängig vom Impulssignal 100 am Impulssignaleingang 2 des Zeitwerkes 1.

In weiterer Ausgestaltung der Erfindung kann anstelle des Transistors 20 für den Impulssignalausgang 24 auch ein Operationsverstärker eingcset/l werden.

Hierzu 2 Blatt Zeichnungen

Claims (2)

1. Patentansprüche:

   I. Elektronische Schaltungsanordnung mit einer ersten Eingangsschaltung, die primärseitig einen ersten Impulssignaleingang (2) aufweist, und sekundärseitig einerseits über einen Widerstand (8) mit einer Spannungsquelle (23), andererseits mit der ersten Klemme eines ersten Kondensators (11) verbunden ist, wobei die zweite Klemme des ersten Kondensators (11) zum einen über eine Diode (12) an das Nullpotential und zum anderen über eine Diode (13) an die erste Klemme eines zweiten Kondensators (14) angeschlossen ist, dessen zweite Klemme mit dem Nullpotential in Verbindung steht und dessen erste Klemme desweiteren über einen Widerstand (21) mit der Basis eines Transistors (20) verbunden ist,dessen Kollektorder Impulssignalausgang (24) ist, und mit einer zweiten, primärseitig einen zweiten Impulssignaleingang (3) aufweisenden Eingangsschaltung, die sekundärseitig über einen Widerstand J22) mit der Spannungsquelle (23) sowie über einen weiteren Widerstand (19) mit der Basis des Transistors (20) verbunden ist, dadurch gekennzeichnet, daß zur Ausbildung der elektronischen Schaltungsanordnung als abfallverzögertes Zeitwerk die zweite Eingangsschaltung sekundärseitig über zwei einen Spannungsteiler bildende Widerstände (18, 22) mit der Spannungsquelle (23) verbunden ist, wobei der gemeinsame Verbindungspunkt der Widerstände (18, 22) des Spannungsteilers gleichstrommäßig über den weiteren Widerstand (19) an der Basis des Transistors (20) liegt und daß der zrveite ''ondensator (14) so dimensioniert ist. daß bei Unterbrechung des Impulssignals am ersten Impuls?'^naleingang (2) der Transistor (20) erst nach einer durch die Entladung des Kondensators (14) auf einen Schwellwert gegebenen Verzögerungszeit ständig leitet und damit das Signal am Impulssignalausgang (24) ausfällt.
2. 2. Elektronische Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch den Einsatz eines Operationsverstärkers anstelle des Transistors (20).