DE2360624C3 - Schaltungsanordnung zur Abflachung der Flanken von Gleichstromsignalen - Google Patents

Schaltungsanordnung zur Abflachung der Flanken von Gleichstromsignalen

Info

Publication number
DE2360624C3
DE2360624C3 DE19732360624 DE2360624A DE2360624C3 DE 2360624 C3 DE2360624 C3 DE 2360624C3 DE 19732360624 DE19732360624 DE 19732360624 DE 2360624 A DE2360624 A DE 2360624A DE 2360624 C3 DE2360624 C3 DE 2360624C3
Authority
DE
Germany
Prior art keywords
switching transistor
diode
capacitor
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19732360624
Other languages
English (en)
Other versions
DE2360624B2 (de
DE2360624A1 (de
Inventor
Heinrich Dipl.-Ing. 8031 Olching Mueller
Herbert 8000 Muenchen Reiter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19732360624 priority Critical patent/DE2360624C3/de
Publication of DE2360624A1 publication Critical patent/DE2360624A1/de
Publication of DE2360624B2 publication Critical patent/DE2360624B2/de
Application granted granted Critical
Publication of DE2360624C3 publication Critical patent/DE2360624C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Ein- und Ausschalten von Gleichstrom mittels eines Schalttransistors, bei der die Anstiegs- und die Abfallflanke des Stromes durch kapazitive Energiespeicher steuerbar sind.
Beim Ein- und Ausschalten oder beim Umpolen von Gleichstrom, wie es z. B. bei der elektronischen Telegrafie- und Datenübertragung erfolgt, tritt das Problem auf, daß aufgrund der steilen Schaltflanken Funkstörspannungen und in Nachbaradern von Kabeln Geräuschspannungen entstehen. Zur Vermeidung dieser Funkstör- und Geräuschspannungen besteht die Möglichkeit, die Schaltflanken der Gleichstromsignale abzuflachen. Um dies 211 erreichen, ist in letzter Zeit bereits vorgeschlagen worden (vgl. deutsche Patentanmeldung P 22 43 033.7), parallel zur Kollektorbasisstrekke des die Gleichstromsignale erzeugenden Schalttran- μ sistors einen Kondensator zu schalten. Dabei verzögert dieser Kondensator das Leitendwerden und Sperren des Schalttransistors. Das heißt also, daß aufgrund dieses Kondensators bei den Gleichstromsignalen sowohl die positiven als auch die negativen Flanken abgeflacht werden. Wesentliche Nachteile dieser bereits vorgeschlagenen Schaltungsanordnung bestehen darin, daß die Anstiegs- und die Abfallflanke des Stromes unterschiedlich steil sind und beide Schaltflanken wesentliche Verlustleitungen im Transistor hervorrufen. Ein Abführen dieser Verlustleistungen ist jedoch im kompakt aufgebauten elektronischen Baugruppen nur sehr schwer möglich.
Die Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung anzugeben, bei der die positiven und die negativen Flanken von Gleichstromsignalen unabhängig voneinander abgeflacht werden und bei der die durch die Abflachung der Signale im Schalttransistor erzeugte Verlustleistung möglichst gering gehalten wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß parallel zu der Kollektor-Basis-Strecke und zu der Kollektor-Emitter-Strecke des Schalttransistors ein kapazitiver Energiespeicher jeweils in Reihe mit einer Diode geschaltet ist, wobei die Durchlaßrichtung der Diode jeweils so gewählt ist, daß der Parallelzweig zur Kollektor-Basis-Strecke das Leitendwerden des Schalttransistors verzögert und der Parallelzweig zur Kollektor-Emitter-Strecke nach dem Sperren des Schalttransistors an diesem den Anstieg des Spannungsabfalls verzögert und daß für den kapazitiven Energiespeicher ein Lade- bzw. ein Entladezweig vorgesehen ist
Ein vorteilhaftes Ausführungsbeispiel der Erfindung zeichnet sich dadurch aus, daß parallel zur Kollektor-Emitter-Strecke des Schalttransistors eine erste und eine zweite Reihenschaltung, bestehend aus Kondensator und Widerstand, geschaltet ist, daß zwischen dem Abgriff der ersten Reihenschaltung und der Basis des Schalttransistors eine Diode mit Durchlaßrichtung zur ersten Reihenschaltung liegt und daß parallel zum Widerstand der zweiten Reihenschaltung eine zweite Diode mit Durchlaßrichtung zum Emitter des Schalttransistors liegt
Eine weitere vorteilhafte Ausgestaltung der Erfindung besteht darin, daß zwischen Kollektor und Emitter des Schalttransistors ein Kondensator in Reihe mit einer Diode mit Durchlaßrichtung zum Emitter geschaltet ist, daß zwischen Basis und Emitter des Schalttransistors ein Spannungsteiler liegt und daß zwischen dem Abgriff des Spannungsteilers und dem Abgriff der Reihenschaltung (Kondensator, Diode) eine zweite Diode mit Durchlaßrichtung zum Kondensator liegt
Der große Vorteil der Erfindung zeichnet sich dadurch aus, daß die positiven und die negativen Schaltflanken der Gleichstromsignale unabhängig voneinander abgeflacht werden können und daß das Sperren des Schalttransistors unverzögert erfolgt und die diesem Sperren des Transistors zugeordnete Schaltflanke durch die parallel zur Kollektor-Emitter-Strecke des Schalttransistors liegenden Kondensator-Diode bzw. Kondensator-Widersland-Reihenschaltungen abgeflacht wird. Dadurch entsteht beim Sperren des Transistors in diesem praktisch keine Verlustleistung.
Einzelheiten der Erfindung werden nachstehend anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt
F i g. 1 eine Schaltungsanordnung mit einem Schalttransistor und zwei voneinander unabhängigen Kondensator-Dioden-Strecken,
Fig. 2 einen Schalttransistor mit zwei miteinander
verknöpften Kondensator-Dioden-Strecken,
In Fig. 1 ist ein Schalttransistor Γ mit dem üblichen Vorwiderstand Ri und dem Ableitwiderstand R 1 dargestellt Kollektor- und emitterseitig liegt der Schalttransistor an einer Leitung, auf der der Stromfluß durch den Schalttransistor abwechselnd unterbrochen wird. Diese Leitung ist beispielsweise eine Daten- oder eine Telegrafieübertragungsleitung. Die Speisung der Übertragungsstrecke wird durch die beiden Pole einer Telegrafenbatterei (+TB, -TB) angedeutet. Der to Schalttransistor T wird durch den schematisch dargestellten Schalter S und die Spannungsquelle U leitend bzw. sperrend geschaltet
Zur Abflachung der Gleichstromsignalflanken, die durch das Steuern des Schalttransistors T erzeugt werden, ist einmal parallel zur Kollekior-Basis-Strecke und zum anderen parallel zur Kollektor-Emitter-Streklce des Schalttransistors T eine Reihenschaltung aus einem Kondensator und einer Diode geschaltet Dabei ist in dem parallel zur Kollektor-Basis-Strecke geschalteten Zweig (Ci, D1) die Diode (D 1) so geschaltet, und zwar mit Durchlaßrichtung zum Kondensator C1, daß der Kondensator Ct nur das Leitendwerder, des Schalttransistors Tentsprechend einem Miller-Integrator verzögert In analoger Weise bewirkt die aus der Kapazität CI und der Diode D 2 bestehende Reihenschaltung, die zur Kollektor-Emitter-Strecke des Schalttransistors parallel geschaltet ist die Abflachung der Gleichstromsignalflanke, die durch das Sperren des Transistors T entsteht Da jedoch die Kondensatoren C1 und CI allein nur jeweils mit den Dioden DI und D 2 in Reihe geschaltet nicht abwechselnd geladen und entladen werden können, ist der Kondensator Ci zusätzlich über einen Widerstand A3 und der Kondensator Ci über einen Widerstand R 4 mit dem Emitter des Schalttransistors ^verbunden.
Die elektrischen Vorgänge in der Schaltung beim öffnen und Schließen des Transistors T sind nun folgende: Ist der Schalter S geöffnet so sperrt der Transistor T, und nach einiger Zeit sind die Kondensato- -40 ren Ci und CI aufgeladen, so daß an ihnen die Spannung der Telegrafenbatterie TB abfällt Nach dem Schließen des Schalters 5 wird der Transistor Tleitend, und der Kondensator Ci wird über die Kollektor-Emitter-Strecke des Transistors T, den Widerstand R 2 sowie dien Widerstand R i und die Diode D i sowie zusätzlich über den Widerstand R 3 entladen. Durch diesen Entladestrom wird folglich am Widerstand R1 eine Spannung aufgebaut, die das Leitendwerden des Transistors T verzögert. Der Kondensator CI wird beim Leitendwerden des Transistors T ober die Kollektor-Emitter-Strecke des Transistors T und den Widerstand /?4 entladen. Wird der Schalter S wieder geöffnet, so sperrt der Transistor T unmittelbar, denn aufgrund der Diode D1 kann der Kondensator C1 nicht über den Widerstand RI aufgeladen werden. Der Kondensator Ci wird demzufolge nur über den Widerstand R 3 aufgeladen, während der Kondensator CI über die Diode DI aufgeladen wird. Durch dieses Aufladen der Kondensatoren C1 und CI wird folglich beim Sperren des Transistors T zunächst der Stromfluß auf der Leitung nicht unterbrochen, sondern vermindert sich entsprechend dem Ladevorgang der Kondensatoren C1 und CI. Vorteilhaft entsteht somit beim Sperren des Transistors T in diesem praktisch keine Verlustleistung.
Eine aufwandarme Ausführungsform der erfindungsgemäßen Schaltungsanordnung ist in F i g. 2 dargestellt Dort ist ebenfalls wie in F i g. 1 der Schnlttransistor T kollektor- und emitterseitig an die Übertragungsleitung geschaltet Der Ableitwiderstand besteht jedoch hier aus einem Spannungsteiler mit den Widerständen /75 und R 6. Darüber hinaus ist im Gegensatz zur Schaltungsanordnung nach F i g. 1 nur ein Kondensator C vorgesehen, der einerseits mit dem Kollektor des Schalttransistors Γverbunden ist und andererseits über die Diode D 3 am Abgriff des Spannungsteilers und über die Diode D 4 am Emitter des Schalttransistors T angeschlossen ist Die Durchlaßrichtung der Diode D3 ist vom Spannungsteiler zum Kondensator C und die Durchlaßrichtung der Diode D 4 vom Kondensator zum Emitter des Schalttransistors T gerichtet Die Funktionsweise dieser Schaltungsanordnung ist praktisch identisch mit der in F i g. 1 dargestellten Anordnung. Es wird jedoch hier im Gegensatz zur Anordnung nach F i g. 1 nur ein Kondensator verwendet der beide Flanken beeinflußt. Durch die beiden Dioden D 3, D 4 wird erreicht daß der Kondensator C für das Leitendwerden des Transistors T wie der Kondensator Cl in F i g. 1 wirkt und nach dem Sperren des Transistors Twie der Kondensator C2 in Fig. 1. Das Verhältnis der beiden Flanken zueinander kann durch die Widerstände R 5 und R 6 beeinflußt werden, wobei R 5 auch den Wert Null annehmen kann. Der Vorteil dieser Anordnung besteht in dem geringen Bedarf an Bauteilen.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche;
1. Schaltungsanordnung zum Ein- und Ausschalten von Gleichstrom mittels eines Schalttransistors, bei ■) der die Anstiegs- und die Abfallflanke des Stromes durch kapazitive Energiespeicher steuerbar sind, dadurch gekennzeichnet, daß parallel zu der Kollektor-Basis-Strecke und zu der Kollektor-Emitter-Strecke des Schalttransistors (T) ein kapazi- jo tiver Energiespeicher jeweils in Reihe mit einer Diode geschaltet ist, wobei die Durchlaßrichtung der Diode jeweils so gewählt ist, daß der Parallelzweig zur Kollektor-Basis-Strecke das Leitendwerden des Schalttransistors (T) verzögert und der Parallelzweig zur Kollektor-Emitter-Strecke nach dem Sperren des Schalttransistors (T) an diesem den Anstieg des Spannungsabfalls verzögert und daß für den kapazitiven Energiespeicher ein Lade- bzw. ein Entladezweig vorgesehen ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß parallel zur Kollektor-Emitter-Strecke des Schalttransistors (T) eine erste und eine zweite Reihenschaltung, bestehend aus Kondensator und Widerstand, geschaltet ist, daß zwischen dem Abgriff der ersten Reihenschaltung (Cl, R 3) und der Basis des Schalttransistors (T) eine Diode (D 1) mit Durchlaßrichtung zur ersten Reihenschaltung (Ci, R 3) liegt und daß parallel zum Widerstand (R 4) der zweiten Reihenschaltung eine zweite Diode (D 2) mit Durchlaßrichtung zum Emitter des Schalttransistors (T) liegt
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen Koüoktor und Emitter des Schalttransistors (T) ein Kondensator (C) in Reihe mit einer Diode (D 4) mit DyphlaBrichtung zum Emitter geschaltet ist, daß zwischen Basis und Emitter des Schalttransistors (T)ein Spannungsteiler (R 5, R 6) liegt und daß zwischen dem Abgriff des Spannungsteilers und dem Abgriff der Reihenschaltung (Kondensator, Diode) eine zweite Diode (D 3) mit Durchlaßrichtung zum Kondensator liegt
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Widerstand /75 kurzgeschlossen ist
DE19732360624 1973-12-05 1973-12-05 Schaltungsanordnung zur Abflachung der Flanken von Gleichstromsignalen Expired DE2360624C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19732360624 DE2360624C3 (de) 1973-12-05 1973-12-05 Schaltungsanordnung zur Abflachung der Flanken von Gleichstromsignalen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732360624 DE2360624C3 (de) 1973-12-05 1973-12-05 Schaltungsanordnung zur Abflachung der Flanken von Gleichstromsignalen

Publications (3)

Publication Number Publication Date
DE2360624A1 DE2360624A1 (de) 1975-06-12
DE2360624B2 DE2360624B2 (de) 1978-02-02
DE2360624C3 true DE2360624C3 (de) 1978-10-05

Family

ID=5899965

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732360624 Expired DE2360624C3 (de) 1973-12-05 1973-12-05 Schaltungsanordnung zur Abflachung der Flanken von Gleichstromsignalen

Country Status (1)

Country Link
DE (1) DE2360624C3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50145840A (de) * 1974-05-11 1975-11-22

Also Published As

Publication number Publication date
DE2360624B2 (de) 1978-02-02
DE2360624A1 (de) 1975-06-12

Similar Documents

Publication Publication Date Title
EP0135889B1 (de) Schaltung zur Spannungsvervielfachung
EP2608399B1 (de) Verfahren zur Erdschlusserkennung beim Betrieb eines Stromrichters
DE2639555C2 (de) Elektrische integrierte Schaltung
DE2821683A1 (de) Schaltersystem
DE2556828C3 (de) Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren
DE102019102311A1 (de) Gate-Treiber-Schaltung mit Spannungsinvertierung für einen Leistungshalbleiterschalter
DE1265784B (de) Flipflopschaltung zur Speicherung von binaeren Datensignalen
DE3237778A1 (de) Dynamisches schieberegister
DE3209070C2 (de) Schaltungsanordnung zum Schalten elektrischer Lasten
DE2322558C3 (de) Steuerbarer Spannungsteiler
DE2360624C3 (de) Schaltungsanordnung zur Abflachung der Flanken von Gleichstromsignalen
DE2301855B2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Pegelanpassung
DE2245855A1 (de) Treiberschaltung mit feldeffekttransistor
EP0024549B1 (de) TTL-Pegelumsetzer zur Ansteuerung von Feldeffekttransistoren
EP0142182B1 (de) Schaltungsanordnung zum Umwandeln eines digitalen Eingangssignals in ein analoges Ausgangssignal
DE2139328C3 (de) Einrichtung zum Betreiben einer kapazitiven Last
DE2936000C3 (de) Schaltungsanordnung zur Ableitung eines Normiersignals
DE1954842C3 (de) Schaltungsanordnung zum Umformen eines Eingangsspannungssignals in eine Rechteckform
DE102018005382A1 (de) Verfahren und Einrichtung zum Steuern von wenigstens zwei an einem gemeinsamen Gleichspannungszwischenkreis angeschlossenen Energiewandlern sowie System hiermit
DE2101211C3 (de) Bipolarer elektronischer Schalter
DE2352381A1 (de) Impulsgeber
EP0067464B1 (de) Dynamischer Synchron-Binärzähler mit identischem Aufbau der Stufen
DE2555436C2 (de) Abfallverzögertes Zeitwerk für ein gepulstes System
DE1128466B (de) Eingangsschaltung zur Steuerung eines bistabilen Schaltkreises
DE2553213C2 (de) Elektronischer Schalter

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee