DE2554166A1

DE2554166A1 - Phasendifferenz-kompensation

Info

Publication number: DE2554166A1
Application number: DE19752554166
Authority: DE
Inventors: Masaru Baba; Shuhei Inamori
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1974-12-04
Filing date: 1975-12-02
Publication date: 1976-06-10
Also published as: AU499138B2; DE2554166B2; IT1051326B; JPS5165915A; DE2554166C3; ES443197A1; US4023203A; AU8722675A

Description

BLUMBACH · WEBER . BERGEN · KRAMER ZWIRNER - HIRSCH

PATENTANWÄLTE IN MÜNCHEN UND V/IESBADEN

Postadresse München: Patentconsult 8 München 60 Radeckestraße AS Teleicn (039) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Tiefen (06121)562943/561998 Teiax 04-186257

Fujitsu Limited 75/87J-S

1015 Kamikodanaka, Nakahara-ku
Kawasaki-shi, Kanagawa-ken,
Japan

Phasendifferenz-Korapensation

Die Erfindung betrifft eine Anordnung zum Kompensieren einer Phasendifferenz zwischen magnetischen Spuren in einer magnetisch aufgezeichnete Information regenerierenden Vorrichtung.

In jüngeren Jahren ist der Bankgeschäftsablauf stark automatisiert worden, und es werden verschiedene neue Kontensysteme verwendet. Ein solches System sieht anstelle einer von Hand zu betätigenden Taste einen Magnetstreifen in einem Buchungsorgan wie einem Sparbuch vor. Auf diesem Magnetstreifen sind Daten, wie die Kontonummer, der Kontostand und so vieiter aufgezeichnet. Der Kontostand, wird jedesmal neu gesehrieben, wenn eine Einzahlung oder eine Abhebung vorgenommen wird. Zum Zweck der Vergrößerung

München: Kramer · Dr.Weser · Hirsdi — Wiesbaden: Blumöach - Dr. Bergen · Zwirner

609824/0751

der Aufzeichnungsdichte wird im Bankenverkehr ein Zweispur-Magnetaufzeichnungs- und Wiedergabesystem verwendet. Dieses System ist mit zwei Spuren versehen, d.h. einer ersten Spur und einer zweiten Spur, die nebeneinander liegen. Auf der ersten Spur erscheinende Spitzensignale repräsentieren die Ziffer "l" und auf der zweiten Spur erscheinende Spitsensignale stellen die Ziffer "θ" dar.

Wenn eine Einzahlung oder eine Geldabhebung vorgenommen viird, wird das Sparbuch in eine Einführungsöffnung einer Registervorrichtung gegeben und mittels Walzen über eine Führung au einer Druckerstation transportiert. Während das Buch durch die Führung läuft, wird die Information in dem Magnetstreifen des Sparbuches durch ei nen Magnetkopf ausgelesen, der sich im Führungsweg befindet. In der Druckerposition werden der Einzahlungs- oder Auszahlungsbetrag und der Kontostand in das Sparbuch gedruckt. Dann wird das Sparbuch aus der Registervorrichtung ausgestoßen. Während der Führung zum Ausstoß wird diese Information mittels Magnetköpfen auf den Magnetstreifen des Sparbuches neu eingeschrieben. In der Registervorrichtung sind die Abmessungen von Einführungsöffnung und Führung etwas größer als diejenigen des Sparbuchs. Deshalb kann das Sparbuch selbst dann eingegeben werden, wenn es nach rechts oder links gekippt ist, und es kann auch nach rechts oder links gekippt sein, während es zur Druckerposition befördert wird. Ferner sind die Magnetköpfe der Registervorrichtung oft ohne eine Phasendifferenz angeordnet.

Aus obigen Gründen wird eine Phasendifferenz erzeugt zwischen den Ausgangssignalen der auf den beiden Spuren aufgezeichneten regenerierten Ausgangsinformation. D.h., ein Ausgangssignal tritt gegenüber dem anderen Ausgangssignal verfiüht oder verspätet auf, so daß die Ausgangsinformation mit einem Fehler gelesen wird.

Aufgabe der vorliegenden Erfindung ist es, eine Anordnung verfügbar zu machen, die den genannten Fehler vermeidet, und mit welcher eine korrekte Information trotz einer Phasendifferenz zwischen den Spuren erhalten werden kann.

Diese Aufgabe wird erfindungsgemäß gelöst mit einer Anordnung gemäß Patentanspruch 1.

Kennzeichnend für die vorliegende Erfindung ist eine Mehrspurinformation-Regenerierungsanordnung, die Signale .regeneriert, die auf mehreren Spuren aufgezeichnet sind, und die die regenerierten Signale zusammensetzt, um ein Leseausgangssignal zu erhalten. Diese Anordnung umfaßt eine Verzögerungsschaltung, welche die regenerierten Signale in jeder Spur verzögert. Drei Signale werden zusammengesetzt; d. h. ein erstes Signal wird aus zwei regenerierten Signalen von zwei Spuren zusammengesetzt, und ein zweites und ein drittes Signal werden aus einem der regenerierten Signale von den zwei Spuren und einem der Ausgangssignale der Verzögerungssehaltung zusammengesetzt. Das erste, das zweite und das dritte zusammengesetzte Signal werden durch

eine FehlerprUfschaltung geprüft, und die als korrekt bestimmten Ausgangssignale werden zu einem Ausgangsanschluß gesendet.

Im folgenden werden die Erfindung und ihre Vorteile anhand, von Ausführungsformen näher erläutert. In der zugehörigen Zeichnung zeigen:

Fig. IA ein Sparbuch, das beim erfindungsgemäßen System verwendet wird;

Fig. IB eine generelle Ansicht des Vorschubmechanismus der erfindungsgemäßen Registervorrichtung zum Transportieren des in Fig. IA gezeigten Sparbuchs;

Fig. IC eine Seitenansicht der in Fig. IB gezeigten Vorrichtung;

Fig. 2 bei der Erfindung verwendete Signalwellenformen; Fig. J> ein Blockdiagramm der erfindungsgemäßen Anordnung;

Fig. 4a eine Ausführungsform der Spitzendetektorschaltung und einer Verzögerungsschaltung, die in Fig. 3 gezeigt sind;

Fig. 4b die Wellenformen der Signale, die in Hauptteilen der in Fig. 4A gezeigten Schaltungen erscheinen;

Fig. 5A eine Ausführungsform des Demodulators und des Speichers, die in Fig. J5 gezeigt sind;

Fig. 5B die Wellenformen der Signale, die in den Hauptteilen der in Fig. 5A gezeigten Schaltung erscheinen;

Fig. 6a eine Ausführungsform der in Fig. 3 gezeigten Fehlerprüfschaltung;

Fig. 6b das in der erfindungsgemäßen Anordnung verwendete Datenformat. .

609824/07S1

Wie Fig. IA zeigt, ist ein für die erfindungsgemäße Anordnung verwendetes Sparbuch 1 mit einem Magnetstreifen 2 versehen. Wenn eine Einzahlung oder eine Auszahlung vorgenommen wird, wird das Sparbuch in eine Einführungsöffnung der erfindungsgemäßen Registervorrichtung gegeben. Das Sparbuch wird mittels Vorschubwalzen 4a, 4b und 5a, 5b so transportiert, daß der Magnetstreifen zwischen-einem Magnetkopf 7 und einem Halteblock 8 angeordnet ist. Der Magnetkopf ¹J wird von einem Halteglied 13 gehalten, das mittels der Kraft einer Feder 12 um eine Achse 6 zum Halteblock 8 hin geschwenkt ist. Der Halteblock 8 wird durch die Kraft einer Feder 9 um eine Achse 8a zum Magnetkopf hin geschwenkt. Fig. IC stellt eine Seitenansicht der Fig. IB dar und zeigt, daß der Magnetkopf 7 einen Schreibkopf 7W und einen Lesekopf 7R umfaßt. Der Magnetstreifen 2 auf dem Sparbuch 1 wird zwischen diesen Köpfen 7^W> 7R und Druckwalzen 10, 11 eingebettet, wie Fig. IC zeigt.

In Fig. 2 sind (a,), (b.), (c.) und. (d,) der ersten Spur zugeordnete Wellenformen und ^a₂), (bp), (c₂) und (dp) der zweiten Spur zugeordnete Wellenformen, (a^) und (a₂) sind Wellenformen, die in die erste bzw. in die zweite Spur geschrieben sind. In (b^) und (b₂) stellen die in der ersten Spur (im folgenden als TR. bezeichnet) erscheinenden Spitzensignale den Wert "l" und die auf der zweiten Spur (im folgenden als TRp bezeichnet) erscheinenden Spitzensignale den Wert "θ" dar. Wenn diese Spitzensignale in (b.) und (bp) geformt sind, können die in (c.) und (Cp) gezeigten Signale erhalten werden. Die in (c.) und (c_?)

gezeigte Wellenform gibt an, daß in TR und TR₂ das Signal "lOOlllOO" aufgezebhnet ist. Es kann jedoch eine Phasendifferenz zwischen den regenerierten Ausgangssignalen der auf dem Magnetstreifen aufgezeichneten Signale erzeugt werden, wie es durch gestrichelte Linien in (a₂) und (bp) in Fig. 2 gezeigt ist. Wenn die durch gestrichelte Linien in (a,) und (a_p) dargestellten Signale aus TR₁ und TR₂ gelesen werden, ist das von TR₁ und TR₂ erhaltene Signal ¹¹OlOIlOlO¹¹ und. damit ein nicht korrektes Ausgangssignal.

Deshalb werden erfindungsgemäß Verzögerungsschaltungen vorgesehen, welche die Wellenformen (C₁) und (c_?) in Fig. 2 verzögern, wie es in (d₁) und (dp) gezeigt ist, und die Signale (C₁) und. (cp) werden zusammengesetzt. Ferner werden das regenerierte Signal (G₁) und das verzögerte regenerierte Signal (d₂) bzw. das regenerierte Signal (d,) und das verzögerte regenerierte Signal (d.,) zusammengesetzt. Die zusammengesetzten Signale, d.h. (C₁), (di); (C₁), (d₂); (c₂), (cL) werden durch die Fehlerprüf schal tung geprüft, um zu bestimmen, ob diese zusammengesetzten Signale korrekt sind oder nicht. Die als korrekt befundenen Signale werden selektiert.

Fig. 3 zeigt ein Blockdiagramm der erfindungsgemäßen Anordnung. Zwei Magnetköpfe 21, 22 regenerieren auf den Spuren TR₁ bzw." TR₂ aufgezeichnete Signale. Die Ausgänge der Magnetkopfe 21 und 22 sind über Verstärker 23 bzw. 24 mit Spitzenwertdetektoren 25 bzw. 26 verbunden. Ein erster Ausgangsanschluß des Spitzenvjertdetektors

25 ist mit einem ersten Eingangsanschluß eines Demodulators 29 verbunden und ein erster Ausgangsanschluß des Spitzenwertdetektors

26 ist an einen zweiten Eingangsanschluß des Demodulators 29 angeschlossen. Ein zweiter Ausgangsanschluß des Spitzenwertdetektors 25 ist über eine Verzögerungsschaltung 27 mit einem ersten Eingangsanschluß eines Demodulators 30 verbunden, und der erste Ausgangsanschluß des Spitzenwertdetektors 26 ist an den zweiten Eingangsanschluß des Demodulators 30 angeschlossen. Ein zweiter Ausgangsanschluß des Spitzenwertdetektors 26 ist über eine Verzögerungsschaltung 28 mit einem ersten Eingangsanschluß eines Demodulators Jl verbunden,und der erste Ausgangsanschluß des Spitzenwertdetektors 25 ist mit einem zweiten Eingangsanschluß des Demodulators J>1 zusammengeschaltet. Die Ausgänge der Demodulatoren 29* 30 xaxa. 31 sind mit Eingangsanschlüssen von Speichern 32, 33 bzw. y\ verbunden. Die Ausgänge der Speicher 32, 33 und 34 sind alle mit einer FehlerprUfschaltung und. außerdem mit der Registervorrichtung verbunden.

Die Verzögerungszeiten der Verzögerungsschaltungen 27 und 28 sind so bestimmt, daß eine Verzögerungszeit erzeugt wird, die einer maximalen Verzögerung entspricht, die zwischen zwei regenerierten Signalen in den zwei Spuren erwartet wird. Wenn beispielsweise, wie es durch gestrichelte Linien in (a₂),. (bg), (Cp) und (dp) d.er Fig. 2 gezeigt ist, das Signal in der zweiten Spur TR₂ um I50 % einer Bitlänge vorauseilt und das vorauseilende Signal um 80 % einer Bitlänge verzögert wird, wird ein korrektes L^sen ausgeführt. Bei einem Ohne-Rückkehr-zu-Null-Aufzeiehnungs-

system ist ein Spielraum entsprechend 100 %, d.h. entsprechend einem Bit, sichergestellt. Der Demodulator 29 empfängt ein Ausgangssignal S, vom Spitzenwertdetektor 25 und ein Ausgangssignal Sp vom Spitzenwertdetektor 26. Der Demodulator 30 erhält ein verzögertes Ausgangssignal DS₁ vom Spitzenwertdetektor 25 und das Ausgangssignal Sp vom Spitzenwertdetektor 26. Auf den Demodulator 31 gelangt das Ausgangssignal S, vom Spitzenwertdetektor 25 und ein verzögertes Ausgangssignal DS₂ vom Spitzenwertdetektor 26. Die Ausgangssignale der Demodulatoren 29, 30* 31 werden in den Speichern 32, 33 und J)K gespeichert. Die Fehlerprüf schaltung ECC prüft, ob die Inhalte dieser Speicher die Form STX-DATA-ETX-BCC aufweisen oder nicht, die durch ein vorbestimmtes Format festgelegt ist. Die Schaltung ECC prüft auch die Codes STX und. ETX sowie die horizontale Parität BCC und die vertikale Parität, um zu entscheiden, ob die regenerierten Signale korrekt sind oder nicht.

Die in Fig. 3 gezeigte Schaltung arbeitet folgendermaßen. Die Magnetköpfe 21 und 22 regenerieren die in den Spuren TR₁ und aufgezeichnete Information und senden die Ausgangssignale,

wie sie in (b,) und (bp) in Fig. 2 gezeigt sind, über die Verstärker 23 und 24 auf die Spitzenwertdetektoren 25 bzw. 26. Die Spitzenwertdetektoren 25 und 26 erzeugen die in (c.) und (cp) in Fig. 2 gezeigten Impulse. Die in (c,) und (C₂) gezeigten Impulse werden an den Spitzenwertpunkten der in (b.) und (bp) gezeigten Impulse erzeugt. Die Verzögerungsschaltungen 27 und 28 verzögern die in (C₁) und (c₂) gezeigten Signalimpulse S₁ und

609824/0761

•3.

Sp, und diese Schaltungen 27 und 28 erzeugen verzögerte Impulse DS₁ und DSp, wie sie in (d,) und (dp) in Pig. 2 gezeigt sind. Ausführliche Schaltungen des Spitzenwertdetektors 25 und der Verzögerungsschaltung 27 sind in Fig. 4A gezeigt. Die Schaltungen und Punktionen des Spitzenwertdetektors 26 und der Verzögerungsschaltung 28 sind denen der Schaltungen 25 und 27 gleich, und deshalb ist lediglich eine Erläuterung je einer Schaltung dieser Art vorgesehen.

Wie Fig. 4A zweigt, weist der Spitzenwertdetektor zwei Flipflops 40 und 4l auf, die durch dieselben Taktiinpulse getrieben werden. Diese Taktimpulse sind in (f) in Flg. 4B gezeigt. In (b) der Fig. 4B gezeigte Eingangsirnpulse, bei denen es sich um die geformte Wellenform der in (a) in Fig. 4B gezeigten Spitzenwellenform handelt, werden dem ersten Flipflop 40 zugeführt. Ein in (c) der Fig. 4b gezeigtes Ausgangssignal D₁ des Flipflop 40 wird auf das zweite Flipflop 41 gegeben. Ein invertierter Eingangsimpuls wird über einen Inverter 42 auf einen anderen Eingangsanschluß des ersten Flipflops 40 geführt. Ein in (d) der Fig. 4B gezeigtes Ausgangssignal Dp des zweiten Flipflop und ein zweites Ausgangssignal des ersten Flipflops 40 werden über eine UND-Schaltung 4j5 auf einen Ausgangsanschluß geschickt, wo man das in (e) der Fig. 4B gezeigte Signal S₁ erhält. Wie Fig. 4A zeigt, ist die .Verzögerungsschaltung 26 durch einen monostabilen Multivibrator 45 gebildet. In dem in Fig. 4A gezeigten Beispiel ist dem monostabilen Multivibrator ein weiterer Spitzenwertdetektor 25a nachgeschaltet. Die Funktion des Spitzenwertdetektors 25a ist dieselbe

6G3824/0751

wie die des Spitzenwertdetektors 25· Die Beziehung zwischen dem Ausgangssignal des monostabilen Multivibrators 45 und einem verzögerten Ausgangssignal 46 ist in Fig. 4B in (g) und (h) gezeigt.

Die in Pig. 3 gezeigten Demodulatoren 29, 30 und 31 empfangen die Signale S, und Sp, DS, und DSp bzw. S, und DSp. Basierend auf diesen Signalen erhält man von diesen Demodulatoren ein demoduliertes Ausgangssignal "10011100", und dieses demodulierte Ausgangssignal wird in den Speichern 32, 33 und J>h gespeichert. Was den Demodulator und den Speicher betrifft, werden anhand der Pig. 5A und. 5B als Beispiel der Demodulator 29 und der Speicher 32 erläutert. Gemäß 5A vieist der Demodulator ein Flipflop. 47 auf, das durch ein Taktsignal getrieben wird. Das in (c) der Pig. 5B gezeigte Signal S., das auf der in (a) in Pig. 5B gezeigten Information der ersten Spur basiert, wird auf einen Setzeingangsanschluß S des Flipflops 47 gegeben und. das in (d) der Fig. 53 gezeigte Signal Sp, das auf der in (b) der Fig. 5B gezeigten Information der ersten Spur beruht, wird einem Rückrsetzeingangsanschluß R des Flipflops 47 zugeführt. Am Ausgang des Flipflops erhält man ein Signal mit einer Wellenform, wie sie in (e) der Fig. 5B gezeigt ist. "Das in (e) der Fig. 5B gezeigte Ausgangssignal wird in einem Speicher gespeichert, beispielsweise in einem 512-Bit-Schieberegister 48. Die Signale S₁ und S₂ werden über eine ODER-Schaltung 49 als ein Zeitsteuerungssignal, wie es in (f) der Fig. 5B gezeigt ist, auch auf das 512-Bit-Register 4-8 gegeben,'und die in (a) und (b) der Fig. 5B gezeigten Spitzensignalwellenformen werden in dem Speicher in einer'Form gespei-

£03324/0751

chert, wie sie in (e) der Fig. 5B gezeigt ist.

Das Ausgangssignal des 512-Bit-Schieberegisters 48 wird auf eine Fehlerprüfschaltung 35 geführt, die ausführlich in Fig. 6k gezeigt ist. Das Datenformat und ein Beispiel der Daten, die in der Schaltung 35 der Fig. 6A verwendet werden, sind in Fig. 6b gezeigt.

Gemäß Fig. 6B besteht ein Datum (hier als Singular für Daten verwendet), das in der Schaltung 35 verwendet wird, aus einem Fünf-Einheiten-Code. D.h., dieses Datum setzt sich zusammen aus einem Leercode DM, aus einem Start-Code ST, Daten D₁ - D , einem Stopp-Code SP und einem Blockprüf-Code BCC. Wie Fig. 6B " zeigt, ist ein Leercode zusammengesetzt aus 5 Bits, die alle Nullen sind, der Start-Code ST ist "llOlO", die Daten D₁ - D_n setzen sich aus 5 Bits zusammen, von denen eins als Paritätsbit verwendet wird. Der Stopp-Code SP setzt sich aus 5 Bits zusammen, die alle Einsen sind. Der Blockprüf-Code BCC wird als Horizontalparitäts-Code verwendet. Beispielsweise ist im ersten Bit b

der Wert des ersten Bits b des BBC-Codes so bestimmt, daß die Summe der Zahl des Werte.s des Bits "1" in den Daten D., Dp, SP und BBC im gezeigten Beispiel eine gerade Zahl wird.

Gemäß Fig. 6A wird das Ausgangssignal des 512-Bit-Schieberegisters 48 auf ein 5-Bit-Schieberegister 50 gegeben, um die seriellen Eingangsdaten in Parellelform umzuwandeln. Die parallelen Aus-· gangsdaten des 5-Bit-Schieberegisfeers 50 werden auf UND-Gatter 51*

52 und auf Flipflop-Schaltungen 53, 54, 55 und 56 geführt. Das Ausgangssignal des UND-Gatters 51 wird auf ein Flipflop 57 ge- " geben, um den Start-Code STX festzustellen. Das Ausgangssignal des Flipflops 57 stellt die Flipflops 5.3, 54, 55, 56, 58 und 59 zurück. Das Ausgangssignal des UND-Gatters 52 wird auf ein Flipflop 58 gegeben, um den Stopp-Code festzustellen. Ein Flipflop 59 empfängt das Ausgangssignal des 512-Bit-Schieberegisters. Das Ausgangssignal des Flipflops 59 und ein Vertikal- und. Horizontalparitätsimpuls werden auf ein UND-Gatter 60 gegeben, um auf Vertikalparitätsfehler zu prüfen. Die Ausgangssignale der Flipflops 53, 54, 55 und 56, die sich aus 4 Bits zusammensetzen, werden auf ein NAND-Gatter 6l gegeben. Das Ausgangssignal des NAND-Gatters 6l und ein Horizontalparitäts-Abtastimpuls werden auf ein UND-Gatter 62 geführt, um Horizontalparitätsfehler festzustellen. Wie zuvor beschrieben, tastet die Fehlerprüfschaltung 35 das Ausgangssignal der Speicherschaltung ab.

Wenn jede Verzögerungsschaltung 27 und 28 eine 80$ige "Verzögerung erzeugt und die regenerierten Signale weder zu früh noch verzögert sind, sind die in den Speichern 32, 33 und 34 gespeicherten Inhalte alle korrekt. Wenn jede Verzögerungsschaltung 27 und 28 eine 80#ige Verzögerung erzeugt und das regenerierte Ausgangssignal der Spur TR₀ um I50 % der Periode zwischen den Impulsen voreilt,

in
wie es durch gestrichelte Linien/(a₂), (bg), (^₂) und (dg) in , Fig. 2 gezeigt ist, wird der Inhalt des Speichers M₁ "OlOllOlO", der Inhalt des Speichers M₂ "'0OiIOlOl¹¹ und der Inhalt des Speichers M, "lOOlllOO". Somit ist der Inhalt des Speichers M, korrekt

£09824/0751

und die Inhalte der anderen Speicher sind nicht korrekt. Wenn die Verzögerung des regenerierten Ausgangssignals der Spur TRp kleiner als l8O $ der Perioöendauer ist, ist der Inhalt von wenigstens einem der Speicher korrekt und man kann das korrekte Ausgangssignal erhalten.

Wie zuvor erwähnt, kann das korrekte Lesen der in den Spuren TR, und TRp gespeicherten Informationen ausgeführt werden, wenn zwischen dem Magnetkopf und dem Aufzeichnungsmedium eine Schrägversetzung besteht. Ferner kann die Dichte der aufgezeichneten Information erhöht werden, und somit kann eine große Datenmenge in eine© Magnetstreifen kleiner Abmessung gespeichert werden.

Die vorliegende Erfindung ist nicht nur anwendbar auf eine Vorrichtung" mit zwei Spuren, sondern auch auch auf eine Vorrichtung mit mehr als drei Spuren. Ferner ist die vorliegende Erfindung nicht nur auf eine magnetisch aufzeichnende sondern auch auf eine optisch aufzeichnende Vorrichtung anwendbar.

609824/Q7S1

Claims

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER · HIRSCH

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN -

Postadresse München: Palentconsult 8 München 60 RadeckestraOe 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenbe^ger Straße 43 Telefon (06121)562943/561998 Telex 04-186237

Patentansprüche

Anordnung zum Kompensieren einer Phasendifferenz zwischen Spuren eines Aufzeichnungsmediums, das in einer Vorrichtung zur Regeneration einer magnetisch aufgezeichneten Information verwendet wird, wobei die Vorrichtung auf mehreren solchen Magnetspuren aufgezeichnete Signale regeneriert und diese Signale derart zusammensetzt und demoduliert, daß ein Ausgangssignal ausgelesen wird, gekennzeichnet durch mehrere Verzögerungseinrichtungen zur Verzögerung von denjenigen Signalen, welche je auf den einzelnen Spuren des Aufzeichnungsmediums aufgezeichnet sind; eine erste Einrichtung zum Zusammensetzen von Signalen; mehrere zweite Einrichtungen zum Verknüpfen des verzögerten Signals einer Spur"mit den Signalen aller Spuren außer dieser einen Spur;

eine Detektoreinrichtung zum Peststellen, ob die Ausgangssignale der ersten und zweiten Einrichtungen korrekt sind oder nicht;
und

München: Kramer - Dr.Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner

609824/0751

eine Auswahleinrichtung zur Auswahl des korrekten Ausgangssignals aus den Ausgangssignalen der ersten und zweiten Einrichtungen, um das korrekte Ausgangssignal zu verwenden.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Signale auf einer ersten und einer zweiten Spur aufgezeichnet sind, daß ein erstes und ein zweites Signal,die auf der ersten bzw. zweiten Spur aufgezeichnet sind, durch die Verzögerungsschaltung verzögert werden, daß das erste und das zweite Signal durch die erste Einrichtung zusammengesetzt werden, daß das erste Signal und ein zweites verzögertes Signal, das durch die Verzögerungseinrichtungen erhalten worden ist, durch die zweite Einrichtung zusammengesetzt werden, und daß das zweite Signal und ein erstes verzögertes Signal, das durch die Verzögerungseinrichtungen erhalten worden ist, durch die zweite Einrichtung zusammengesetzt werden.
J>» Anordnung nach Anspruch 1..oder 2, dadurch gekennzeichnet, daß das Aufzeichnungsmedium ein Magnetstreifen in einem Paßoder einem Sparbuch ist.
4. Vorrichtung zum Kompensieren einer Phasendifferenz zwischen Magnetspuren in einer magnetisch aufgezeichnete Information wiedergebenden Einrichtung, gekennzeichnet durch . eine erste Spur, in welcher ein Spitzensignal das Signal "l"

609824/0751

repräsentiert;

eine zweite Spur, in welcher ein Spitzensignal das Signal "θ" repräsentiert;

einen ersten Spitzenwertdetektor, der das Spitzensignal der ersten Spur feststellt;

eine erste Verzögerungsschaltung, die das Ausgangssignal des ersten Spitzenwertdetektors verzögert; einen zweiten Spitzenwertdetektor der das Spitzensignal der zweiten Spur feststellt;

eine zweite Verzögerungsschaltung, die das Ausgangssignal des zweiten Spitzenwertdetektors verzögert; einen ersten Demodulator, der die Ausgangssignale des ersten und des zweiten Spitzenwertdetektors empfängt und demoduliert; einen zweiten Demodulator, der die Ausgangssignale der ersten Verzögerungsschaltung und des zweiten Spitzenwertdetektors empfängt und demoduliert;

einen dritten Demodulator, der die Ausgangssignale der zweiten Verzögerungsschaltung und des ersten Spitzenwertdetektors empfängt und demoduliert;

einen ersten, einen zweiten und einen dritten Speicher, welche die Ausgangssignale des ersten, des zweiten bzw. des difcten Demodulators speichern; und

eine Fehlerprüfschaltung-, die feststellt, ob der Inhalt des ersten, des zweiten und des dritten Speichers korrekt ist oder nicht und die den korrekten Inhalt des ersten, des zweiten und des dritten Speichers als Aus.gangssignal aussendet.

609824/0751