DE2552356A1

DE2552356A1 - Verknuepfungsschaltung

Info

Publication number: DE2552356A1
Application number: DE19752552356
Authority: DE
Inventors: Tadao Kikuchi; Kosei Nomiya
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1974-11-22
Filing date: 1975-11-21
Publication date: 1976-05-26
Also published as: MY8200017A; HK35381A; JPS5160439A; US4027173A; JPS5422862B2; GB1524558A; DE2552356B2

Description

Verknüp f ungsschaltunp;

Die Erfindung betrifft eine Verknüpfungsschaltung, und insbesondere eine Eingangs-Verknüpfungsschaltung in einer integrierten Halbleiterschaltung mit Feldeffekttransistoren (die nachfolgend als "FET's" bezeichnet werden).

Normalerweise ist die Eingangsimpedanz der Gate-Elektrode des FET eine hohe kapazitive Impedanz. Beim FET tritt daher auf Grund von unerwünschten und nicht beabsichtigten Aufladungen auch wenn sie sehr klein sind - eine hohe Spannung auf, die zu dielektrischen Durchschlägen in der Gate-Elektrode führt.

609822/0958

Bei integrierten Halbleiterschaltungen mit derartigen FET's wird die Kapazität, die von einer externen Klemme einer Versorgungsleitung, einer Erdleitung oder dgl. aus in Erscheinung tritt, gross, weil die parasitären Kapazitäten des FET's parallel liegen. Daher wird bei sehr kleinen Aufladungen keine hohe Spannung erzeugt. Dementsprechend treten Schwierigkeiten auf Grund von dielektrischen Durchbrüchen kaum auf.

Derartige Probleme ergeben sich Jedoch bei einer Schaltung, beispielsweise bei einer Eingangs-Verknüpfungsschaltung, deren Kapazität, von der Eingangsquelle her gesehen, sehr klein ist. Es wurden daher verschiedene Schaltungsanordnungen mit Massnahmen vorgeschlagen, um der statischen Elektrizität bei integrierten Halbleiterschaltungen, bei denen FET's verwendet werden, entgegenzuwirken. Eine solche Schaltung ist beispielsweise in ■ Denshi Zairyo (Electronic Material)", Juli 1971, Seite 112, veröffentlicht in Japan, beschrieben.

Im Falle, dass ein Eingangssignal durch Betätigen eines mechanischen Schalters, beispielsweise bei einem elektronischen Tischrechner, bereitgestellt wird, ist es nachteilig, Binärpegel mittels eines Schalters anzulegen bzw. zu übertragen. Daher wird normalerweise eine zusätzliche Schaltung verwendet, w.ie sie in Fig. 1 dargestellt ist. Man erhält zwei Werte, wenn ein Erdpotential durch einen Schalter Sw angelegt oder nicht angelegt wird. Andererseits ist in einer integrierten Schaltung 1 zur Verhinderung der Stromunterbrechung vorgesehener FET Q, vorgesehen, so dass der binäre Zustand zu dem Zeitpunkt, bei dem der Schalter Sw sich im nicht-leitenden Zustand befindet, einheitlich vorgegeben ist. Daher werden verschiedene Schwierigkeiten und Nachteile, die auf Grund von Störsignalen, Rauschen usw. auftreten können, vermieden. Weiterhin ist ein Widerstand R für den Schutz des FET's vorgesehen.

Wenn der Widerstand R in der in Fig. 1 dargestellten Weise geschaltet ist, ist der Eingängeair;nalp.egel (an Eclialtungspunkt A)

609822/0958

■- 3 -

durch das Verhältnis zwischen dem Widerstand R und der Leitfähigkeit des zur Verhinderung der Stromunterbrechung vorgesehenen I¹ET¹S Qx vorgegeben.

Um Verluste des Eingangspegels (am Schaltungspunkt A) zu verringern, und um die Rauschgrenze bzw. den Räusch-Schwellwert des FET's Qp festzulegen, sollte der Widerstandswert des Widerstandes R daher so klein wie möglich sein. Demgegenüber sollte der Widerstandswert des Widerstandes R so gross wie möglich sein, um die Gate-Elektrode des PET's W~ zu schützen. Bis jetzt musste der Widerstandswert des Widerstandes R so gewählt bzw. eingestellt werden, dass zwischen diesen beiden sich widersprechenden Erfordernissen ein Kompromiss erzielt wurde. Bei diesen Schaltungen traten daher Fehl funktionen des FET's Qp auf Grund von Stör- oder Rauschsignalen, oder Gate-Elektroden-Durchbrüche beim FET Qp auf Grund von Stör- bzw. Rauschsignalen usw. auf.

Diese Schwierigkeiten können gemäss der zuvor erwähnten Druckschrift "Denshi Zairyo" dadurch vermieden werden, dass der Widerstand R zwischen dem Schaltungspunkt A und einem Schaltungspunkt B eingesetzt wird, wie dies in Fig. 2 dargestellt ist. Es hat sich dabei jedoch herausgestellt, dass die Isolation des zur Verhinderung der Stroaunterbrechung vorgesehenen FET Q₇, bei einer solchen Schaltungsanordnung zerstört wird. Es wird angenommen, dass dies deshalb auftritt, weil die Kapazität C¹ zwischen der Gate- und Source-Elektrode des FET's Q, sehr klein ist und daher auch bei sehr.kleinen Aufladungen eine hohe Spannung auftritt.

Der Erfindung liegt daher unter anderem die Aufgabe zugrunde, die genannten Schwierigkeiten zu vermeiden und eine Eingangs-Steuer schaltung bzw. eine Eingangs-Verknüpfungsschaltung zu schaffen, die Verluste des Eingangs-Signalpegels und einen dielektrischen Durchbruch der Gate-Elektroden der FET's Q2 und Q, verhindert.

60982 2/0958

Bei einer Verknüpfungs- bzw. Steuerschaltung in einer integrierten Halbleiterschaltung mit Feldeffekttransistoren wird diese Aufgabe erfindungsgemäss gelöst durch einen zwischen eine Eingangsklemme und die Gate-Elektrode eines Treibertransistors in Reihe geschalteten, ersten Widerstand und einen zweiten Widerstand, der zwischen der Eingangsklemme und einem Anschluss eines zur Verhinderung der Stromunterbrechung vorgesehenen Eingangstransistors liegt, dessen anderer Anschluss mit einer Versorgungsquelle verbunden ist.

Bei einer Eingangs-Steuerschaltung bzw. bei einer Eingangs-Verknüpfungsschaltung in einer integrierten Halbleiterschaltung mit Feldeffekttransistoren, bei der ein Treibertransistor und ein Lasttransistor eine Inverterschaltung bilden, ist ein Transistor, der verhindert, dass der Eingang der integrierten Schaltung unterbrochen wird, und ein Widerstand zum Schutz der Transistoren vorgesehen. Die vorliegende Erfindung weist dabei einen zwischen die Eingangsklemme und die Gate-Elektrode des Treibertransistors in Reihe geschalteten Widerstand und einen weiteren Widerstand auf, der zwischen die Eingangsklemme und einem Anschluss des zur Verhinderung der Stromunterbrechung vorgesehenen Transistors geschaltet ist, dessen anderer Anschluss mit einer Versorgungsquelle verbunden ist.

Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:

Fig. 1 und 2 Schaltungsanordnungen, die jeweils bekannte Eingangs-Steuerschaltungen bzw. Eingangs-Verknüpfungsschaltungen darstellen und

Fig. 3 eine Schaltungsanordnung gemäss einer Ausführungsform der Erfindung.

Um Eingangssignal-Pegelverluste zu vermeiden und um die FET's Q2 und Q, zu schützen, ist ein FET-Schutzwiderstand in Form von zwei oder drei Teil-Widerständen in der nachfolgend beschriebenen Weise in der Schaltung vorgesehen. ■■ · 609822/0958

Bei einer Inverterschaltung, die eine Verknüpfungsschaltung aus den FET's Q₁ und Q₂ bildet, ist die Gate-Elektrode des Treiber-FET Q₂ über einen Schutzwiderstand R^ mit der Eingangsklemme verbunden. Die Eingangsklemme steht mit der Source-* Elektrode über einen Schutzwiderstand R₂ mit dem zur Verhinderung der Stromunterbrechung vorgesehenen Eingangs-FET Q, in Verbindung. Die Drain-Elektrode des PEG?'s Q, ist unmittelbar mit der Versorgungsklemme Vryrj und die Gate-Elektrode über einen Schutzwiderstand R* mit einer anderen Versorgungsklemme Vq,, verbunden. Eine Gate-Elektroden-Kapazität C liegt zwischen dem Schutzwiderstand Rxj und der Gate-Elektrode des FET's Q₂ und eine Kapazität C liegt zwischen der Gate- und der Source-Elektrode des FET's Q,.

Gemäss der anhand der zuvor beschriebenen Ausführungsform beispielsweise dargestellten Erfindung kann die Aufgabe der vorliegenden Erfindung aus den nachfolgend beschriebenen Gründen gelöst werden.

Wie aus Fig. 3 zu entnehmen ist, weist die integrierte Schaltung einen Schutzwiderstand R_x. auf und die Gate-Elektroden-Kapazität C liegt zwischen der Gate-Elektrode des Treiber-FET's Q₂ der Inverterschaltung und der Eingangsklemme. Dementsprechend wird eine plötzlich ansteigende Spannung, die auf Grund eines am Eingang auftretenden Rauschens usw. auftritt, von der integrierten Schaltung unterdrückt, und die an der Gate-Elektrode des FET's Q₂ anliegende Spannung wird unterdrückt. Wenn der Schutzwiderstand R₂ grosser ist, kann die an der Gate-Elektrode des FET's Q₂ auftretende Spannung besser unterdrückt werden. Daher kann der dielektrische Durchbruch des FET's Q₂ verhindert werden. Da der Signalpegel an der Eingangsklemme durch den Signalpegel des Schalters oder einer ähnlichen Einrichtung vorgegeben wird, wird die Rauschgrenze bzw. der Rauschbereich nicht verändert oder verfälscht. Daher werden Pegelverluste verhindert.

Bei der Source-Elektrode des zur Verhinderung der Stromunterbrechung vorgesehenen Eingangs-IrET' s Q^ ist eine integrierte Schal-

609822/0958

fcung vorgeselien, die aus dem Schutzwiderstand R2 und der parasitären Kapazität C besteht. Der FET Q, kann daher aus denselben Gründen wie zuvor beschrieben, geschützt werden.

Durch Einsetzen des Schutzwiderstandes E^ zwischen die Gate-Elektrodes des FET's Q? und die Versorgungsquelle Yqq kann der Durchbruch dadurch verhindert werden, dass dann, wenn ein Durchbruchstroni zu fliessen beginnt, die Spannung wzwischen der Gate- und der Source-Elektrode des FET's Q* durch den Widerstand IU klein wird.

Die Werte für die Widerstände E^ bis E, sollten dabei relativ gross sein, jedoch dürfen insbesondere die Widerstände E_x. und Ep keine sehr grossen Werte aufweisen. Der Grund hierfür liegt darin, dass bei grossen Widerstandswerten der Widerstände E^ und Eo die Lade- und Entladezeit des Kondensators C gross wird, so dass auch die Schaltzeit "Ein-Aus" lang wird. Die Widerstände Eyj und Ep müssen daher in entsprechender Weise richtig gewählt werden.

Die Erfindung lässt sich auch in vielfältiger Weise abwandeln, bzw. bei verschiedenen Schaltungsanordnungen verwenden, und ist nicht auf die zuvor beschriebene Ausführungsform beschränkt.

Beispielsweise können die Wirkungen dadurch verbessert werden, dass den Schutzwiderständen E,, bis E^ jeweils Klemmdioden parallel geschaltet werden.

Die Erfindung ist insbesondere bei Eingangsschaltungen für integrierte Halbleiterschaltungen geeignet, bei denen FET's verwendet werden.

609822/0958

Claims

Patentansprüche

Verknüpfungsschaltung in einer integrierten Halbleiterschaltung mit Peldeffekttransistoren, gekennzeichnet durch einen zwischen eine Eingangsklemme und die Gate-Elektrode eines Treibertransistors (Qo) in Reihe geschalteten, ersten Widerstand (E^) und einen zweiten Widerstand (Rp) ι der zwischen der Eingangsklemme und einem Anschluss eines zur Verhinderung der Stromunterbrechung vorgesehenen Eingangstransistors (Q*) liegt, dessen anderer Anschluss mit einer Versorgungsquelle CVjm) verbunden ist.
2. Verknüpfungsschaltung nach Anspruch 1, gekennzeichnet durch einen dritten Widerstand (R*), der zwischen der Gate-Elektrode des zur Verhinderung der Stromunterbrechung vorgesehenen Transistors (Q*) und einer weiteren Versorgungsquelle (Vqq) liegt.
3. Verknüpfungsschaltung nach wenigstens einem der Ansprüche 1 und 2, dadurch gekennzeichnet, dass Klemmdioden parallel zum ersten, zweiten bzw. dritten Widerstand (Rvj, Ro» R*) geschaltet sind.

609822/0958

Leerseite