DE2549336B2

DE2549336B2 -

Info

Publication number: DE2549336B2
Application number: DE2549336A
Authority: DE
Inventors: Thomas Harvey San Jose Morrin; David Curtis Van Los Gatos Voorhis
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1974-11-07
Filing date: 1975-11-04
Publication date: 1978-11-09
Also published as: CA1058768A; JPS5185346A; FR2290729B1; FR2290729A1; AU8598075A; GB1504713A; SE7512442L; CH607135A5; DE2549336A1; US3996559A; DE2549336C3; JPS5644449B2; BR7507382A; SE401286B

Description

wobei i/p und j/q ganzzahlige Quotienten sind, und

μ (U) = Vq + (Wq +

wobei [iq + (i/p)//q + jy/pq der Rest der ganzzahligen Division von [Zg + (i/p)//q + j\ durch pq ist

2. Wortorganisierte Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Leitwegschaltung (8) Umordnungsschaltungen (47, 49) enthält, die Bildpunkte durch Steuersignale von der Adressensteuereinrichtung (7) mit Hilfe zyklischer Vertauschung umordnet

Die Erfindung betrifft eine Speichereinrichtung nach dem Oberbegriff des Patentanspruchs 1.

In der Bildverarbeitung ist es zweckmäßig, selektiven Zugriff auch zu einzelnen Bildbereichen zu haben, welche zellenförmige, spaltenförmige oder rechteckige Ausschnitte aus einem größeren Bereich sind. Es müssen viele Bildpunkte gespeichert werden, und verfügbare Speichereinrichtungen großer Kapazität sind meistens wortorganisiert Die Erfindung betrifft daher einen an sich wortorganisierten Speicher, dessen Zugriffseinrichtungen so modifiziert sind, um mittels Adressenumrechnung gleichzeitigen Zugriff zu solchen Bereichen zu ermöglichen, deren Daten in verschiedenen sogenannten Wörtern gespeichert sind. Ein digitales Bild besteht aus einer zweidimensionalen Matrix von Bildpunkten, von denen jeder eine ganze Zahl oder eine Gruppe solcher ganzen Zahlen verkörpert Bildverarbeitung schließt auch die Fähigkeit ein, eine Matrix von Bildpunkten in einem Speicher zu speichern und selektiv mit solchen Daten gleichzeitig zu arbeiten, die zu einem Bildbereich gehören. Solch ein Bildbereich, der gleichzeitie verarbeitet werden kann, enthält beispielsweise eine Folge von Punkten aus einer Zeile der Matrix, aus einer Spalte der Matrix oder Punkte innerhalb einer kleinen rechteckigen Untermatrix. Die Speichereinrichtung muß daher den gleichzeitigen Zugriff zu einer ganzen Gruppe von Bildpunkten während eines Speicherzyklus erlauben. In einer bitorganisierten Speichereinrichtung bedeutet das kein Problem. Großräumige Speicher sind jedoch üblicherweise nur als wortorganisierte Speicher verfügbar. Eine solche

ίο Speichereinrichtung enthält eine Vielzahl von beliebig ansteuerbaren Speicherworten, deren jedes eine Gruppe von Bildpunkten speichern kann. Es ist jedoch notwendig, die Zugriffseinrichtung zu modifizieren, um gleichzeitigen Zugriff zu den genannten Gruppen von

is Bildpunkten zu erhalten, die nicht im gleichen Speicherwort gespeichert sind.

Ein digitales Bild kann durch eine Matrix von MxN Bildpunkten /(*,*) dargestellt werden, wobei jeder Bildpunkt I (Lj) ^m den Koordinatenbereichen 0 < / < M und 0 < j < N eine ganze Zahl oder eine Gruppe solcher Zahlen ist, welche die Farbe und die Intensität eines Bildelementes verkörpert Der Einfachheit halber werden Schwarz/Weiß-Bilder betrachtet, für die I (i,j) ein einzelnes Informationsbit ist Beispielswei se verkörpert 1(U)= 1 einen schwarzen Bildpunkt und I(i,j)= 0 einen weißen Bildpunkt

Zu verarbeitende Bilder können beispielsweise durch optisches Abtasten von Vorlagen des Formates DIN A4 gewonnen werden. Die so gewonnenen digitalen Bilder können dann gespeichert werden, übertragen werden, gedruckt werden oder auf dem Bildschirm eines optischen Ausgabegerätes betrachtet werden. Da die meisten Abtastgeräte und Drucker ein Bild von oben nach unten und von links nach rechts verarbeiten, werden gewöhnlich die Bilder in einem Zeilenraster in der Hauptzeilenfolge übertragen:

Eine Speichereinrichtung für Bildverarbeitung sollte

daher mindestens den Zugriff zu einer Anzahl benachbarter Bildpunkte /(*,*) einer einzelnen Zeile

gleichzeitig erlauben. So ist eine schnelle Übertragung ganzer Bilder für die Bildverarbeitung möglich.

Für manche Bildverarbeitungsoperationen wie bei-

spielsweise die Zeichenerkennung sollte ein Bild oder auch ein Teilbild oder ein Ausschnitt daraus um 90° oder um ein Vielfaches davon gedreht werden können. Solche Drehungen werden durch eine Speichereinrichtung stark erleichtert, welche den gleichzeitigen Zugriff zu einer Anzahl benachbarter Bildpunkte in einer beliebigen Zeile oder Spalte des Bildbereiches /(·,") ermöglicht Eine solche Einrichtung kann beispielsweise wie folgt zum Drehen eines in der Hauptzeilenfolge übertragenen Bildes um 90° gegen den Uhrzeigersinn verwendet werden. Zuerst wird das Bild Zeile für Zeile in den Speicher übertragen, beginnend mit der oberen ersten Zeile und dem gleichzeitigen Einspeichern einer möglichst großen Anzahl von Bildpunkten jeder Zeile. Dann wird das Bild Spalte für Spalte wieder ausgelesen, beginnend mit der äußersten rechten Spalte und dem gleichzeitigen Lesen möglichst vieler Bildpunkte innerhalb der Spalte.

Es ist aber auch erwünscht, gleichzeitigen Zugriff zu rechteckigen Blöcken von Bildpunkten zu haben, um

b5 eine andere Art von Bildverarbeitungsoperationen zu ermöglichen, wie das Einfügen von Blöcken, das Entnehmen von Blöcken und das Abtasten von Konturen. Es ist beispielsweise erwünscht, alphanumeri-

sehe Zeichen aus einem gespeicherten Wörterbuch dem Bild zuzufügea Es mag auch erwünscht sein, solche Zeichen zu löschen oder andere Zeichen auszugeben oder andere rechteckige Blöcke eines Bildes. Schließlich verlangt der Algorithmus zum Verfolgen der Konturen eines Objektes das Bewegen eines Posiüonsanzeigesymbols längs einer Kurve oder einer Begrenzung von einem Bildpunkt zu einem anderen.

Eine wortorganisierte Speichereinrichtung mit wahlfreiem Zugriff besteht gewöhnlich aus einer Vielzahl von Speichermoduln, wobei jeder solcher Modul eine Speichereinrichtung für sich ist mit einer Vielzahl von Speicherzellen, die beliebig ansteuerbar sind. Obwohl jede Speicherzelle einen Bildpunkt als Binärwert speichern kann, ist zu einem Zeitpunkt der Zugriff zum Einschreiben oder Auslesen der Information nur in eine Speicherzelle eines Moduls möglich. Die Zugriffseinrichtung eines üblichen wortorganisierten Speichers verwendet die Adresse einer Speicherzelle, um gleichzeitig die so adressierten Zellen mit gleicher Adresse in allen Speichermoduln parallel anzusteuern. Diese Speicherzellen zusammen bilden ein sogenanntes Speicherwort der Speichereinrichtung. Eine übliche wortorganisierte Speichereinrichtung kann daher nur den gleichzeitigen Zugriff zu Bildpunkten vermitteln, die im gleichen Speicherwort gespeichert sind. Für die Zwecke der Erfindung muß daher die Zugriffseinrichtung entsprechend modifiziert werden, wenn spezielle Untermatrizen von Bildpunkten angesteuert werden sollen. Es ist erwünscht, den Zugriff sowohl zu horizontalen oder vertikalen Folgen von Bildpunkten als auch zu gewissen rechteckigen oder quadratischen Bereichen von Bildpunkten zu haben.

Eine Speichereinrichtung, deren Zugriffseinrichtung so modifiziert ist, daß zweidimensional Felder von Informationswerten in einem einzigen Zugriff ausgelesen oder eingeschrieben werden können, ist aus der US-PS 35 31 775 bekannt. Die Struktur dieser Speichereinrichtung hat jedoch den Nachteil, daß sie für aus Moduln aufgebaute Halbleiterspeicher mit sehr großer Speicherkapazität, wie sie für die Speicherung bildlicher Darstellungen benötigt werden, durch die vorhandenen Register und Ansteuerschaltungen technisch zu aufwendig ist Um diese Nachteile zu beseitigen, wurde bereits in der DE-PS 25 36 104 eine Speichereinrichtung für bildliche Darstellungen betreffende Daten angegeben, die dadurch charakterisiert ist, daß an sich bekannte Speichermoduln angeordnet sind, daß jeder der genannten Speichermoduln als Einheit der Anzahl von rs Bildpunkten speichert, wobei zu einem Zeitpunkt Zugriff zu jedem Speichermodul erfolgt, daß die Adresse eines Speichermoduls durch eine Modulzuordnungsfunktion gegeben ist, daß mit dem Adressenumrechner jeder Bildpunkt in einer Speicherstelle eines Speichermoduls mittels einer Adressenzuordnungsfunktion gespeichert oder ausgelesen wird, wobei die Adressenzuordnungsfunktionen ganzzahlige Funktionen sind, die in folgender Weise definiert sind:

A(iJ)=(ilp)s +jlq,
wobei Upvmd jlqganzzahlige Quotienten sind, und

wobei (iq + j)flpq der Rest der ganzzahligen Division von (iq + J)IIpq ist. Diese Speicheranordnu. ζ hat jedoch den Nachteil, daß Adressen von Bildpunkten der Form pq χ 1 nicht umgerechnet werden können, was zu einer Einschränkung in dtr Anwendung dieser Einrichtung führt

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Speichereinrichtung, die aus in einer Matrix angeordneten Halbleiterspeicherrcoduln besteht und zur Speicherung für bildliche Darstellung betreffende Daten dient, dahingehend zu verbessern, daß auch die Umrechnung der Adressen von Bildpunkten der Form

ίο pq χ 1 möglich ist

Die erfindungsgemäße Lösung besteht im Kennzeichen des Patentanspruchs 1.

Die vorliegende Speichereinrichtung hat den Vorteil, daß sie im wesentlichen nur ρ χ q Spe'chermoduln, zwei Umordnungsschaltungen und zugf hörige Verknüpfungssowie Steuerschaltungen und ein Dateneingangsregister aufweist, um den Zugriff und die Umordnung zu den bzw. der Untermatrizen so zu ermöglichen, daß die Adressen von Bildpunkten der Form pq χ 1 umgerechnet werden können. Eine wesentlich breitere Anwendung dieser Schaltungsanordnung als der bisher bekannten ist die Folge.

Die Erfindung wird anhand eines Ausführungsbeispiels; mit Hilfe der Zeichnungen näher beschrieben. Es zeigt

F i g. 1 den Systemaufbau einer wortorganisierten Speichereinrichtung, welche gemäß der Erfindung modifiziert ist,
F i g. 2A und 2B die Zuordnung der Speichermoduln und der Adressen für den Fall, daß ρ = q == 4 und r = s = 8 ist,

F i g. 3 schematisch Einzelheiten der Zugriffseinrichtung,
Fig.4 bis 7 Verknüpfungsschaltungen, die in der

J? Zugriffseinrichtung nach F i g. 3 verwendet werden,

F i g. 8 bis 13 Verknüpfungsschaltungen, die in der Leitwegsteuerung nach F i g. 1 gebraucht werden.

F i g. 1 zeigt schematisch den Systemaufbau der modifizierten Speichereinrichtung. Die Schaltung enthält eine Anzahl pq von Speichermoduln, von denen der Einfachheit halber nur die Moduln 21,23 und 25 für die Modul-Nummern 0, 1 und pq— 1 dargestellt sind. Jeder Modul kann rs Bildpunkte speichern, was bei diesem Ausführungsbeispiel rs Informationsbits entspricht Die Adressensteuerung 7 ermöglicht diesen Speichermoduln, eine rp χ sq Speicherstellen umfassende oder kleinere Matrix von Bildpunkten /(*, *) zu speichern und irgendeine Untermatrix der Form 1 χ pq, pq χ 1 oder ρ χ q von Bildpunkten für den Zugriff anzusteuern. Ein Datenregister 39 kann irgendeine Untermatrix mit pq Elementen aufnehmen, bevor die Information gespeichert wird oder nachdem die Bildinformation aus den Speichermoduln ausgelesen wurde. Ferner sind Umordnungsschaltungen 47 und 49 vorgesehen. Umordnungsschaltungen sind im allgemeinen Schalteinrichtungen, welche das Umordnen von binären Daten ermöglichen. In Verbindung mit der vorliegenden Erfindung dienen die Umordnungsschaltungen 47 und 49 dazu, Untermatrizen zyklisch nach rechts bzw. nach

bo links zu vertauschen. Diese Schaltungen leiten die Elemente der Untermatrizen zu den entsprechenden Speichermoduln für das Einspeichern bzw. aus diesen heraus für das Auslesen. Die Steuereinrichtungen für die Umordnungsschaltungen befinden sich in der Adressen-

b5 steuerung 7 und sind über den Datenweg 15 damit verbunden.

Wenn eine Untermatrix gespeichert werden soll, wird durch den Inhalt der Register 1, 3 und 5 angezeigt,

welche Form die Untermatrix haben soll und welche Koordinaten das Bezugsfeld in der linken oberen Ecke als Startadresse für die Bildpunkte. Es wird zunächst das f-Register 1 auf einen der Werte / = 00, t = 01 oder t — 10 gesetzt, um anzuzeigen, ob die Gestalt der Untermatrix 1 χ pq, pq χ 1 oder ρ χ q ist. Das /-Register 3 und das /Register 5 werden mit den Koordinaten des Elementes l(i,j) oben links in der Untermatrix geladen. Die Untermatrix selbst wird in das Datenregister 39 in der Hauptzeilenfolge abgespeichert, so daß das Element l(i,j)s\ch in der am weitesten links befindlichen Position des Registers befindet. Die Bildpunktinformation der Elemente der Untermatrix wird über Leitungen 41, 43 und 45 der Umordnungsschaltung 47 zugeführt. Ausgehend von den Werten für U i und j erzeugt der Steuerteil der Adressensteuerung 7 ein Steuersignal auf der Leitung 15, welches die Umordnungsschaltung 47 veranlaßt, jedes Element der Untermatrix über die Leitungen 27, 31 und 35 zu dem Speichermodul zu leiten, in welchem es gespeichert werden soll. Der Adressenteil der Adressensteuerung 7 berechnet seine Speicherstelle innerhalb des Moduls. Diese Adressen werden den Moduln über die Leitungen 9, 11 und 13 zugeführt. Ein Schreibsignal von einer externen Lese/Schreib-Steuerung 17 bewirkt schließlich, daß die pq Elemente der Untermatrix gleichzeitig in den verschiedenen Speichermoduln abgespeichert werden.

Wenn eine spezielle Untermatrix aus der Speichereinrichtung ausgelesen werden soll, werden die Register 1, 3 und 5 in gleicher Weise geladen wie oben beschrieben, um die Gestalt der Untermatrix zu bezeichnen sowie als Startadresse die Koordinaten ihres ersten Elementes in der oberen linken Ecke. Der Adressenteil der Adressensteuerung 7 benutzt die Werte von t, i und j, um für jeden Speichermodul die Speicherstelle des einzelnen Elementes der Untermatrix

Tabelle 1

zu berechnen, welches dieser Modul enthält. Nach Ausführung dieser Berechnungen veranlaßt ein Lesesignal auf den Leitungen 19 von der Lese/Schreib-Steuerung 17, daß die pq Elemente der Untermatrix aus den Speichermoduln entnommen werden und über die Leitungen 29, 33 und 37 der Umordnungsschaltung 49 zugeführt werden. Der Steuerteil der Adressensteuerung 7 erzeugt auf der Leitung 15 ein Steuersignal, welches die Umordnungsschaltung 49 veranlaßt, die Elemente der Untermatrix in die Hauptzeilenfolge umzuordnen. Dann leitet die Umordnungsschaltung 49 die Daten über die Leitungen 51, 53 und 55 in das Datenregister 39 so, daß das Element I(i,j) in die äußerste linke Position des Datenregisters 39 kommt.

Immer wenn eine Untermatrix von Bildpunkten /(*, *) der Gestalt 1 χ pq, pq χ 1 oder ρ χ q in die Speichereinrichtung gespeichert oder aus ihr ausgelesen werden soll, dann muß der Adressenteil der Adressensteuerung 7 für den Bereich 0 < k < pq die Speicherstelle l(i,j, k, t) der einzelnen Elemente e(i,j,k, t) der Untermatrix berechnen, die im Jt-ten Speichermodul entweder zum Auslesen vorhanden sind oder neu in ihn eingeschrieben werden sollen. Der Steuerteil der Adressensteuerung 7 muß in Zusammenarbeit mit den Umordnungsschaltungen 47 und 49 dafür sorgen, daß jedes Element e(i,j, k, t) in die entsprechende Bitposition des Datenregisters 39 geleitet bzw. aus ihr entnommen wird. Die Tabelle 1 stellt schematisch die notwendigen Schritte zur Berechnung der Adresse und der Form des Leitwegs zusammen, um den Zugriff zu dem obersten linken Element der Untermatrix oder dem Bildpunkt l(i,j) zu ermöglichen. Die Angabe des Leitwegs bezeichnet, welche der pq Bitpositionen d(0), d{\),.... d(pq-1) des Datenregisters 39 die Information eines Elementes e (i, j, k, t) empfangen oder senden soll.

Gestalt der r

Untermatrix

Berechnung der Adresse

Erforderlicher Leitweg

1 x pq

00

0!

ίο

M(i. β = [iq + (i/p)//q + J]//pq g(i.j.k.i) = [k- M (L j)]//pq: b = g(i.j.k.t);

+ (j + b)/q.

g (L j. k. t) = (k - j)//pq

a = [p[g 0 j. k, t)//q] + g (L j, k. t)/q - i]//pq_:

I (ilk.t) = [(i+ a)/p]s + j/q.

M(i.j) = [iq + OW/q + jppv

g (L j. k,t) = [k - M (L j)]//pq:

a = g(i. j, k, t)/q;

b = g (L j, k. t)//q;

10 j, k, t) = [0 + a)/p]s + (j + b)/q.

e (i, j, k, t)** d (a).

e (ij, k, t) « d [g OJ. Κ I)]

Beispiele von Schaltkreisen für die Ausführung dieser Adressenberechnungen und Leitwegsteuerungen sind in den Fig.3 bis 13 dargestellt und werden unten ausführlich beschrieben. Diese Schaltungen sind nur Ausführungsbeispiele, weil auch andere Arten von Schaltkreisen möglich sind, welche die gleichen Berechnungen beispielsweise durch Tabellensuche leisten.

Die Speichereinrichtung nach der Erfindung soll maximal eine rp χ sq Matrix von Bildpunkten /(*, *) speichern können, wobei die Koordinaten der Bildpunkte I(i, j) in den Bereichen 0 < / < rp und 0 < j < sq liegen. Weiter soll die Speichereinrichtung das Bild in einer Weise speichern können, daß Zugriff zu Bildpunkten /(*, *) in Untermatrizen der Form 1 χ pq, pq χ 1 oder ρ χ q möglich ist

Modul-Zuordnung

Wenn die Speichereinrichtung nach F i g. 1 eine Bildmatrix /(*, *) speichern soll, dann ist es für jeden Bildpunkt I Oi) notwendig, zu betimmen, welcher der pq Moduln wie beispielsweise 21, 23 oder 25 die

Information I(i, j) speichern soll. Es wurde festgestellt, daß die zweckmäßige Aufteilung der Bildpunkte auf die einzelnen mit 0,1 pq— 1 bezeichneten Speichermoduln kurz mit einer ganzzahligen Modul-Zuordnungsfunktion M(i\ j) beschrieben werden kann. Für irgendwelche ganze Zahlen / und j in den Bereichen 0 < / < rp und 0 < j < sq liegt der Wert dieser ganzzahligen Modul-Zuordnungsfunktion M(i,j) im Bereich 0 < M(i,j) < pq. Jeder Bildpunkt I(i, j) ist dann im entsprechenden Speichermodul M (i, .#gespeichert.

Es wurde nun unerwarteterweise herausgefunden, daß die genannte Bedingung des Speicherns von pq Bildpunkten jeder Untermatrix der Gestalt 1 χ pq, pq χ 1 oder ρ χ q in verschiedenen Speichermoduln immer dann erfüllt ist, wenn die Modul-Zuordnungsfunktion die Form hat:

M(iJ)

(Hp)IIq

wobei der Wert [iq+(i/p)//q+jy/pq den Rest der ganzzahligen Division der Größe [iq + (Hp)IIq + J] durch die Größe pq hat. Dann ist der gleichzeitige Zugriff zu pq Bildpunkten in den gewünschten Untermatrizen möglich.
In der F i g. 2A ist die Modul-Zuordnungsfunktion

M(JJ)=[Iq₊(Hp)IIq+ jy/pq

für den Fall dargestellt, daß die Entwurfgrößen ρ = q = 4 und r = s = 8 sind. Die Hexadezimalzahl in der Stelle j der /-ten Zeile der 32 χ 32 Matrix der Fig.2A bezeichnet den Speichermodul M(i,j) zum Speichern der Bildpunktes I (Lj). Beispielsweise bedeutet der mit einem Kreis versehene Eintrag £in der 5-ten Stelle der 6-ten Zeile die hexadezimale Schreibweise für die Dezimalzahl 14. Das bedeutet, daß der Bildpunkt /(6,5) im 14-ten Modul gespeichert wird. Das kann gerechnet werden als

M (ij) = M(6,5) = [iq + (i/py/q + jy/pq
= [6x4+ (6/4)//4 + 5]//4 χ 4
= [24 + (l)//4 + 5]//16 = 30//16 = 14.

Man kann aus der F i g. 2A ersehen, daß die pq = 16 Bildpunkte in jeder Untermatrix der Form 1 χ pq = 1 χ 16 in verschiedenen Speichermoduln gespeichert werden. Die als Beispiel in der Figur durch Einrahmen markierte horizontale Folge zeigt, daß die Bildpunkte /(6,13), /(6,14),.... /(6,28) in den Moduln 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 0, 1, 2, 3, 4, 5 gespeichert werden. Man kann ebenfalls der Fig.2A entnehmen, daß die pq = 16 Bildpunkte irgendeiner pqxl = 16xl Untermatrix ebenfalls in verschiedenen Moduln gespeichert werden. Die beispielsweise in der Figur durch Einrahmen markierte vertikale Folge zeigt, daß die Bildpunkte /(10,5), /(11,5),..., / (25,5) indenModuln 15,3, 8,12,0,4, 5, 9,13,1, 6, 10, 14, 2, 7,11 gespeichert werden. Schließlich kann man sehen, daß auch die pq = 16 Bildpunkte irgendeiner ρ χ q = 4 χ 4 Untermatrix in verschiedenen Speichermoduln gespeichert werden, wobei die Koordinate /ein ganzzahliges Vielfaches von ρ = 4 ist Der als Beispiel in der Figur markierte 4x4 Block zeigt die Modul-Zuordnung der 4x4 Untermatrix, deren erstes Element links oben der Bildpunkt 7(16,13) ist

Die Modul-Zuordnungsfunktion M(i,j) ordnet jedem der rs Bildpunkte einen der pq Speichermoduln zu, ohne jedoch die spezielle Speicherstelle oder Speicherzelle anzugeben, in welche die Bildpunkte gespeichert werden sollen. Es wurde aber unerwarteterweise herausgefunden, daß die Bildpunkte dann in passenden Speicherzellen A(iJ) der Speichermoduln M(iJ) gespeichert werden können, wenn die entsprechende Zuordnungsfunktion in folgender Weise abgewandelt

wird: A(U)-(Up)S+ QIq).

^rt
wobei i/p und jlq ganzzahlige Quotienten sind.

In der F i g. 2B ist als Beispiel die Adressen-Zuordnungsfunktion A (ij) für den Fall dargestellt, daß ρ = q = 4 und r = 5 = 8 sind. Die Dezimalzahl in

ι« jedem ρ χ q = 4 χ 4 Block zeigt die Adresse der zugehörigen pq = 16 Bildpunkte. Beispielsweise fällt die 5-te Stelle der 6-ten Zeile in den Block mit der Dezimalzahl 9. Das bedeutet, daß der Bildpunkt /(6,5) in der 9-ten Speicherzelle des Speichermoduls M(6,5) zu speichern ist. Das kann berechnet werden als

A (ij) = A (6, 5) = (6/4) 8 + (5/4) = (1)8 + (1) = 9.

Adressenberechnung

Wenn ein Zugriff zum Lesen oder Schreiben zu einer. Untermatrix der Form 1 χ pq, pq χ 1 oder pxij erfolgen soll, dann muß der Adressenberechnungsteil der Adressensteuerung 7 in F i g. 1 für den Bereich

0 < Jt < pq die Adresse des einzelnen Bildpunktes berechnen, der in den Jt-ten Speichermodul zu speichern ist

In der Form der Schaltalgebra oder Booleschen

Algebra kann das so ausgedrückt werden, daß wenn das Element oben links als Bezugspunkt der gewünschten 1 χ pq, pq χ 1 oder ρ χ q Untermatrix der Bildpunkt

1 (U) ist und wenn die Boolesche Variable t auf einen der Werte f = 00, f = 01 oder t = 10 gesetzt ist, um anzuzeigen, ob der Zugriff zu einer Untermatrix der Form 1 χ pq, pq χ 1 oder ρ χ q erfolgen soll, dann kann die zu berechnende Adresse für den Modul Jt in der Form I(i,j,k, t) geschrieben werden. Die Form dieser Adressenfunktion ist in der Tabelle 1 verzeichnet. Sie kann in folgender Weise verifiziert werden.

Es sei angenommen, daß der Zugriff zu einer Untermatrix der Form 1 χ pq erwünscht ist, so daß r = 00 ist Die Modul-Zuordnungsfunktion

= [iq +

stellt sicher, daß der Modul Jt einen der erwünschten Bildpunkte I(UX 1(U+ 1). ·■-. HU+ P9~l) speichert Das ist im Sinne der Algebra dem gleichwertig, daß der Modul Jt den Bildpunkt I (U + b) speichert, wobei b eine ganze Zahl im Bereiche 0 < b < pq ist Die berechnete Aufteilung der Bildpunkte auf die Speichermoduln gewährleistet, daß der Bildpunkt J(U+ £>,) in der Adresse

A (U +b)= (Up)s +Q+ b)/q
des Speichermoduls

M(U +b) = [iq + (i/py/q + j+ byipq

gespeichert wird. Daraus folgt daß

k = M(U + b)und I (U Kt)=A (ij + b)

ist Diese Beziehungen können benutzt werden, um zu zeigen, daß

b = [M(U+ b)-iq-(i/py/q- jy/pq = [k-iq- (i/py/q- jy/p

ist Wir setzen

= [k-iq-(i/py/q-jy/pq
und schließen daraus, daß b = g(ij,k, t) und im Falle,

daß t = 00, ist

i,j, Kt)=A (U + b) = (Up)S + 0 + b)/q.

Es sei nun angenommen, daß der Zugriff zu einer Untermatrix der Form pq χ 1 erfolgen soll. In diesem Falle ist t = 01. Die Modul-Zuordnungsfunktion M(i,j) gewährleistet, daß der Modul k einen der Bildpunkte 1(U), I(i+\,j), .... l(i+pq-\,j) speichert. In äquivalenter algebraischer Schreibweise bedeutet das, daß der Modul k den Bildpunkt I(i + a,j) speichert, wobei die ganze Zahl a im Bereich 0 < a < pq liegt

Die Verteilung der Bildpunkte stellt sicher, daß der Bildpunkt I(i + a,j)zn einer Adresse

A (i +nj)= [(i + a)/p] s + j/q _[ .

des Speichermoduls

+ a)/p]//q + j\llpq folgt daraus, daß

M(i + a,j) = {(i + a)q + [<

gespeichert wird. Deshalb
k=M(i+a,j) und daß (U, K t) = A (i + a, j) ist. Diese Beziehungen können dazu benutzt werden, zu zeigen, daß

25

ist. Wir setzen nun g (i, j, K t) = (k—j)l/pq und schließen daraus, daß

a = {p[g(U K ty/q]-i + g(U, K tyq}//pq und daß

1(U, Kt)=A(i+ a,j) = [(i + ayp] s + (j/q)

Schließlich sei angenommen, daß der Zugriff zu einer Untermatrix ρ χ q erfolgen soll. In diesem Falle ist f = 10 und /ist ein ganzzahliges Vielfaches von p. Als Konsequenz der Modul-Zuordnungsfunktion M(U) speichert der Modul Jt einen der erwünschten Bildpunkte I (U), 1(U+ 1). ■--. I(U+q~l\ I(i+ \,JX ..., I(i+ p—\, j + q— 1). In äquivalenter Schreibweise bedeutet das, daß der Modul Jt den Bildpunkt I(i + a,j + b) speichert, wobei die ganzen Zahlen a und b in den Bereichen 0 < a < ρ und 0 < b < q liegen. Die Verteilung der Bildpunkte unter die Speichermoduln stellt jedoch sicher, daß der Bildpunkt I(i + a,j+ b)an eine Adresse

A (i + a,j + b) = [(i + a)lp] s + (j + b)fq des Moduls

a,j+b)= \(i + a)q

+ [(i + ay_Py/q + j+ b}//pq

gespeichert wird. Daraus folgt, daß

Jt = M(i + a,j + b)\mä 1(U, KO= A (i + a,j + b) ist Weil /ein Vielfaches von ρ ist, wird

[(i+a)lpytq= (Up)IIq.

Diese Beziehungen können dazu benutzt werden, zu zeigen, daß

aq+b =[M(i + a,j + b)-iq-(ilp)/lq-jy/pq =[k-iq-(Hp)IIq-jy/pq

ist Wir setzen

g (U, Kt) = [k-iq-(Hp)/lq-jy/pq

ίο

b = g(U',k,t)llq, so daß die Speicherstellen-Zuordnung

l(U,k,t)=A(i+ [(i

b)

wird.

Leitwegsteuerung

Immer wenn eine Untermatrix der Form 1 χ pq, pq χ 1 oder ρ χ q der Bildmatrix /(*, *) in die Speichereinrichtung der F i g. 1 geschrieben wird oder aus ihr gelesen, empfängt oder sendet jeder Speichermodul wie 21, 23 und 25 ein einzelnes Element der Untermatrix. Entsprechend leitet die Umordnungsschaltung 47 die Elemente dieser Untermatrix aus dem Datenregister 39 in die Speichermoduln für Schreiboperationen und die Umordnungsschaltung 49 die Elemente der Untermatrix aus den Speichermoduln heraus in das Datenregister für Leseoperationen. Die Arbeitsweise der Umordnungsschaltungen 47 und 49 wird durch Signale auf den Leitungen 15 gesteuert, welche durch den Steuerteil der Adressensteuerung 7 geliefert werden.

In algebraischer Schreibweise bedeutet das, daß das erste Element oben links der Untermatrix der Form 1 χ pq, pq χ 1 oder ρ χ q der Bildpunkt I (U) ^lst· ^zu welchem der Zugriff erfolgt. Die Boolesche Variable t wird auf einen der Werte f = 00, f = 01 oder f = 10 gesetzt, um anzugeben, ob der Zugriff zu einer Untermatrix der Form 1 χ pq, pq χ 1 oder ρ χ q erfolgen soll. Das einzelne Element der Untermatrix des Moduls λ kann mit e(i,j, k, ^bezeichnet werden. Dieses Element muß zu einer oder aus einer der pq Bitpositionen d(Q), d(\), ... d(pq—\) des Datenregisters geleitet werden, wie in der Tabelle 1 angegeben.

Es werde als Beispiel angenommen, daß der Zugriff zu einer Untermatrix der Form 1 χ pq erfolgt, so daß f = 00 ist. Da das Datenregister die Information in der Hauptzeilenfolge enthält sollte das Element I (U + b) der Untermatrix in die Bitposition dfb) des Datenregisters geleitet bzw. aus ihr entnommen werden. Wie im letzten Abschnitt beschrieben, wird der Bildpunkt I (U + b) in dem Speichermodul k gespeichert wobei die ganzen Zahlen k und b nach der Formel

b = [k-iq-(i/_Py/q-jy/pq = g(i,j, k, t)

miteinander verknüpft sind. Deshalb wird das einzelne Element der 1 χ pq Untermatrix, das aus dem Modul k entnommen werden soll, nämlich

50 I(U+b)=e(iJ,k,t),

in die Bitposition

d(b)=d[g(U,k,t)\

55 des Datenregisters geleitet bzw. aus dieser Position im Falle des Einspeicherns entnommen.

Es sei nun angenommen, daß der Zugriff zu einer Untermatrix der Form pq χ 1 erfolgen soll, so daß t = 01 ist Da die Untermatrix in der Hauptzeilenfolge im Datenregister gespeichert wird, gehört das Element I(i + a,j) in die Bitposition d(a) des Registers. Deshalb ist das Element zu dem der Zugriff im Speichermodul k erfolgen soll, nämlich der Bildpunkt

65

und schließen, daß a = g (U, Kt)Iq und aus der Bitposition d (a) des Datenregisters zu holen

25 49 33(5

oder in diese zu übertragen. Wie oben erläutert, kann die ganze Zahl a aus der Beziehung

a - Ig(U, k, tyIq]-i + g(i,j,k, tyq\llpq

gewonnen werden, wobei g(i,j, k, t) — (k—jyipq ist. ■-,

Schließlich sei angenommen, daß der Zugriff zu einer ρ χ q Untermatrix erfolgen soll, so daß t = 10 und /ein Vielfaches von ρ ist. Da die Untermatrix in der Hauptzeilenfolge im Datenregister gespeichert wird, muß das Element I(i + a,j + b) der Untermatrix von oiler zu der Bitposition d(aq + b) des Datenregisters geleitet werden. Wie oben beschrieben, wird der Bildpunkt I(i+a,j+b) in dem Speichermodul k gespeichert, wobei k mit den Größen a und b gemäß der Formel ι -,

aq+ b = [k-iq-(i/p)//qj]//pq = g(ij, k, t)

verknüpft ist. Deshalb wird das einzelne Element der ρ χ q Untermatrix, das vom Modul k ausgelesen oder in ihn eingespeichert werden soll, nämlich

I(i + a,j + b) = e(i,j, k, t)
von oder zu der Bitposition

d(aq+ b)=d[g(i,j,k,tj] ₂„

des Datenregisters geleitet.

Schaltkreise

Die F i g. 3 zeigt eine schematische Übersicht der für die Adressensteuerung 7 nach F i g. 1 notwendigen Schaltkreise. Die pq Speichermoduln 0 bis pq— 1, beispielsweise bezeichnet 21,23 und 25, sind in ρ Zeilen mit je q Moduln angeordnet. Die Adressensteuerung enthält eine Anzahl von Baueinheiten, nämlich eine einzelne Grundsteuerung 51, ρ gleichartig aufgebaute Zeilensteuerungen 53, 55 bis 57, je eine für jede Zeile von Speichermoduln, q gleichartig aufgebaute Spaltensteuerungen 52,54 bis 56, für je eine Spalte von Moduln und pq gleichartig aufgebaute Modulsteuerungen 59,61 bis 63, je eine für jeden Speichermodul.

Die Grundsteuerung 51 verarbeitet die von den Registern 1,3 und 5 gelieferten Signale zum Bestimmen der Gestalt der Untermatrix t und der Anfangskoordinaten des ersten Bildelementes / und j, um daraus die Größen P, R und C zu berechnen. Größe P wird dazu gebraucht, die Umordnungsschaltungen 47 und 49 über die Leitungen 15 zu steuern, wie in der F i g. 1 gezeigt ist. Die Größe R besteht aus Binärwerten, die über Leitungen 64 den Zeilensteuerungen 53, 55 und 57 zugeleitet werden. Die Größe Cwird über Leitungen 70 zu den Spaltensteuerungen 52,54 und 56 übertragen.

Jede der Zeilensteuerungen 53, 55 bis 57 verarbeitet als Eingangssignale eine der fest bezeichneten Zeilen-Nummern 0 bis p—\ und die Größe R, die von der Grundsteuerung 51 geliefert wird, um daraus eine Adresseninformation für die Speicherzellen in den Speichermoduln zu berechnen, die zu der entsprechenden Zeile gehören. Diese Adresseninformationen werden über Leitungen 65, 67 und 69 an die entsprechenden Modulsteuerungen geliefert

Jede der Spaltensteuerungen 52,54 bis 56 verarbeitet als Eingangssigriale eine der fest bezeichneten Spalten-Nummern 0 bis q-l und die Größe Q die von der Grundsteuerung 51 geliefert wird, um daraus eine Adresseninformation zu berechnen für die Speichermoduln, die zu der entsprechenden Spalte gehören. Diese Adresseninformationen werden über Leitungen 71, 73 bis 75 an die entsprechenden Modulsteuerungen geliefert, an welche die Speichermoduln angeschlossen sind.

Jede der Modulsteuerungen 59, 61 bis 63 verarbeitet die Adressensignale, die sowohl durch eine der Zeilensteuerungen 53,55 bis 57 als auch durch eine der Spaltensteuerungen 52, 54 bis 56 geliefert werden, um daraus eine Speicherzellenadresse zu berechnen. Insbesondere berechnet die mit dem Ar-ten Speichermodul verbundene Steuerung die Speicherzellenadresse l(i,j, k, t). Diese Speicherzellenadressen werden an die entsprechenden Speichermoduln über Leitungen 9, 11 bis 13 geliefert.

Die Fig.4 bis 7 dienen zur Erläuterung der Grundsteuerung 51, einer der Zeilensteue ungen 53 bis 57, einer der Spaltensteuerungen 52,54 bi; 56 und einer der Modulsteuerungen 59 bis 63. Die Arbeitsweise jeder Baueinheit wird sowohl nach den Regeln der Schaltalgebra als auch anhand einer beispielsweisen Verknüpfungsschaltung beschrieben. Die algebraische Beschreibung faßt die Eingangssignale, die Ausgangssignale und die Berechnungen oder logischen Verknüpfungen zusammen, die von jeder Baueinheit auszuführen sind. Diese algebraische Beschreibung ist für jede Kombination der Entwurfsgrößen p, q, r und s geeignet. Die dargestellten Ausführungsbeispiele von Schaltkreisen gehören jedoch zu dem speziellen Beispiel mit den Entwurfsgrößen ρ = q = 4 und r = s — 8.

F i g. 4 ist ein spezielles Beispiel der Grundsteuerung 51. Die Eingangssignale für diesen Schaltkreis sind die Bezeichnung der Gestalt der Untermatrix t und die Anfangskoordinaten / und j. Die Ausgangssignale sind die Größen P, R und C. Wie aus der Figur ersichtlich, besteht jede dieser Größen aus einem Bündel von Steuersignalen, z. B. besteht P aus den Booleschen Werten /2, f 01 und m, R aus iOO, /0, yO und uO und C aus 101, x0, j0 und v0. Jeder dieser Werte wird durch die Grundsteuerung nach den Formeln berechnet, die unten in der F i g. 4 angegeben sind.

Die beiden ersten Werte, welche durch die Grundsteuerung zu berechnen sind, sind die Größen 100 und f 01. Die Größe iOO hat einen echten Booleschen Wert, wenn das Eingangssignal t den Wert f = 00 hat Das kann symbolisch in der Form 100 = EQ (t, 00) geschrieben werden. Das Signal f 00 wird über die Leitung 411 von dem UND-Glied 407 mit den invertierenden Eingängen 401 und 403 geliefert In ähnlicher Weise wird das Signal fOl = EQ(t,0\) über die Leitung 413 von dem UND-Glied 409 geliefert, dessen einer Eingang 405 ebenfalls invertierend ausgebildet ist

Die beiden nächsten zu berechnenden Werte sind *0 = Up und /0 = UIp, d. h. der Quotient und der Rest der ganzzahligen Division von / durch p. Da die Bildkoordinate / eine binär codierte ganze Zahl ist und weil für das Ausführungsbeispiel der F i g. 4 ρ = 4 ist, wird j 0 gerade durch die beiden niedrigstelligen Bits der Binärzahl / und x0 durch die übrigen Bits von / dargestellt Diese Signale erscheinen auf den Leitungen 419 bzw. 421.

Ein weiterer zu berechnender Wert ist die Größe /2 = f 01 (Hlpq). Wenn das oben gebildete Signal f 01 auf der Leitung 413 den Wert 101 = 0 hat, dann hat /2 den Wert /2 = 0. Wenn andererseits das Signal den Wert 101 = 1 hat, dann ist die Größe /2 der Rest der ganzzahligen Division von / durch pq. Da / aber eine binär codierte ganze Zahl ist, und weil für das spezielle Ausführungsbeispiel pq = 16 ist, so wird die Größe Ulpq gerade durch die stellenwertniedrigeren vier Bits der Größe / dargestellt, welche Signale über die

Leitungen 415 den UND-Gliedern 417 zugeführt werden. Das übrige Eingangssignal für die UND-Glieder 417 wird durch den Wert fOl gebildet, welches Signal über die Leitung 413 zugeführt wird. Daher bilden die Ausgangssi^ale der UND-Glieder 417 die gewünschte Größe/2 = rO! (il/pq.

Die beiden nächsten Werte, welche durch die Grundsteuerung zu berechnen sind, sind die Größen yO = jlq und /0 = jllq. Die Bildkoordinate j ist eine binär codierte ganze Zahl und im Ausführungsbeispiel nach Fig.4 ist Q = 4. Daher werden jO und yO durch die weniger signifikanten beiden Bits vonyund durch die übrigen Bits von j dargestellt

Ein weiterer von der Grundsteuerung zu berechnender Wert ist die Größe

m = (t0l[iO ■ q + χ 01 Iq] + jllpq)llpq.

Für das Ausführungsbeispiel der F i g. 4 erscheinen die oben berechneten Werte /0 und χ 0 als Signale auf den Leitungen 421 bzw. 419. Der durch beiden niedrigstelligen Bits von χ 0 dargestellte Wert χ OHq erscheint als Signal auf den Leitungen 423. Die Summe iO ■ q + xOllq kann durch Verketten bzw. Nebeneinanderstellen der Werte /0 und χ 01 Iq gebildet werden. Dieses Summensignal wird über die Leitungen 426 den UND-Gliedern 427 zugeführt. Das andere Eingangssignal für die UND-Glieder 427 wird durch den Wert ί 01 gebildet, was das Komplement der vorher bestimmten Größen fOl ist. Dieser Wert fOl wird durch den Inverter 425 gebildet und über die Leitung 424 zu den UND-Gliedern 427 geleitet. Die Ausgangssignale der UN D-Glieder 427 bilden die Größe

i~ÖT[/0 · q + x0llq\

welche als Signal auf den Leitungen 428 der Addiersclialtung 431 als ein Eingangswert zugeführt wird. Der andere Eingangswert ist die Größe j/lpq, weiche durch die vier niedrigstelligen Bits des Wertes j verkörpert wird. Diese Größe jllpq wird als Signal auf den Leitungen 429 der Addierschaltung 431 zugeführt. Folglich enthalten die vier niedrigstelligen Bits auf den Ausgangsleitungen 433 der Addierschaltung 431 die gewünschte Größe

m = (föl[/0 · q + xOllq] + jllpqppq.

Die letzten beiden durch die Grundsteuerung zu liefernden Ausgangssignale sind die Größen u 0 = mlq und v0 — mlIq. Diese werden bei dem Ausführungsbeispiel nach F i g. 4 durch die beiden niedrigstelligen bzw. durch die übrigen Bits der oben berechneten Größe m gebildet.

F i g. 5 zeigt Einzelheiten einer der Zeilensteuerungsschaltungen, wie sie in Blockform in der F i g. 3 mit den Bezeichnungen 53, 55 oder 57 angedeutet sind. Die gezeichnete Schaltung ist mit der u-ten Zeile von Speichermoduln verbunden, wobei u im Bereich 0 < u < ρ liegt. Die Eingangssignale für diese Schaltung sind die Zeilennummer u und das Bündel der Signale R. R enthält die Werte fOO, /0, y0 und u0, welche durch die Grundsteuerschaltung 51 bereitgestellt werden. Die Ausgangssignale der Schaltung bestehen aus den Werten f 00, yu, Iu 2 und eu 3, welche entsprechend den Verknüpfungen berechnet werden, deren Formeln unten in der F i g. 5 angegeben sind. Diese Werte enthalten Adresseninformation, welche für die Berechnung der Speicherzellenadressen in den Speichermoduln der u-ten Zeile von Moduln gebraucht werden.

Ein erster Wert, der durch die Zeilensteuerung zu berechnen ist, ist die Größe ζ = (u— u 0)//p. Die Inverter 501 und die Addierschaltung 503 dienen dazu, uO von u zu subtrahieren, wobei die bekannte Beziehung

u—uO = u + ÜÖ + 1

verwendet wird. Da in dem Ausführungsbeispiel ρ = 4 ist, bilden die beiden weniger signifikanten Ausgabebits ίο der Addierschaltung 503 auf den Leitungen 505 die gewünschte Größe

z= (u-uoy/p.

Der nächste durch die Zeilensteuerung zu berechnende Wert ist die Größe

yu = yO + tOO(z-\\

Die Addierschaltung 507 liefert den Wert yO-1OO über die Leitungen 509 an die Addierschaltung 513 und an die Halb-Addierschaltung 515. Die UND-Glieder 511 liefern den Wert /OO · 3 an die Addierschaltung 513. Folglich berechnen, zusammengenommen, die Addierschaltung 513 und die Halb-Addierschaltung 515 die gesuchte Größe

^2> >u = yO+ fOOfz-1).

Ein weiterer durch die Zeilensteuerung zu berechnender Wert ist die Größe

eu 1 = EQ(Z, 0),

d.h. eul ist eine Boolesche Variable mit dem Wert eu 1 = 1 für ζ = 0 und mit dem Wert eu 1 = 0 für z=l. Das ODER-Glied 517 und der Inverter 519 bestimmen, ob ζ = 0 ist und liefern das Signal

eul = EQ(Z₁O)

auf der Leitung 521.

Weitere durch die Zeilensteuerung zu berechnende Werte sind die Booleschen Variablen Iu = LT(z, /0) und eu2 = EQ(z,i0). Iu = 1 für ζ < /0 und eu2 = 1 für ζ = JÖ. Die Inverter 523 und die Addierschaltung 525 dienen dazu, den Wert /0 von der Größe ζ nach der Beziehung

Z-/0 = ζ + TO + 1

zu subtrahieren. Der Inverter 523 invertiert den von der Addierschaltung 525 gelieferten Übertrag, um den Wert

Ju = LT(z-i0,0) = LT(z,i0)

zu berechnen, während das ODER-Glied 527 und der Inverter 529 das Signal

eu2 = EQ(z-i0,0) - EQ(z,i0)

auf der Leitung 531 bereitstellen.

Der letzte durch die Zeilensteuerung zu berechnende Wert ist die Boolesche Variable

eu3 = iOO · eu 1 + fÖÖ · eül (Iu2 + eu2\

Diese Variable wird durch die ODER-Glieder 533 und 543, durch die Inverter 535 und 537 und durch die UND-Glieder 539 und 541 berechnet

Fig.6 zeigt Einzelheiten einer der Spaltensteuerungsschaltungen, wie sie in Blockform in der F i g. 3 mit den Bezeichnungen 52,54 oder 56 angedeutet sind. Die gezeichnete Schaltung ist der v-ten Spalte von Speichermoduln zugeordnet, wobei ν im Bereich 0 < ν < q liegt. Die Eingangssignale für diese Schaltung sind die Spaltennummer ν und das Bündel der

Signale C C enthält die Werte f 01, JtrO, JQ und vO, weiche durch die Grundsteuerschaltung 51 bereitgestellt werden. Die Ausgangssignale der Schaltung bestehen aus den Werten fOl, xv, IvI, evl und Iv 2, weiche entsprechend den Verknüpfungen berechnet werden, deren Formeln unten in der Fi g. 6 angegeben sind. Diese Werte enthalten Adresseninformation, weiche für die Berechnung der Speicherzellenadressen in den Speichermoduln der v-ten Spalte von Moduln gebraucht werden.

Ein erster Wert, der durch die Spaltensteuerung zu berechnen ist, ist die Größe

xv= xQ + fOlfjV-

Die Inverter 601 und die Addierschaltung 603 dienen dazu, vO von ν zu subtrahieren. Die beiden niedrigstelligen Bits von der Addierschaltung 603 auf den Leitungen 605 enthalten die Größe (ν-ν Q)IIq. Infolgedessen dienen die UND-Glieder 607, die Addierschaltung 609 und die Halb-Addierschaltung 611 dazu, die gewünschte Größe

xv = χ Q + rOl [Cv- vOy/q]

zu berechnen.

Die nächsten beiden zu berechnenden Größen sind die Booleschen Variablen Iv ί = LT(ν, vO) und ev 1 = EQ(v, vQ). Es ist Iv 1 = 1, wenn ν < vO ist, und evl = 1, wenn ν = vO ist Der Inverter 613 invertiert den von der Addierschaltung 603 gelieferten Übertrag, um den Wert

Iv 1 = LT(v- ν0,0) = LT(v, vO)

zu berechnen, während das ODER-Glied 615 mit dem invertierenden Ausgang 617 den Wert

evl = EQ[(v- v0y/q,O) = EQ(ν, νQ)

berechnet

Die letzte durch die Spaltensteuerung zu berechnende Größe ist die Boolesche Variable

/v2 = LT<[v-tQ\(xQllqjyIqJQ).

Die Größe χ QIIq wird durch die beiden niedrigstelligen Bits von χ Q gebildet Dieses Signal wird über die Leitungen 619 den UND-Gliedern 623 zugeführt. Infolgedessen liefern der Inverter 621 und das UND-Glied 623 die Größe tO\(xQIIq) an die Inverterschaltungen 625. Die Addierschaltung 627 dient mit den Invertern 625 dazu, den Wert r 01 (x QlIq) von ν zu subtrahieren und die beiden niedrigstelligen Bits dieser Differenz, nämlich die Größe

[v-tQ\(xQllqjyiq,

an die Addierschaltung 631 zu liefern. Die Addierschaltung 631 dient in Verbindung mit den Invertern 629 dazu, den Wert j 0 von der Größe

[v-tÖ\(x OHqJy¹Iq

zu subtrahieren. Schließlich invertiert der Inverter 633 den von der Addierschaltung 631 gelieferten Übertrag, um so die Größe

/v2 = LTdv- tO\ (xQlIqjyIq-jQ,Q) = ZTQV-ί 01 (xQllqyIqJQ)

zu berechnen.

F i g. 7 zeigt Einzelheiten einer der Modulsteuerungsschaltungen 59, wie sie als Blöcke 59, 60 oder 63 in Fig.3 dargestellt sind. Es ist im einzelnen die Modulsteuerung für den jt-ten Speichermodul darge stellt, wobei k im Bereich 0 < k< pq liegt Zu den Eingangssignalen für diese Schaltung gehören die Größen fOl.xv, ΛΊ, cv 1 und /v2, welche von der v-ten Spaltensteuerungsschaltung berechnet wurdea Dabei •5 ist ν mit k durch die Beziehung ν = klIq verknüpft Weitere Eingangssignale sind die Größen f 00, yu, Iu 2 und eu3, welche durch die Zeilensteuerungsschaltung für die u-te Zeile von Speichermoduln berechnet wurden, wobei υ = IcIq ist Die Ausgangssignale der ία Modulsteuemng bilden die Zellenadresse I(i,j,k, t), welche entsprechend den Verknüpfungen nach den Formeln unten in der F i g. 7 berechnet wurden.

Der erste durch die Modulsteuerung zu berechnende Wert ist die Größe

* = sv + q ■ 101 · ev\0v2 ■ Iu2 + IvI · ei/3). Es ist daher das 9-fache der Booleschen Größe 101 · evl (Jv2 · Λ/2 + /v2 - ei/3)

zum Wert xv zu addieren. Der benötigte Boolesche Wert wird berechnet und auf der Leitung 710 mittels des Inverters 701, der UND-Glieder 703, 705 und 709 und des ODER-Gliedes 707 bereitgestellt Da in dem Ausführungsbeispiel q = 4 ist, dient die Halb-Addier schaltung 711 dazu, die Größe

χ = xv + q ■ f 01 - evl (Jv2 ■ /v2 + /v2 · eu3)

dadurch zu berechnen, indem sie das auf der Leitung 710 erscheinende Signal zu dem höherwertigsten Bit von xv addiert Das Signal χ erscheint auf den Leitungen 713.

Der nächste durch die Modulsteuemng zu berechnende Wert ist die Größe

y = yu + ρ ■ 100 · Iv 1 · ei/3 + f 00 · /vT · FÖT · /v2.

Dieser Wert wird durch die Addierschaltung 725, die Halb-Addierschaltung 727 und die Addierschaltung 729 berechnet und auf die Leitungen 731 gegeben. Die Größe

iOO- /vl ■ eu3

wird durch das UND-Glied 715 bestimmt und über die Leitung 716 an die Addierschaltung 725 geliefert Die Addierschaltung 725 addiert das Vierfache dieser Variablen, denn ρ = 4, über die Leitung 716 zu dem werthöchsten Bit von yu. Die Variable iOO · /vl wird durch das UND-Glied 723 mit einem invertierenden Eingang 719 gebildet Die andere Variable fOl · /v2 wird durch das UND-Glied 721 mit einem invertierenden Eingang 717 gebildet Beide Werte werden durch die Addierschaltung 729 zu dem wertniedrigsten Bit von yu addiert

Der letzte durch die Modulsteuerschaltung für den Speichermodul k zu ermittelnde Wert ist die Speicherzellenadresse

l(ij,k,t)= x- s + y.

In dem Ausführungsbeispiel der F i g. 7 ist s = 8 und y< 8, so daß l(iJ,K t) einfach so erhalten wird, daß man die auf den Leitungen 713 und 731 erscheinenden Werte von χ und y nebeneinander setzt. Die Speicherzellenadresse l(i,j,k, t) wird über die Leitungen 733 an den Speichermodul Jt geliefert.

Die F i g. 8 bis 13 erläutern die Leitwegschaltung 8 der F i g. 1. Diese Schaltung dient dazu, die Information der

M Bildpunkte irgendeiner Unlermatrix der Gestalt 1 χ pq, pq χ 1 oder ρ χ q in der richtigen Weise zwischen den Speichermoduln 21,23 bis 25 und dem Datenregister 39 zu verschieben. Die Schaltung muß dabei auf entspre-

chende Steuersignale P der Grundsteuerschaltung auf den Leitungen 15 reagieren, um die Information der Bildpunkte zwischen den Speichermoduln und den entsprechenden Bitpositionen des Datenregisters richtig zu leiten. Die Leitwegschaltung 8 enthält die nach rechts drehende Umordnungsschaltung 47 und die nach links drehende Umordnungsschaltung 49. Die F i g. 8 bis 13 beschreiben die Arbeitsweise der Leitwegschaltung sowohl in Form der Schaltalgebra als auch anhand eines Ausführungsbeispiels der Schaltung. Die algebraische Beschreibung paßt allgemein für alle Kombinationen der Entwurfsgrößen, während das dargestellte Ausführungsbeispiel für den speziellen Fall gilt, daß ρ = q = 4 ist

Fig.8 gibt einen Überblick über die Umordnungsschaltung Pi, welche in Fig. 1 mit 47 bezeichnet ist Diese Schaltung leitet die Elemente der gewünschten Untermatrix aus dem Datenregister 29 in die entsprechenden Speichermoduln 21, 23 bis 25. Sie enthält drei getrennte Umordnungsschaltungen, nämlich zwei um einen variablen Betrag die Daten nach rechts zyklisch vertauschende Schaltungen 801 und 805 sowie eine spezielle Schaltung 803. Die Steuersignale für diese drei Schaltungen sind die auf den Leitungen 807, 809 bzw. 811 von der Grundsteuerschaltung nach Fig.4 der Adressensteuerung gelieferten Booleschen Variablen / 2, f 01 und 777, welche das Bündel der Signale Pbilden.

Fig.9 zeigt ein Ausführungsbeispiel für die in der Fig.8 dargestellten Permutatoren 801 und 805 mit veränderlicher Rechtsdrehung. Dieser Permutator hat 16 Dateneingänge 813, vier Steuereingänge 819 und 16 Datenausgänge 817. Die Reihenfolge der Bildpunkteeingangssignale auf den Leitungen 813 wird um eine Anzahl von Positionen nach rechts zyklisch verschoben, die gleich dem binären Steuerwert auf den Leitungen 819 ist, und diese verdrehte Reihenfolge von Bildpunkten wird auf den Leitungen 817 ausgegeben. Die Schaltung besitzt vier einfache Umordner 821,823,825 und 827, um die gewünschte Drehung zu erreichen. Jeder dieser einfachen Umordner reagiert auf ein Bit des Steuerwertes auf den Leitungen 819 durch zyklisches Vertauschen seiner Eingangssignale um einen festen Betrag, wenn das Steuerbit eine Eins, und durch Nicht-Drehung seiner Eingangssignale, wenn das Steuerbit eine Null ist Der Umordner 821 reagiert beispielsweise auf das wertniederste Steuerbit auf der Leitung 820 durch Umordnen seiner Eingangssignale um eine Position nach rechts, wenn das Steuerbit eine Eins ist, und durch Nicht-Verdrehung oder Durchschalten seiner Eingangssignale, wenn das Steuerbit eine Null ist In jedem Fall werden die umgeordneten oder nicht umgeordneten Eingangssignale durch den Permutator 821 auf die Leitungen 815 ausgegeben.

Fig. 10 zeigt ein Ausführungsbeispiel für den in der F i g. 8 dargestellten Permutator 821. Die Eingangsdaten auf den Leitungen 813 werden direkt und ohne Drehung zu den UND-Gliedern 831 geleitet Diese Daten werden außerdem um eine Position nach rechts verschoben zu den UND-Gliedern 829 geleitet Wenn das auf der Leitung 820 erscheinende Steuerbit eine binäre Null ist, werden die UND-Glieder 829 gesperrt und der Inverter 828 liefert ein Einschaltsignal über die Leitung 830 an die UND-Glieder 831. Die Eingangsdaten auf den Leitungen 813 werden somit ohne Drehung direkt auf die Ausgangsleitungen 815 über die UND-Glieder 831 und die ODER-Glieder 833 geleitet Wenn umgekehrt das auf der Leitung 820 erscheinende Steuerbit eine binäre Eins ist, werden die UND-Glieder 829 eingeschaltet und der Inverter 828 liefert ein Sperrsignal Ober die Leitung 830 an die UND-Glieder 831. Die Eingangsdaten auf den Leitungen 813 werden daher in gedrehter Form über die UND-Glieder 829 und die

s ODER-Glieder 833 auf die Ausgangsleitungen 815 gegeben.

Die spezielle Schaltung 51, welche in der F i g. 8 mit der Nummer 803 bezeichnet ist, hat 16 Dateneingänge d(0), d'(\) .... d'(15) auf der, Leitungen 802, ein

ίο einziges Steuerbit rOl auf der Leitung 809 und 16 Datenausgänge ef{0), ef(l\ .... e'(15) auf den Leitungen 804. Die Fig. 11 beschreibt diesen Sonderpermutator 51 algebraisch und mit Hilfe einer beispielhaften Schaltung. Die algebraische Beschreibung gilt für jede Kombination der Entwurfparameter ρ und q, die Schaltungskonstruktion ist spezifisch für ρ = q = 4.

Nach der Darstellung in der Fig. 11 können die Ausgangssignale des Sonderpermutators 51 auf den Leitungen 804 durch die Beziehung

e'(k) = töi ■ d'(k) + f 01 · d'(p[k//q] + k/q).
0 < k< pq

beschrieben werden.

Wenn der Steuereingang FQT eine binäre Null ist, so daß sein Komplement f Cl eine binäre Eins ist, dann ist der i-te Ausgang d(k) gleich dem Jt-ten Eingang d(k). Das Steuereingangssignal r 01 = 0 in der F i g. 11 sperrt die UND-Glieder 837, der Inverter 835 schaltet die UND-Giieder 839 durch und die auf den Leitungen 802 erscheinenden Eingangssignale werden in unveränderter Reihenfolge auf die Ausgangsleitungen 804 über die UND-Glieder 839 und die ODER-Glieder 841 geleitet Wenn umgekehrt das Steuersignal f 01 eine binäre Eins ist, dann wird das Jt-te Ausgangssignal d (k) zum Eingangssignal

d'(p[k//q] + k/q).

In der Fig. 11 schaltet die Steuervariable 101 = 1 die UND-Glieder 837 ein und sperrt über den Inverter 835 die UND-Glieder 839. Die Eingabe

d'(p[k//q] + k/q)= d'(4[k/A] + kA)

wird somit zur Ausgabe el (k) über die UND-Glieder 837 und die ODER-Glieder 841 geleitet

Die Fig. 12 zeigt eine Übersicht der Umordnungsso schaltung 49 oder des Permutators P 2, der die aus den Speichermoduln 21, 23 und 25 ausgelesenen Untermatrixbildpunkte in die entsprechenden Positionen des Datenregisters 39 leitet Der Betrieb des Permutators P 2 wird algebraisch und mit Hilfe einer beispielhaften Schaltung beschrieben. Die algebraische Beschreibung gilt allgemein für jede Kombination der Konstruktionsparameter ρ und q, die beispielhafte Schaltung ist spezifisch für den Fall ρ = q = 4.

Nach der Darstellung in der Fig. 12 enthält der Permutator P 2 drei separate Permutatoren, nämlich die beiden linksdrehenden Permutatoren 901 und 905, und den Sonderpermutator 903. Diese Permutatoren werden durch die Werte / 2, r 01 und m gesteuert, die auf den Leitungen 907 bzw. 909 und 911 erscheinen. Diese drei b5 Werte bilden zusammen das Signalbündel P, das von der Grundsteuerschaltung 51 der Adressensteuerung 7 geliefert wird. Die veränderbaren linksdrehenden Permutatoren 901 und 905 sind praktisch die umgekehr-

ten Versionen der durch in den Fig.9 und 10 beschriebenen rechtsdrehenden Permutatoren. Der Sonderpermutator S2, der in der Fig. 12 mit der Zahl 903 bezeichnet ist, wird in der Fig. 13 näher beschrieben. Seine Ausgangssignale auf den Leitungen 912 sind eine von zwei möglichen Permutationen der auf den Leitungen 904 empfangenen Hingangssignale. Wenn das Steuersignal f 01 auf der Leitung 909 eine binäre Null ist, sind beispielsweise die Ausgänge mit den Eingängen identisch. Diese Identitätsdarstellung wird durch die in der F i g. 13 dargestellte Schaltung erreicht, weil der Steuereingang i01 = 0 die UND-Glieder 915 sperrt und der Inverter 913 die UND-Glieder 917 einschaltet, so daß die Eingangssignale durch die UND-Glieder 917 und die ODER-Glieder 919 direkt übertragen werden. Wenn andererseits der Steuereingang f 01 eine binäre Eins ist, dann kann die durch den Sonderpermutator 52 erreichte Permutation durch die Beziehung

d'(k) = e'(q[k//p] + k/p), 0 < k < pq

beschrieben werden. In der Fig. 13 schaltet die Steuervariable i01 = 1 die UND-Glieder 915 ein und sperrt über den Inverter 913 die UND-Glieder 917. Die Eingabe

e'(q[k//p] + k/p) = e'(4[Jk//4] + k/4)

wird somit zur Ausgabe d (k) Ober die UND-Glieder 915 und die ODER-Glieder 919 geführt.

Es wird eine Zugriffsmethode und die dazu geeignete Speichereinrichtung beschrieben, welche den Zugriff zu allen Untermatrizen der Form 1 χ pq, pq χ 1 oder

in ρ χ q innerhalb einer Bildpunktmatrix der Größe rp χ sq ermöglicht, welche in einer wortorganisierten Speichereinrichtung gespeichert ist und wenn diese Daten entsprechend vorbestimmten Verknüpfungen verteilt sind. Im wesentlichen erfordert diese Speichereinrichtung nur pq Speichermoduln, zwei Umordnungsschaltungen und zugehörige Verknüpfungs- und Steuerschaltungen, um den Zugriff zu den Untermatrizen zu ermöglichen. Die beschriebene Speichereinrichtung für binäre Bildinformationen kann in leichter Weise durch Verdoppelung oder mehrfache Zufügung dieser Schaltungen so erweitert werden, daß sie auch Bildpunkte für Halbtonbilder oder Farbbilder behandeln kann, wobei jeder einzelne Bildpunkt mehrere Bits an Speicherraum erfordert

Hierzu 13 Blatt Zeichnungen

Claims

Patentansprüche:

1. Speichereinrichtung für bildliche Darstellungen betreffende Daten mit Adressierungsschaltungen und Adressenumrechnern, die innerhalb eines Speicherzyklus durch nur einen Zugriff das gemeinsame Speichern oder Auslesen von Daten einer Anzahl ρ χ q Bildpunkte aus einer Matrix mit rp χ sp-Bildpunkten /(*, *) ermöglicht, die als Untermatrix in der Form einer Zeile 1 χ pq oder eines Rechtecks ρ χ q gespeichert und verarbeitbar sind, wobei jeder Bildpunkt /(O^ einen Booleschen Wert annimmt, wenn die Bildpunkt-Koordinaten i,j in den Wertebereichen 0 < / < rp und 0 < j χ sq liegen, wobei p, q, r und s ganze Zahlen bedeuten, wobei die Speichereinrichtung aus an sich bekannten Speichermoduln besteht, wobei zu einem Zeitpunkt Zugriff zu jedem Speichermodul erfolgt und die Adresse eines Speichermoduls durch eine Modulzuordnungsfunktion M(Uj) gegeben ist und jeder Bildpunkt mit dem Adressenumrechner innerhalb der Speichereinrichtung ermittelt wird, der dann entweder ausgelesen oder geschrieben wird, dadurch gekennzeichnet, daß eine Adreßsteuereinrichtung (7) mit einer Leitwegschaltung (8) verbunden ist, wobei die die Bildpunkte angebenden Adressenzuordnungsfunktionen ganzzahlige Funktionen sind, die in folgender Weise definiert sind: