DE2543515A1 - Verfahren zum regenerieren der speicherinhalte von speicherzellen in mos-speichern und mos-speicher zur durchfuehrung des verfahrens - Google Patents

Verfahren zum regenerieren der speicherinhalte von speicherzellen in mos-speichern und mos-speicher zur durchfuehrung des verfahrens

Info

Publication number
DE2543515A1
DE2543515A1 DE19752543515 DE2543515A DE2543515A1 DE 2543515 A1 DE2543515 A1 DE 2543515A1 DE 19752543515 DE19752543515 DE 19752543515 DE 2543515 A DE2543515 A DE 2543515A DE 2543515 A1 DE2543515 A1 DE 2543515A1
Authority
DE
Germany
Prior art keywords
memory
memory cells
regeneration
decoder
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752543515
Other languages
English (en)
Inventor
Erich Bischoff
Juergen Dipl Phys Dangel
Erich Dipl Ing Stein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19752543515 priority Critical patent/DE2543515A1/de
Publication of DE2543515A1 publication Critical patent/DE2543515A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

  • "Verfahren zum Regenerieren der Speicherinhalte von
  • Speicherzellen in MOS-Speichern und MOS-Speicher zur Durchführung des Verfahrens" Die Erfindung bezieht sich auf ein Verfahren zum Regenerieren der Speicherinhalte von Speicherzellen in MOS-Speichern und auf einen MOS-Speicher zur Durchführung dieses Verfahrens.
  • Zu Beginn der Entwicklung hochintegrierter Speicher in MOS-Technik wurden statische Speicherzellen verwendet, die aus 6 oder 8 Transistoren bestanden und eine verhältnismäßig grosse Fläche auf einem Chip beanspruchten.
  • Um zu höheren Integrationsdichten zu kommen, wurden in der Folge dynamische Speicherzellen entwickelt, die zum Beispiel aus drei Transistoren oder aus nur einem Transistor und einem Speicher kondensator bestehen. Bei derartigen dynamischen Speicherzellen wird Information in Form einer elektrischen Ladung auf einer Kapazität gespeichert, die bei einer aus drei Transistoren bestehenden Speicherzelle als parasitäre Gate-Substrat-Kapazität besteht, wogegen bei einer aus einem Transistor bestehenden Speicherzelle zusätzlich ein echter Speicherkondensator im Layout vorzusehen ist.
  • Infolge von Leckstrdmen bleibt die gespeicherte Ladung nur kurze Zeit erhalten, so daß in gewissen Zeitintervallen, typisch alle zwei Millisekunden, die im Speicher enthaltene Information aufgefrischt werden muß.
  • Die Auffrischung der gespeicherten Information wird durch eine äußere Steuerung bewirkt, zum Beispiel eine im Speichersystem zusätzlich eingebaute Schaltung oder durch Programmsteuerung über eine Datenverarbeitungseinheit (CPU . Central Processing Unit). Im ersten Fall kann die CPU während des Auffrischvorganges nicht auf den Speicher zugreifen, im zweiten Fall steht die CPU während der Auffrischung nicht für ihre eigentliche Aufgabe zur Verfügung. In beiden Fällen ist also zusätzlicher Aufwand zur Informationsauffrischung erforderlich, der insbesondere bei kleinen Sreichersystemen stark ins Gewicht fällt.
  • Zur Informationsauffrischung bei dynamischen Speicherzellen sind bereits einige Vorschläge bekannt geworden, die darauf basieren, daß über die während einer bestimmten Zeit als Folge von Speicherzugriffen automatisch ausgeführten Auffrischvorgänge Buch geführt wird und nach Ablauf der maximalen Auffrischperiode auch alle übrigen bis dahin noch nicht aufgefrischten Speicherzellen aufgefrischt werden. Diese Methoden verringern den Zeitaufwand zur Auffrischung des Speichers, benötigen aber zusätzlichen Aufwand zur Steuerung und lassen darüberhinaus kein synchrones Arbeiten von CPU und Speicher zu.
  • Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zum Regenerieren der Speicherinhalte von Speicherzellen in MOS-Speichern zu schaffen. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß jeder Arbeitszyklus des Speichers unterteilt wird in einen ersten Zeitabschnitt, in dem nur Auffrischvorgänge ablaufen und in einen weiteren Zeitabschnitt, in dem nur Lese- und/oder Schreibvorgänge durchgeführt werden.
  • Bei Anwendung dieses Verfahrens lassen sich die Auffrischvorgänge 1it#geringem Aufwand durchfllhren. Dies ist besonders bei relativ kleinen Speichersystemen vorteilhaft.
  • Weitere Merkmale der Erfindung gehen aus der nachfolgenden Beschreibung und den Unteransprüchen hervor.
  • Die Erfindung wird nachfolgend unter Bezug auf die Zeichnung näher beschrieben. Fig. 1A zeigt die Aufteilung eines Arbeitszyklus 10 in einen ersten Teil 11 und einen weiteren Teil 12.
  • Während des Zeitintervalls 11 finden nur Auffrischvorgän und während des Zeitintervalls 12 Lese- und/oder Schreibvorgänge statt. Die Zyklen 10 laufen synchron zu den Zyklen der CPU ab.
  • Damit ist sichergestellt, daß Auffrisch- und Speicherbetrieb unabhängig voneinander sind und folglich auch keine Wartezeiten für die CPU infolge von Auffrischvorgängen in Speichern entstehen.
  • Fig. 1B zeigt eine Anzahl Speicherzyklen 20. Auf eine gewisse Anzahl Zyklen ohne Auffrischung folgt ein Zyklus mit Auffrischung.
  • In diesem Zyklus wird eine Zeile des Speicherzellenfeldes aufgefrisch. Auf diese Weise werden sequentiell alle Zeilen aufgefrische Typisch müssen innerhalb von 2 ms alle Zeilen mindestens einmal aufgefrischt werden, um eine abgespeicherte Information zu erhalten. Wenn die Zykluszeit des Speichers beispielsweise 5/us beträgt, und das Speicherzellenfeld 64 Zeilen umfaßt, muß nach Jeweils 2 ms/64 1 31,25 /u8, also in Jedem sechsten Speicherzyklus eine Zeile aufgefrischt werden Figur 2 zeigt das Blockschaltbild eines MOS-Speichers zur Durchführung des erfindungsgemäßen Verfahrens Speicherzellenfeld 30 bestehend aus dynamischen Speicherzellen, Decoder 31, die an die Wortleitungen der Speicherzellen angeschlossen sind sowie Lese-und Schreibverstärker 38 die an die Bitleitungen der Speicherzellen angeschlossen sind, sind an sich bekannt und werden deshalb nicht näher beschrieben. Die von der CPU kommende Arbeitsadresse für die Auswahl einer oder mehrerer Speicherzellen wird in einem Adreßregister 33 zwischengespeichert. Während der Zeitabschnitte 12, in denen Lese- und/oder Schreibvorgänge stattfinden können, werden die Adressen aus dem Adreßregister 33 über den Multiplexer 32 auf die Decoder 31 durchgeschaltet. Damit wird eine Zeile des Speicherzellenfeldes ausgewählt. Der Ablauf der Lese- und Schreibvorgänge ist ebenfalls bekannt und nicht Gegenstand dieser Beschreibung. Während der Zeitabschnitte 11, in denen der Inhalt Jeweils einer Speicherzellenzelle aufgefrischt wird, wird der Inhalt des Zykluszählers 34 über den Multiplexer 32 auf den Decoder 31 geschaltet. Der Zykluszähler 34 enthält dabei die Adresse der Zeile, die aufzufrischen ist.
  • Wenn 64 Zeilen vorhanden sind, ist der Zykluszäler also ein Zähler mod 64, das heißt er zählt 0,1,2,.,.,62,63,0,1,.,. . DerDer Takt für den Zyklus zähler 34 wird aus dem Systemtakt 36 durch Untersetzung in einem Taktteiler 35 gewonnen. Wenn der Systemtakt beispielsweise eine Periodendauer von 5/us hat, muß der Taktteiler 35 die Frequenz des Systemtaktes 36 durch 6 teilen, damit bei 64 vorhandenen Zeilen Jede Zeile mindestens alle 2 ms aufgefrisoht wird Der Systemtakt 36 wird ebenso wie der Anfangstakt 39 an zentraler Stelle erzeugt und zur Synchronisation der einzelnen Funktionsgruppen des Systems benützt0 Eine Takterzeugungseinheit 37 steuert den internen Ablauf von Auffrisch-, Lese- und Schreibzyklen. Figur 3 zeigt ein weiteres bevorzug tes Ausführungsbeispiel eines MOS-Speichers zur Durchführung des erfindungsgemäßen Verfahrens. Der Zykluszähler 34a ist hier als Schieberegister ausgeführt, das ebensoviele Stufen enthält wie das Speicherzellenfeld 30 Speicherzellenzeilen aufweist.
  • Durch die Ausbildung des Zyklus zählers als Schieberegister kann im Layout des MOS-Speichers Platz eingespart und damit eine grössere Packungsdichte erreicht werden. In einer Stufe des Schieberegisters 34a ist eine logische Eins enthalten, die angibt welche Speicherzellenzele aufzufrischen ist; alle anderen Stufen des Schieberegisters enthalten eine logische Null. Die logische Eins läuft im Schieberegister 34a um, gesteuert von dem Ausgang des Taktteilers 35. Taktteiler und Takterzeugungseinheit wirken wie im MOS-Speicher von Fig. 2. Der Multiplexer, der zwischen Arbeitsadresse und Auffrischadresse umschaltet, ist mit im Decoder 31a enthalten. Das Schieberegister wird durch den Systemtakt 36 und den Anfangstakt 39 bei Einschalten des Systems so vorgesetzt, daß in genau einr Stufe eine logische Eins und in allen anderen Stufen logische Nullen enthalten sind.
  • Unter Bezug auf Fig. 4 wird eine Weiterbildung eines MOS-Speichers erläutert, bei dem eine Speicherzellenzeile auch in 2 aufeinanderfolgenden Arbeitszyklen aufgefrischt werden kann, wodurch eine kürzere Arbeitszykluszeit erreichbar ist. Beispielsweise wird im Zyklus 40 während einer Zeitspanne 42 der Inhalt einer Zeile gelesen und zwischengespeichert. Im Zyklus 41 kann dann während der Zeitspanne 43 die zwischengespeicherte Information in die aufzufrischende Speicherzellenzeile zurückgeschrieben werden. Durch eine Steuerung muß aber sichergestellt werden, daß wenn im Zyklus 40 in eine bestimmte Speicherzellenzeile geschrieben wurde, für diese Zeile während des Zyklus 41 der zweite Teil des iuffrischzyklus 43 stattfinden kann.
  • L e e r s e i t e

Claims (3)

  1. Patentansprilche Verfahren zum Regenerieren der Speicherinhalte von Speicherzellen in MOS-Speichern, dadurch gekennzeichnet, daß jeder Arbeitszyklus des Speichers unterteilt wird in einen ersten Zeitabschnitt, in dem nur Auffrißchvorgange ablaufen und in einen weiteren Zeitabschnitt, in dem nur Lese- und/oder Schreibvorgänge durchgeführt werden.
  2. 2. riOS-Speicher zur Durchfdhrung des Verfahrens nach inspruch 1 mit einem aus dynamischen Speicherzellen bestehenden Speicherzellenfeld mit einem an die Wortleitungen der Speicherzellen angeschlossenen Decoder und an die Bitleitungen der Speicherzellen angeschlossenen Lese- und Schreibverstärkern mit einer von einer Zentraleinheit (CPU) beeinflußten Takterzeugungseinheit gekennzeichnet durch einen der Takterzeugungseinheit (37) nachgeschalteten, den Systemtakt herabsetzenden Taktteiler (35), einen die Jeweils aufzufrischende Zeile des Speicherzellenfeldes bestimmenden Zykluszähler (34), einAdreßregister (33) zur Abspeicherung der Arbeitsadressen, sowie einer zwischen dem Adreßregister (33) und der Decoderschaltung (31) angeordneten Multiplexerschaltung (32).
  3. 3. flOS-Speicher nach Anspruch 2, dadurch gekennzeichnet, daß der Zykluszähler (34a) als Schieberegister ausgebildet ist.
DE19752543515 1975-09-30 1975-09-30 Verfahren zum regenerieren der speicherinhalte von speicherzellen in mos-speichern und mos-speicher zur durchfuehrung des verfahrens Withdrawn DE2543515A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752543515 DE2543515A1 (de) 1975-09-30 1975-09-30 Verfahren zum regenerieren der speicherinhalte von speicherzellen in mos-speichern und mos-speicher zur durchfuehrung des verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752543515 DE2543515A1 (de) 1975-09-30 1975-09-30 Verfahren zum regenerieren der speicherinhalte von speicherzellen in mos-speichern und mos-speicher zur durchfuehrung des verfahrens

Publications (1)

Publication Number Publication Date
DE2543515A1 true DE2543515A1 (de) 1977-04-07

Family

ID=5957801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752543515 Withdrawn DE2543515A1 (de) 1975-09-30 1975-09-30 Verfahren zum regenerieren der speicherinhalte von speicherzellen in mos-speichern und mos-speicher zur durchfuehrung des verfahrens

Country Status (1)

Country Link
DE (1) DE2543515A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204254A (en) * 1977-05-25 1980-05-20 Ing. C. Olivetti & C., S.P.A. Electronic computer including an information refreshing arrangement
DE3305501A1 (de) * 1982-03-10 1983-09-15 Hitachi, Ltd., Tokyo Dynamischer speicher mit direktem zugriff
EP0166974A2 (de) * 1984-05-31 1986-01-08 Kabushiki Kaisha Toshiba Dynamischer Direktzugriffspeicher
EP0237785A2 (de) * 1986-02-14 1987-09-23 Kabushiki Kaisha Toshiba Dynamischer Lese-Schreibspeicher mit Auffrischwirkung

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204254A (en) * 1977-05-25 1980-05-20 Ing. C. Olivetti & C., S.P.A. Electronic computer including an information refreshing arrangement
DE3305501A1 (de) * 1982-03-10 1983-09-15 Hitachi, Ltd., Tokyo Dynamischer speicher mit direktem zugriff
US4549284A (en) * 1982-03-10 1985-10-22 Hitachi, Ltd. Dynamic MOS random access memory
EP0166974A2 (de) * 1984-05-31 1986-01-08 Kabushiki Kaisha Toshiba Dynamischer Direktzugriffspeicher
EP0166974A3 (en) * 1984-05-31 1989-04-26 Kabushiki Kaisha Toshiba Dynamic ram
EP0237785A2 (de) * 1986-02-14 1987-09-23 Kabushiki Kaisha Toshiba Dynamischer Lese-Schreibspeicher mit Auffrischwirkung
EP0237785A3 (en) * 1986-02-14 1990-07-18 Kabushiki Kaisha Toshiba Dynamic read/write memory with improved refreshing operation
US4984208A (en) * 1986-02-14 1991-01-08 Kabushiki Kaisha Toshiba Dynamic read/write memory with improved refreshing operation

Similar Documents

Publication Publication Date Title
DE69104498T2 (de) Synchrone auffrischung eines dynamischen ram-speichers.
DE3686436T2 (de) Speichersystem mit hoher leistung.
DE3588042T2 (de) Dynamischer Halbleiterspeicher mit einer statischen Datenspeicherzelle.
DE19530100C2 (de) Integrierte Dram-Schaltung mit Reihenkopierschaltung und Verfahren
DE2803989A1 (de) Wahlfreie zugriffsspeichervorrichtung fuer digitale daten
DE2230987C2 (de)
DE3022118C2 (de) Ansteuerschaltung für ein Zeichen/Graphik-Anzeigegerät
DE2521436B2 (de) Informationswiedergewinnungsanordnung
DE3311948C2 (de)
DE2617408A1 (de) Datenverarbeitungsgeraet
EP0036579B1 (de) Verfahren zum Regenerieren von in einem dynamischen MOS-Speicher gespeicherten Daten
DE4317887A1 (de) Dynamische Speichervorrichtung für wahlfreien Zugriff mit Selbst-Refresh-Funktion
DE2310631A1 (de) Speicherhierarchie fuer ein datenverarbeitungssystem
DE69128061T2 (de) Halbleiterspeicheranordnung
DE4124904A1 (de) Halbleiterspeichervorrichtung, faehig nicht-periodische auffrischungsoperationen auszufuehren
DE2515099A1 (de) Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten
DE3789726T2 (de) Register mit Einrichtungen zum gleichzeitigen Auslesen und Einschreiben über vielfache Anschlüsse.
DE2326516B2 (de) Verfahren und anordnung zur steuerung des zugriffs und der regenerierung bei einem dynamischen speicher fuer die speicherung digitaler information
DE1271191B (de) Einrichtung zur UEbertragung von Informationseinheiten in die Binaerstellen eines Umlaufspeichers
DE3432799A1 (de) Dynamische halbleiterspeicheranordnung mit geringerem energieverbrauch beim internen regenerationsbetrieb
DE2221442A1 (de) Assoziativspeicher
DE2543515A1 (de) Verfahren zum regenerieren der speicherinhalte von speicherzellen in mos-speichern und mos-speicher zur durchfuehrung des verfahrens
DE1524155B2 (de) Verfahren und schaltungsanordnung zum einspeichern und oder lesen von informationen in einem speichersystem das mit mehre ren verarbeitungsei nrichtungen einer datenverarbeitungsanlage zusammenarbeitet
EP0012207B1 (de) Speicherhierarchie mit Ladungsverschiebungsspeicher
DE3535215C2 (de)

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee