DE2541472A1 - Verarbeitungssystem fuer diskrete analogsignale - Google Patents

Description

PATENTANWALT DIPL-ING. LEO FLEUCHAUS

254U72

8 MÖNCHEN 71,den 16. 9. 75 Malchloratraß« 42

Eig. Z. : WS32P-1325

Westinghouse Electric Corp. Westinghouse Building

Gateway Center, Pittsburgh Pennsylvania 15222, USA

Verarbeitungssystem für diskrete Analogsignale

Die Erfindung betrifft ein Verarbeitungssystem für diskrete Analogsignale und insbesondere eine Ladungsübertragungseinrichtung (CTD) und speicherbare MNOS-Speicherelemente.

Es ist bekannt, digitale Verarbeitungssysteme (DSP) für viele Anwendungsbereiche einzusetzen, da die Kosten der digitalen integrierten Schaltkreise, welche hierfür zur Verfügung stehen, verhältnismäßig niedrig sind. Verglichen mit analogen Signalverarbeitungstechniken ist die digitale Signalverarbeitung bevorzugt worden, da nicht nur die Kosten, sondern auch das Gewicht der Anlagen bei vergrößerter Genauigkeit und Flexibilität verringert werden konnte. Der einzige gegenwärtige Vorteil der analogen Signalverarbeitungstechnik besteht in dem geringeren Leistungsverbrauch. Eine weitere Technik, die als diskrete analoge

Fs/mü Signalver-

609813/0818 ·"

WS32P-1325

Signalverarbeitung (DASP) bekannt ist, stellt eine Alternative zu den voraus stehend erwähnten Verarbeitungsmethoden dar und arbeitet in der Weise, daß in bestimmten regelmäßigen Intervallen ein Analogsignal abgetastet wird , um eine Folge von Analogsignalen oder Signalproben zu schaffen, von denen zeitlich gesehen jeweils nur eine verarbeitet wird und in der Amplitude die Information enthält. Auf diese Weise erhält man Analogsignalproben, die den digitalen Bits von Digitalsignalen entsprechen. Auf diese Weise werden die Funktionen in einem DASP-System wesentlich verringert, wodurch sich auch eine wesentlich geringere Anzahl von Elementen ergibt, die für die Durchführung des Verarbeitungsvorganges erforderlich sind.

Bei einem DASP-System wird das analoge Eingangssignal in einem bestimmten konstanten Rhythmus bzw. mit einer konstanten Frequenz F abgetastet und die einzelnen Signalproben gespeichert, weiterübertragen und durch analoge Systemteile weiterverarbeitet. Bei einem DSP-System werden digitale Proben bzw. quantisierte Proben in einer binären Logik verarbeitet. In entsprechender Weise wurde vorgeschlagen, daß ladungsgekoppelte Einrichtungen besonders geeignet sind, die Funktion eines DASP-Systems auszuführen, da sie geeignet sind, Signale abzutasten

und nichtlöschend an ihren Ausgangsanschlüssen die in analoger Weise zu verarbeitenden verzögerten Signale zu speichern. Auf diese Weise ist ein DASP-System mit einem CTD-System in der Lage, genaue Transportverzögerungen, die bei einer kohärenten Verarbeitung von besonderem Interesse sind, beizubehalten. Der dynamische Bereich mit einem Bit Auflösung bei DSP-Systemen ist äquivalent einem 6dB dynamischen Bereich des analogen Signals. Durch Experimente läßt sich zeigen, daß ein einem analogen Signal entsprechendes Ladungspaket durch ein typisches CCD-System nahezu ungedämpft verschoben werden kann, jedoch begrenzt durch die Größe der Ladungsbereiche und dem(minimalen feststellbaren Ausgangssignal.

- 2 - Ein

609813/0818 _; ,

WS32P-1325

Ein CCD-System tastet ein analoges Eingangssignal ab und liefert eine Folge von analogen Proben, die in Ladungsbereichen gespeichert werden, welche an der Oberfläche eines Halbleiters ausgebildet sind und entlang der Oberfläche durch Taktsignale oder Phasensignale verschoben werden können. Diese Ladungen bewirken die Speicherung von Minoritätsträgern in der Silicium-Siliciumdioxidgrenzschicht von nichtspeichernden MNOS-Kapazitäten und werden von Kapazität zu Kapazität, d.h. von Ladungsbereich zu Ladungsbereich auf demselben Substrat weiterverschoben, indem die an der Kapazität bzw. dem Ladungebereich angelegte Spannung manipuliert wird.

Das CCD-System wurde für analoge Signalverarbeitung und insbesondere für die Verwendung als Transversalfilter angenommen, wobei das CCD-System die serienförmige Verschiebung der Ladungspakete längs einem linearen Weg bewirkt. An jeder Stufe kann eine Ladungsmenge nichtlöschend über einen entsprechenden Abgriff gemessen bzw. abgegriffen werden. Dabei kann eine Bewertung vorgesehen werden, indem jede Stufe der CCD-Einrichtung in zwei Teile unterteilt wird und nur die Ladung an einem der Teile über den Elektrodenanschluß abgetastet wird. Eine Summierung der an allen ausgewählten Abgriffen verbleibenden Ladung wird dadurch erzielt, daß alle Elektroden an eine gemeinsame Treiberschaltung angeschlossen werden und der für die Aufladung bzw. die Entladung benötigte Strom gemessen wird. Auf diese Weise wird die multiplikative Bewertung durch den Ort der Unterteilungen der Elektrodenplatten bestimmt, wobei die Addition durch das Zusammenfassen der Elektroden erzielt wird. Die Bewertung durch diese Elektrodenkonfiguration liegt fest und es gibt keine Vorschläge, wie die Abgriffsfehler kompensiert werden können. Außerdem werden die Analogsignale mit Taktströmen vermischt und ferner ist der dynamische Bereich derartiger Systeme begrenzt.

- 3 - ' Dieselbe

609813/0818

WS32P-1325

Dieselbe Funktion wie ein Transversalfilter bewirkt auch ein Kreuzkorrelator, jedoch mit dem Unterschied, daß die Bewertung an den Abgriffen durch ein zweites Eingangssignal festgelegt bzw. eingestellt wird. Auf diese, Weise kann ein derartiger Kreuzkorrelator alle Transversalfilterfunktionen ausführen und kann als ganz allgemeine Signalverarbeitungseinrichtung betrachtet werden. Ein derartiger Kreuzkorrelator erfordert jedoch, daß die Bewertung der Abgriffe entsprechend dem Eingangssignal programmiert wird. Das zuvor erwähnte Verfahren ,um die Abgriffs bewertung vorzunehmen, indem die Kondensatorplatte unterteilt wird, führt zu einer festliegenden Bewertung, die für Kreuzkorrelatoren nicht geeignet ist. Dies führt in dem Aufsatz "A Surface Charge correlator for Signal Processing", von J. J. Tiemann, R. D. Baertsch und W.E. Engeler vorgetragen bei der CCD-Applications Conference im September 1973 zu der Bemerkung, daß es keinen einfachen Weg gibt, um die Oberflächenladung in einem Speicherelement elektrisch bezüglich multiplikativer Bruchteile zu ändern.

Die Verwendung von MNOS-Transistoren mit verschiedenen Leitwerten, um die gewünschte Bewertung an den nichtlöschenden Abgriffen von CCD-Einrichtungen vorzusehen, wurde bereits vorgeschlagen (Bell System Technical Journal, April 1970 "Charge Coupled Semiconductor Devices").

Der Erfindung liegt die Aufgabe zugrunde, ein Verarbeitungssystem für diskrete Analogsignale bzw. ein DASP-System zu schaffen, mit dem eine Verarbeitung von Analogsignalen besonders einfach möglich ist.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß in jedem Speicherelement einer aus Reihen und Spalten aufgebauten Speichermatrix ein analoger Bewertungsfaktor speicherbar und mit dem angelegten Eingangssignal multiplizier bar ist, daß ein erster Umsetzerschaltkreis mit einer Vielzahl von Stufen, welche zumindest teilweise mit den Spalteneingangsleitungen

- 4 - der

60 9813/0818

WS32P-1325

254H72

der Speichermatrix verbunden sind, in einer Folge ein Teil des Eingangs signals an jeder Stufe abgibt, daß ein zweiter Umsetzerschaltkreis mit einer Vielzahl von Stufen über Reihenausgangsleitungen mit der Speichermatrix verbunden ist, um die nacheinander ausgelesenen Ausgangssignale der Speicherelemente zu summierenjund die summierten Reihenausgangssignale zu speichern.

Weitere Merkmale und Ausgestaltungen der Erfindung sind Gegenstand von weiteren Ansprüchen.

Ein weiterer Aspekt der Erfindung besteht in dem Verfahren zum Programmieren analoger Daten in das Verarbeitungssystem für die diskreten Analogsignale, das zumindest einen MNOS-Feldeffekttransistor umfaßt. Dieses Verfahren ist dadurch gekennzeichnet, daß die Schwellwertspannung des MNOS-Transistors in Abhängigkeit von den analogen Daten geändert wird, indem eine Impulsfolge bipolar programmierter Spannungsimpulse zwischen der Gate-Elektrode und dem Substrat wirksam ist, und daß das Tastverhältnis der Impulsfolge geändert wird.

Die Vorteile und Merkmale der Erfindung ergeben sich auch aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen:

Fig. IA und IB ein Blockdiagramm eines DASP-Systems

mit einem CCD-Schieberegister und einer Vielzahl programmierbarer MNOS-Speicherelemente;

Fig. 2 eine schematische Detailansicht der Anordnung

der MNOS-Speicherelemente zwischen Ausgängen des CCD-Schieberegisters und Summierleitungen;

- 5 - Fig. 3

609 813/0818

WS32P-1325

Fig. 3 einen schematisierten Teilschnitt durch ein CCD-

Schieberegister und die zugehörigen Elektrodenanschlüsse;

Fig. 4A, 4B,

4C und 4D die Injektion Und die Verschiebung der Ladung längs

der Silicium/Siliciumdioxidgrenzschicht im CCD-Schieberegister gemäß Fig. 3 in einer graphischen Ansicht;

Fig. 5A bis 5K

und 5L bis 5O die an den Elektroden des CCD-Schieberegisters ge

mäß Fig. 3 auftretenden Signale sowie die zur Steuerung an die Wiedervereinigungsschaltung gemäß Fig. 1 angelegten Impuls signale;

Fig. 6 und 7 eine graphische Darstellung einer Sinuskurve, die die

Bewertungsfaktoren repräsentiert, welche in die MNOS-Speicherelemente gemäß Fig. 1 einprogrammiert werden und das Ausgangssignal des DASP-Systems gemäß Fig. 1, welches mit den gewünschten Bewertungsfaktoren zu vergleichen ist, um das korrigierte Aus gangs signal zu erhalten.

Fig. 8A und 8B von SpannungsSignalen gebildete Bewertungsimpulse, um

ein Ansteigen bzw. Abfallen der Schwellweritspannungen der MNOS-Speicherelemente gemäß Fig. lzu bewirken;

Fig. 9 ein Blockdiagramm einer weiteren Ausführungsform der

Erfindung mit einer Vielzahl programmierbarer MNOS-Speicherelemente, die in einer Speichermatrix aus Reihen und Spalten angeordnet sind und ausgangsseitig mit einem Parallel-Reihenumsetzer verbunden sind, um die

609813/0818.6. _Aua.

WS32P-1325

Ausgangs signale von Reihen in Form eines Seriensignals abzugreifen;

Fig. 10 eine schematische Darstellung einer Treiberstufe des

DASP-Systems gemäß Fig. 9;

Fig. 11 eine vergrößerte Teilansicht der Speichermatrix aus

MNOS-Speicherelementen, das zur Erläuterung des Einschreibens eines Bewertungsfaktors in ein adressiertes Speicherelement dient;

Fig. 12 eine schematische Darstellung des Taktgebers gemäß

Fig. 9 und dessen Anschluß an die Reihen- und Spaltenzähler;

Fig. 13A bis

13K die Schwingungsformen der Steuer- und Taktsignale,

wie sie von dem Taktgeber gemäß Fig. 9 und 12 geliefert werden;

Fig. 14A bis

14G die Schwingungsformen der Signale, wie sie an den

Spaltenzähler gemäß Fig. 9 und 12 angelegt und von

diesem abgegriffen werden;

Fig. 15A bis 15E die Schwingungsform der Signale, wie sie an den

Reihenzähler gemäß Fig. 9 und 12 angelegt und von diesem abgeleitet werden.

609813/0818

•^{? ! :;} - ' ^ WS32P-1325

"S · "** 254H72

In Fig. 1 ist in schematischer Form ein Verarbeitungssystem für

diskrete Analogsignale dargestellt, das eine Ladungsübertragungsschaltung in Form einer ladungkoppelnden Einrichtung (CCD) umfaßt, um ein Eingangssignal abzutasten und das abgetastete Signal linear über die CCD-Schaltung zu übertragen, so daß es ohne gelöscht zu werden an eine Vielzahl von Aus gangs anschluss en 100-2 bis 100-N zur Verfugung steht, die allgemein mit dem Bezugszeichen 100 gekennzeichnet sind. Wie aus Fig. und insbesondere aus Fig. 3 hervorgeht, wird das Eingangssignal in die CCD-Schaltung in Form eins CCD-Schieberegisters 10 über einen stabilisierenden Ladungsinjektor 12 eingespeist, während geeignete Taktsignale von einem CCD-Taktgeber 11 an die Taktleitung 16 angelegt werden, um die abgetasteten Eingangs signale in Form eines Ladungspaketes durch das Schieberegister zu verschieben, wobei dieses Ladungspaket zumindest vier Signalphasen L 0 , f und 0 , wie in den Fig. 5G bis 5J dargestellt, umfaßt. Das Aus gangs signal von der letzten Stufe wird an eine ausgangsseitige korrelierende Doppelabtastschaltung 18 angelegt. Diese Schaltung 18 ist in das System gemäß Fig. 1 integriert, um eine Möglichkeit zur Überprüfung des CCD-Schieberegisters 10 zu schaffen,und entspricht der Schaltung, wie sie in US-PS 3 781 574 beschrieben ist. Gleichmäßig verteilte Ausgangssignale werden über die Ausgangsanschlüsse 100 von dem CCD-Schieberegister 10 abgegriffen, wie aus Fig. 2 hervorgeht, und über korrespondierende Puffer schaltungen 20 an jeweils zwei programmierbare Bewertungsschaltungen angelegt, die allgemein mit dem Bezugs zeichen 22 gekennzeichnet sind, wobei ein Suffix den zugeordneten Ausgangsanschluß kennzeichnet. Wie aus der nachfolgenden Beschreibung noch im Detail hervorgeht, ist jeder Ausgangsanschluß 100 an eine Bewertungsschaltung angeschlossen, welche einen positiven oder reellen Bewertungsfaktor und einen negativen oder imaginären Bewertungsfaktor liefert. Gemäß Fig. liegen die Ausgänge der Be wertungs schaltungen, die zur Erläuterung aus MNOS-Elementen aufgebaut sind, entweder an der zugeordneten positiven oder negativen Summierleitung 24a bzw. 24b und werden anschließend in

- 8 - einer

609813/0818

WS32P-1325

einer Analogsignal-Wiedergewinnungsschaltung zusammengefaßt.

Gemäß Fig. 1 sind die Gruppen der Stufen des CCD-Schieberegisters 10 mit dem Bezugszeichen 14 und einem die Stufe kennzeichnenden Zusatz bezeichnet. So trägt z.B. die zweite Gruppe von Stufen des CCD-Schieberegisters 10 den Zusatz 2 zum Bezugszeichen, der auch für den entsprechenden Ausgangsanschluß und die zugeordnete Bewertungsschaltung Verwendung findet. Entsprechend dieser Systematik wird die Schaltung für den negativen Bewertungsfaktor mit 22-2a und die Schaltung für den positiven Bewertungsfaktor mit 22-2b bezeichnet. Auch die übrigen Ausgangsanschlüsse sowie Bewertungsachaltungen sind entsprechend derselben Systematik gekennzeichnet.

Das Verarbeitungssystem für diskrete Analogsignale (DASP) multipliziert die programmierbare Schwellspannung der MNOS-Bewertungsschaltungen 22 mit einem CCD-Ausgangssignal, das durch nichtzerstörende Ablesung über eine oberflächenpotentialabtastende Diffusionsschicht unter einem bestimmten Ladungsbereich des CCD-Schieberegisters 10 gewonnen wird. Als Alternativlösung hierfür kann auch ein floatender Taktsensor verwendet werden, um die CCD-Ausgangssignale parallel abzulesen. Das Ausgangssignal der MNOS-Bewertungsschaltung 22 muß direkt proportional dem Produkt aus dem CCD-Signal und dem Bewertungsfaktor sein, der durch die MNOS-Schwellspannung V_„ festgelegt wird, und muß ferner mit vielen anderen gleichartigen Ausgangssignalen summierbar sein. Um dies möglich zu machen, werden die Ausgangssignale von Stromquellen geliefert und können in einem Operationsverstärker gem. Fig. 1 summiert werden.

Wie aus Fig. 2 hervorgeht, ist der Ausgang einer bestimmten Stufe bzw. eines bestimmten Ladungsbereiches des CCD-Schieberegisters 10

_Q an eine

609813/0818

; WS32P-1325

'⁴⁰* 254U72

an eine konstante Stromquelle in Form eines MOS-Feldeffekttransistors oder 58 angeschlossen. Das CCD-Schieberegister 10 wird mit vier Phasensignalen angesteuert und ausgangsseitig mit Hilfe eines P -Diffusionsbereiches 78-2 abgetastet, der unterhalb des 0 -Ladungsbereiches jeder mit einem Abgriff versehenen Stufe 14 angeordnet ist. Wie aus den Fig. und 3 hervorgeht, ist der P -Diffusionsbereich 78 innerhalb eines Substrates 70 und insbesondere innerhalb einer Siliciumschicht 72 unterhalb einer Elektrode 92-2 angebracht, an welche das 0 -Transfersignal angelegt wird. Der Ausgangsansehluß 100-2 ist mit dem P -Diffusionsbereich 78-2 verbunden, wodurch die in dem Ladungsbereich unterhalb der Elektrode 92-2 gespeicherte Ladung ohne gelöscht zu werden abgegriffen und als Ausgangssignal dem MOS-Feldeffekttransistor 50 zugeführt werden kann. Ein gleichartiges Ausgangssignal wird von dem P -Diffusionsbereich 78-4 unterhalb dem Ausgangsansehluß des 0 -Ladungsbereiches der Stufe 14-4 abgeleitet, um ein entsprechendes Ausgangs signal dem MOS-Feldeffekttransistor 58 zuzuführen. Jede Stufe 14 besteht aus vier Ladungsbereichen unterhalb der entsprechenden Elektroden 92, 94, 96 und 98, wobei die Elektroden mit dem vorausgehend erläuterten Zusatz versehen sind, um die zugehörigen Ladungsbereiche zu kennzeichnen. So ist z.B. die 0 -Elektrode der ersten Stufe mit 92-1 bezeichnet.

Um ein Verarbeitungssystem für diskrete Analogsignale zu realisieren, muß dieses System folgende Eigenschaften aufweisen:

1. eine verlustarme (etwa 1 %), dynamisch breitbandige (größer als 60 dB) und nichtstreuende analoge Verzögerungsleitung mit guter Linearität (etwa 1 %) für die Signalinjektion;

2. einen nicht löschenden, für die Abtastung geeigneten Abgriff mit einer analogen Multiplikations- oder Bewertungsschaltung

bei einer Genauigkeit und einer Linearität von jeweils etwa 1 % für den Signalabgriff und

_ 10 - .. 3. eine

6 0 9 8 1 3/081 a

WS32P-1325

3. eine Vorkehrung, um durch Spannungs verschiebungen und Vorspannungsfehler ausgelöste Versetzungen zu kompensieren.

Die Verlust- und Streueigenschaften der analogen Verzögerungsleitung der beschriebenen CCD-Schaltung werden durch den Übertragungswirkungsgrad bestimmt, der bei einer ausgeführten Schaltung

_4
kleiner als Ix 10 bei einer Taktfrequenz von f = 3 MHz war, wobei 6 ,um Übertragungsanschlüsse und 9 um Speicherelektroden Verwendung fanden. Wie aus der nachfolgenden Erläuterung hervorgeht, besteht das CCD-Schieberegister 10 aus einem Oberflächenkanal mit abgestuften Oxydschichten und vier Phasenbereichen und einem Vorspannungsladungsniveau von 20 % des maximalen Signalniveaus des ein Null-Eingangs signal repräsentierenden Signals für jeden CCD-Ladungsbereich. Das Eingangssignal wird, wie in Fig. 1 allgemein und in Fig. 3 im speziellen dargestellt, in den Halbleiteraufbau injiziert und mit einer Linearität von etwa 1 %, wie in Fig. 2 dargestellt, abgegriffen. Die in den Ladungsbereichen gespeicherten Ladungen unterhalb der 0 -Elektroden 92 werden, wie in den Fig. 2 und 3 dargestellt, über die P-diffundierten Bereiche 78 abgetastet, wobei die an diesen Bereichen entstehende Spannung über die Ausgangsanschlüsse 100 an die Pufferschaltung 20' übertragen wird. Dabei werden die Spannungen an die Gate-Elektroden der MOS-Feldeffekttransistoren 50 und 58 angelegt. Eine Vorspannung V wird an die Drain-Elektrode jedes MOS-Feldeffekttransistors angelegt, wogegen die Source-Elektroden dieser Transistoren mit einem Konstantstromgenerator verbunden sind, der von Feldeffekttransistoren 52 und 54 gebildet wird. Die Sourcefolgeranordnung gemäß Fig. 2 transformiert die den für die Abtastung vorgesehenen P-leitenden Diffusionsbereichen 78 zugeordnete hohe Impedanz in eine niedrige Impedanz, wie sie an dem mit V_ bezeichneten Knotenpunkt wirk-

Li

sam ist.

- ~ Ferner

609813/0818

WS32P-1325

Ferner werden geeignete Vorspannungen V und V an die Gate-

GG BB

Elektroden und die Source-Elektroden der MOS-Feldeffekttransistoren 52 und 54 angelegt. Das Eingangssignal kann mit einer Linearität von etwa 1 % injiziert und abgegriffen werden, indem die Feldeffekttransistoren 50 und 58 in ihrem Pentodenbereich betrieben werden.

Die nicht löschenden und eine programmierbare Bewertung zulassenden Abgriffe werden mit Hilfe von programmierbaren MNOS -Speichertran«istoren 22 erzielt, die ein Aus gangs signal e (t) entsprechend der nachfolgenden Gleichung liefern.

e.(t)«£ W.e (t-kT) (1)

ο k-1 ^{K χ}

wobei W, die mit der k-ten Abgriffsposition assoziierte Bewert ungsfunktion und e. das Spannungssignal ist, das von der nicht löschenden Abtast- und Pufferschaltung 20 abgeleitet wird. Die Bewertungsfaktoren werden mit Hilfe einer Vielzahl von programmierbaren MNOS-Transistoren 22 festgelegt, deren Aus gangs signale andererseits auf der positiven Summierleitung 24a oder der negativen Summierleitung 24b summiert werden. Wie aus Fig. 2 hervorgeht, wird die Ausgangs spannung V_T von der

L₂

Source-Elektrode des MOS-Feldeffekttransistors 50 abgeleitet und kennzeichnet die unterhalb der 0 -Elektrode der Stufe 14-2 abgegriffene Spannung. Diese Spannung wird an die Drain-Elektrode eines ersten MNOS-Transistors 22-2a für einen positiven Bewertungsfaktor und einen zweiten MNOS -Transistor 22-2b für den negativen Bewertungsfaktor angelegt. Der Transistor 22-2a ist mit der positiven Summierleitung 24a und der Transistor 22-2b mit der negativen Summierleitung 24b verbunden. Wie noch erläutert wird, ist ein veränderlicher Bewertungsfaktor in die Transistoren einprogrammiert, um die jeweils gewünschte negative oder positive Bewertung durch Multiplikation dem von dem Ausgangsanschluß 10-2 abgetasteten und verzögerten Signal aufzuprägen. Die programmierbaren

.12- MNOS-

6 0 9 813/0818

WS32P-1325

254U72

MNOS-Transistoren 22, welche in ihrem linearen Triodenbereich arbeiten, sind also mit dem Spannungsknotenpunkt V_T und mit einer der Summierleitungen 24a bzw. 24b verbunden, wodurch ein Aus gangs signal mit einem Strom Ι__ entsteht, der direkt proportional dem. Produkt aus der programmierten Bewertung und der Spannung am Spannungsknoten -

punkt V_T sowie dem CCD-Oberflächenpotential ist, wie es durch eine Li

Transformation eines aus den Feldeffekttransistoren 50 und 58 gebildeten Sourcefolgers mit der Verstärkung 1 abgeleitet wird. Dieser Strom entspricht der nachfolgenden Gleichung:

¹M " -«W/ ^VL (2)

»« ' ^<VgW ' V

dabei ist

V₀ die gemeinsame Speicher-Gate-Spannung C__ die Kapazität des der Multiplikation dienenden Speichertransistors (W/L)_oivr das effektive Verhältnis von Gewicht zur Länge des der Multiplikation dienenden Speichertransistors und
,ü die Minoritätsträgermobilität im Substrat 72 ist.

Das bewertete Ausgangssignal, wie es an eine der Summierleitungen 24a oder 24b durch die MNOS-Transistoren 22 angelegt wird, hat eine Linearität die lediglich durch die Linearität der MNOS-Transistoren 72 begrenzt ist, wenn diese mit einer fixierten Konduktanz betrieben werden. Alle geometrischer Abweichungen oder sonstigen Abweichungen, die sich durch das Herstellungsverfahren ergeben, werden über die Bewertung und das Kalibrierungsverfahren kompensiert, wie es nachfolgend erläutert wird. In entsprechender

13 Weise

60 9 8 13/0818

,JU^ WS32P-1325

Weise wird die am Spannungsknoten V von der Drain-Elektrode des MOS-Transistprs 58 abgegriffene Spannung an die Drain-Elektroden der programmierbaren MNOS-Transistoren 22-4a und 22-4b angelegt, um ein an die positive und negative Summierleitung 24a bzw. 24b angelegtes Ausgangssignal zu liefern, das dem Produkt aus dem Bewertungsfaktor eines der Transistoren 22-4a oder 22-4b und dem an dem Diffusionsbereich 78 abgetasteten Oberflächenpotential entspricht.

Nachfolgend wird anhand der Fig. 2 die Wirkungsweise der MNOS-Transistoren 22 bezüglich der drei Betriebszustände LÖSCHEN, SCHREIBEN oder LESEN erläutert. Der Betriebszustand LÖSCHEN wird durch das Anlegen einer gegenüber der Spannung an den Gate-Elektroden der MNOS-Transistoren 22 negativen Spannung an das Substrat bewirkt, wobei die als Speicher wirkenden MNOS-Transistoren 22 in einen niederen Schwellwertzustand verschoben werden. Wie aus Fig. hervorgeht, wird eine negative Spannung V^^in der Größenordnung von

xLi Jr

etwa -20V an das Substrat des Transistors 22 angelegt, während eine Spannung V von O V an der Gate-Elektrode und eine Spannung in der Größenordnung von -20 V über die positive und negative Summierleitung 24a und 24b an den Source-Elektroden und ferner auch an den Drain Elektroden der MNOS-Transistoren 22 wirksam ist. Die Spannung V

an den Drain-Elektroden der Transistoren 22 entsteht durch das Anlegen einer Testspannung an das CCD-Schieberegister 10, welche von Ladungsbereich zu Ladungsbereich weitergeschaltet wird und ein Potential in der Größenordnung von etwa 5 V bis etwa 15 V an den Ausgangsanschlüssen 100 sowie eine entsprechende Spannung an den Spannungsknotenpunkten V_T und den Drain-Elektroden der Transistoren 22 entwickelt. Bei der dargestellten Ausfuhrungsform der Erfindung, bei der MNOS-Transistoren mit P-leitenden Drain- und Source-Bereichen 118 und 116 innerhalb eines N-leitenden SJliciumsubstrats 72 ausgebildet sind

und" dieses Substrat mit einer ersten Schicht 74 aus Silicium oxyd und einer zweiten Schicht 75 aus Siliciumnitrid überzogen ist,

14 werden

609813/0818

WS32P-1325

254H72

werden an der Grenzschicht zwischen der Siliciumoxydschicht und der Siliciumnitridschicht positive Ladungen erzeugt. Für den Löschvorgang werden die MNOS-Transistoren 22 in den niederen Schwellwertzustand dadurch gebracht, daß eine positive Spannung an die Gate-Elektrode angelegt wird, wodurch die positiven Grenzschichtladungen durch die Siliciumoxidschicht 74 in das Siliciumsubstrat 72 getrieben werden. Die Schwellwertspannung V_„ hat, wenn der MNOS-Transistor 22 gelöscht ist, eine TH

Größenordnung von etwa 2 V.

Im Betriebszustand SCHREIBEN werden die programmierbaren Bewertungs faktoren W durch das Anheben der Schwellwertspannung V auf einen gewünschten Wert eingestellt. In diesem Betriebszustand SCHREIBEN werden die Spannung V_x--, welche an die Substrate der MNOS-Transistoren 22 angelegt wird und die an die Source- und Drain-Elektroden angelegten Spannungen auf den Wert Null gebracht, während die Spannung V_R, welche an der Gate-Elektrode der MNOS-Transistoren 22 wirksam ist, entsprechend dem gewünschten Bewertungsfaktor W auf Werte zwischen 0 V und -20 V eingestellt wird. Dadurch wird die Schwellwertspannung V_m„ selektiv zwischen

lxl

einem niederen Schwellwert von etwa 2 V und einem hohen Schwellwert von etwa 12 V eingestellt.

Nachdem das DASP-System gemäß Fig. 1 mit den gewünschten Bewertungs faktoren W. durch entsprechende Einstellung der MNOS-Transistoren 22 programmiert ist, wird ein Eingangssignal an das CCD-Schieberegister 10 angelegt, um von diesem abgetastet und durch die Ladungsbereiche verschoben zu werden, damit die Ausgangs signale an den Ausgangsansclütissen 100 entstehen.

Wie bereits erläutert, werden die CCD-Ausgangssignale über den P -leitenden Bereich 78 abgetastet und an die MNOS-Transistoren 22 angelegt. Das Ausgangs signal der Transistoren 22 kennzeichnet das Produkt des abgetasteten und verzögerten Eingangs signals mit dem Bewertungsfaktor W, . Während

- 15 - des normalen

609813/0818

-Xfc» «" WS32P-1325

15,41472

»-Transistor

des normalen Betriebes des DASP-Systems werden die MNÖS-Transistoren 22 im Betriebszustand LESEN betrieben, währenddessen die an die Gate-Elektroden der MIiOS-Transistoren 22 angelegte Spannung V auf einen Wert

K im Bereich zwischen etwa -6 V und etwa -12 V gegenüber dem Substrat 70 eingestellt. Die Spannung V_T , welche an die Drain-Elektroden der MNOS-Transistoren 22 angelegt wird, stellt das verzögerte und abgetastete Ausgangssignal des CCD-Schieberegisters 10 dar, welches dem an den stabilisierenden Ladungsinjektor 12 angelegten Eingangssignal entspricht. Das von den MNOS-Transistoren 22 abgeleitete Ausgangssignal wird gemäß den Fig. 1 und 2 an die positive und negative Summierleitung 24a bzw. 24b angelegt und von der Analogsignal-Wiedergewinnungsschaltung 32 summiertj wie noch nachfolgend erläutert wird.

Wie aus dem Aufsatz "An electrically programmable LSI transversal filter for discrete analog signal processing (DASP)", Zeitschrift: Proceedings of CCD Applications Conference, San Diego, 18. bis 20. Sept. 73, Seiten 111-126, hervorgeht, hängt der Leitwert der MNOS-Transistoren bezüglich ihres Speicherstromes in Abhängigkeit von der Drain-Source-Spannung von der Länge und der Anzahl der Impulse ab, welche an die Gate-Elektrode während des Schreib- oder Programmierbetriebes der MNOS-Transistoren 22 angelegt werden. So wird für eine Ausführungsform der Erfindung vorgesehen, daß Einzelimpulse mit ausgewählter Amplitude in der Größenordnung zwischen etwa 15 V und 25 V und einer Impulsdauer von etwa 1 ,u see bis etwa 10 ,u see an die Gate-Elektroden der MNOS-Transistoren 22 angelegt werden, um die gewünschte Verschiebung der Schwellwertspannung V__TI zu bewirken. Ein Impuls mit einer Impulsdauer

IrI

von 10 ,u see und einer Amplitude von -20 V verschiebt die Schwellwertspannung des MNOS-Transistors 22 von deren niederem Wert in der Größenordnung von etwa -1,5V auf einen hohen Wert in der Größenordnung von etwa -8,8 V.

Bei einem anderen Betrieb der MNOS-Transistoren 22 wird eine bipolare Impulsfolge ausgewählter Impulsamplitude und veränderlichen Takt verhält -

609813/0818

nisses - 16"-

WS32P-1325

254U72

nisses an die Gate-Elektroden der MNOS-Transistoren 22 angelegt, um die gewünschte Verschiebung, d.h. entweder eine Erhöhung oder eine Verringerung der Schwellwertspannung V der MNOS-Transistoren 22 zu

TH

bewirken. Wie aus Fig. 8A hervorgeht, wird an die Gates der MNOS-Transistoren eine Impulsfolge mit veränderlichem Taktverhältnis angelegt, wobei die Impulsfolge mit einem negativ gerichteten 10 Z breiten Impuls beginnt und mit einem positiv gerichteten If breiten Impuls endet, wobei X in der Größenordnung von etwa 1 ,u see liegt und die Impulse eine Amplitude von etwa 15 V bis 20 V haben. Die Summe der Impulsfolge mit veränderlichem Tastverhältnis ist, wie in Fig. 8A dargestellt, negativ, womit die Anzahl der Ladungen an der Grenzschicht zwischen der Siliciumoxid- und Siliciumnitridschicht der MNOS-Transistoren 22 ansteigt und damit auch eine Vergrößerung der Schwellwertspannung V^_x, bewirkt. Im

I rl

Gegensatz dazu ist die Summe der Impulse bei der in Fig. 8B dargestellten Impulsfolge veränderlichen Tastverhältnisses positiv, wodurch bewirkt wird, daß die positiven Grenzschichtladungen in die Siliciumsubstratschicht abwandern und die Schwellwertspannung V__Tjr des zugehörigen MNOS-Transistors verringert wird. Diese Impulsfolge beginnt mit einem positiv verlaufenden Impuls mit einer Impulsbreite von 9 X und endet mit einem positiv verlaufenden Impuls mit einer Impulsbreite von IC . Wie in dem erwähnten Aufsatz genannt wurde, wurden Messungen angestellt, um das Speicherverhalten der MNOS-Transistoren zu testen und zu demonstrieren, daß nach einer Anfangsperiode von 20 Minuten und sogar nach 1 000 Minuten Speicherzeit die Verschiebung des Leitwertes verhältnismäßig gering ist. Die Driftabweichung ließ sich dadurch verbessern, indem das Einschreiben oder Programmieren mit sich verändernden Impulsfolgen erfolgte, wie diese in den Fig. 8A und 8B angedeutet sind.

Ein besonders hervorstechender Vorteil der Erfindung ergibt sich aus der Möglichkeit, die MNOS-Transistoren 22 derart zu programmieren, daß Ausgangssignale entstehen, die einer Variation von Prozeßfunktionen, wie

_ 17 - z. B. einer

609813/0818

,_ VS32P-1325

AR *

25AU72

ζ. B. einer Dopplerfilterung, einer diskreten Fouriertransformation oder einer Integration nach einer Demodulation entsprechen und auch die Programmierung von verschiedenen Korrelationsfunktionen einschließlich der linear FM-kodierten Pulsmodulation und der bipolar kodierten Pulsmodulation zu lassen. Entsprechend einer beispielsweisen Ausführungsform der Erfindung wurden die MNOS-Transistoren 22 entsprechend einem Sinusverlauf gemäß Fig. 6 programmiert, wobei das DASP-System gemäß Fig. 1 als Transversalfilter arbeitet und ein Ausgangssignal liefert, das den Empfang eines Eingangssignals der gewünschten Frequenz anzeigt. Wie aus Fig. 7 hervorgeht, ist ein Bewertungsfaktor, der sich zwischen +100 % und -100 % verändert, in den MNOS-Transistoren 22 entsprechend ihrer Abgriffsposition längs dem CCD-Schieberegister 10 eingestellt. Beispielsweise kann bei einem CCD-Schieberegister 10 mit 128 Abgriffen W„_o am Abgriff 32 auf +100 % und

O et

W am Abgriff 96 auf -100 % eingestellt sein. Wie bereits erwähnt, sind für jeden Ausgangsanschluß 100, d.h. für jede Abgriffsposition, zwei MNOS-Transistoren 22 vorgesehen, wodurch ein negativer und ein positiver Bewertungsfaktor dem von jedem Ausgang bzw. Abgriff abgeleiteten Ausgangs signal zugeordnet werden kann. Somit wird der MNOS-Transistor 22-32a am Abgriff 32 auf den niedersten Schwellwert in der Größenordnung von 2 V und der MNOS-Transistor 22-96a am Abgriff 96 auf den hohen Schwellwert mit etwa 10 V eingestellt. Außerdem ist der dem Abgriff 96 zugeordnete MNOS-Transistor 22-96b derart programmiert, daß er einen Bewertungsfaktor von -100 % hat, d.h. die Schwellwertspannung ist auf etwa 2 V eingestellt. Wie in Fig. 1 angedeutet, sind die mit dem Zusatz a versehenen MNOS-Transistoren für die Erzeugung eines negativen Bewertungsfaktors programmiert und an die negative Summierleitung 24b angeschlossen, wogegen die mit dem Zusatz b gekennzeichneten MNOS-Transistoren 22 für einen positiven Bewertungsfaktor programmiert und mit der positiven Summierleitung 24a verbunden sind, um den auf diese Leitung übertragenen Wert in der Analogsignal-Wiedergewinnungsschaltung 32 von dem von der Leitung 24b aus angelegten Wert abzuziehen.

18 Um die

609813/0818

WS32P-1325

Um die MNOS-Transistoren 22 des DASP-Systems gemäß Fig. 1 zu programmieren, werden Bewertungskonstanten in einem Bewertungsspeicher 36 gespeichert, der z.B. aus einem nur Lese-Speicher besteht, wie er von der Firma Signetics, Inc. unter der Bezeichnung Nr. 2580 geliefert wird. Die Bewertungskonstanten werden der Reihe nach ausgelesen, um die Schwellwerte der MNOS-Transistoren 22 während des Betriebs zustandes SCHREIBEN einzustellen. Zunächst kann die in jedem MNOS-Transistor 22 gespeicherte Spannung gelöscht werden, indem diese in einen dem niederen Schwellwertzustand zugeordneten Betriebszustand gebracht wird. Wenn die Bewertungsfaktoren der Reihe nach aus dem Speicher 36 ausgelesen werden, werden sie zunächst an eine Vergleichsschaltung 34 angelegt, deren Ausgangssignal die Differenz zwischen einem von dem Speicher 36 abgeleiteten Bezugs wert des Bewertungsfaktors und dem Istwert feststellt, wie er sich am Ausgang der Analogsignal-Wiedergewinnungsschaltung 32 ergibt. Das Ausgangssignal der Vergleichsschaltung 34 wird an eine Steuerschaltung 38 angelegt, welche einen Schalter 44 betätigt, wodurch das Ausgangs signal eines der Programmierung dienenden Impulsgenerators 48 über die Schreibleitung 26 an das Gate jedes einzelnen MNOS-Transistors 22 der Reihe nach angelegt wird. Außerdem wird das Ausgangs signal des Komparators 34 dem Impulsgenerator 48 direkt zugeführt, womit die Amplitude bzw. die Impulsdauer des an das Gate der MNOS-Transistoren zum Programmieren angelegten Impulses entsprechend dem im Bewertungsspeicher 36 gespeicherten Bewertungsfaktor überwacht wird. Um das Auslesen der Bewertungsfaktoren aus dem Bewertungsspeicher 36 mit dem Einschreiben in die ausgewählten MNOS-Transistoren 22 zu synchronisieren, ist die Steuerschaltung 38 vorgesehen, die einen Taktgenerator 42 betätigt, der während des Programmierbetriebs einen einzelnen Ausgangsimpuls erzeugt und an ein statisches Steuerregister 30 anliegt. Dieses kann z. B. die Form eines 8 Bit-Schieberegisters mit parallelen Ausgängen aufweisen, wie es unter der Bezeichnung Nr. N74164 von den Firmen Signetics, Inc. oder Texas Instruments geliefert wird.

- 19 - Dieser

609813/0818

254U72

WS32P-1325

Dieser Aus gangs impuls wird auch an eine Taktschaltung 46 übertragen, die die Taktsignale ^₁ und 0 erzeugt und an das Steuerregister 30 überträgt. Dadurch wird der Einzelimpuls taktweise von einer zur anderen Stufe synchron mit der Programmierung der individuellen Bewertungsfaktoren W, in Abhängigkeit von den in dem Bewertungsspeicher 36 gespeicherten Daten verschoben. Wie aus Fig. 1 hervorgeht, sind die Steuerschaltung 38 für das Einschreiben der Bewertungsfaktoren und der CCD-Taktgeber 11 miteinander verbunden, um einen synchronen Lauf zu garantieren. Die Ausgänge des statischen Steuerregisters 30 sind, wie aus Fig. 1 hervorgeht, mit entsprechenden Schaltern 28 verbunden, deren Zusatz jeweils den zugehörigen MNOS-Transistor 22 kennzeichnet. So wird z.B. der Schalter 28-2a in Abhängigkeit von dem Ausgangssignal der Stufe 30-1 des Steuerregisters betätigt und bewirkt, daß das an die Schreibleitung 26 angelegte Eingangssignal dem Gate des Transistors 22 -2a zugeführt wird. Wenn somit der von dem Taktgenerator 42 abgeleitete Synchronisationsimpuls zu der ersten Stufe 30-1 des Steuerregisters übertragen wird, betätigt dessen Ausgangssignal den Schalter 22-2a, um den Schreibimpuls oder die Folge von Schreibimpulsen - wie in den Fig. 8A und 8B dargestellt - zu dem Gate des MNOS-Transistors 22-2a zu übertragen und um den in der ersten Speicherposition des Bewertungsspeichers 36 enthaltenen Bewertungsfaktor einzuschreiben.

Die Steuerschaltung 38 betätigt auch einen Testimpulsgenerator 51, der einen Eichimpuls über den Ladungsinjektor 12 in das CCD-Schieberegister einspeist, der unter dem Einfluß des vierphasigen Taktsignals von Stufe zu Stufe weiterverschoben wird. Durch dieses Weiterverschieben des Eichimpulses von Stufe zu Stufe werden bekannte Aus gangs signale nacheinander von den Au s gangs an schlüss en 100 synchron mit dem Weiterschalten des Eichimpulses abgegeben, während die Lesespannung von der Taktschaltung 46 über die Schalter 44 und 28 abgeleitet und an die Gatter aller MNOS-Transistoren 22 angelegt wird. Auf diese Weise wird ein einziger Eichimpuls durch die verschiedenen Stufen des CCD-Schieberegisters

_ 20 - verschoben

609813/08 18

WS32P-1325

verschoben, so daß eine entsprechende Spannung an den Spannungs-

knotenpunkten V entsteht und an die Drain-Elektroden der zuge-L

ordneten MNOS-Transistoren 22 zum selben Zeitpunkt angelegt wird, zu welchem ein Leseimpuls mit entsprechender Amplitude an die Gate-Elektrode des MNOS-Transistors 22 angelegt wird, wodurch dessen Leitwert entsprechend dem Bewertungsfaktor eingestellt wird.

Wie bereits hervorgehoben, ist eine der Forderungen für das DASP-System ein genauer Analogmultiplizierer, wie dieser durch die elektrisch programmierbaren, d.h. elektrisch veränderbaren, jedoch nicht löschbaren MNOS-Transistoren 22 gebildet wird. Ein Problem für die genaue Einstellung der Leitwerte der MNOS-Transistoren ergibt sichaus der Zufallsveränderung von entweder der Abgriffverstärkung des CCD-Schieberegisters oder infolge der von der Leitwertmatrix für das Bezugssignal erzeugten Seitenkeulen in der Filterbank. Diese Fehler addieren sich in der Regel in nichtkohärenter Weise. Die Wirkung des individuellen Fehlers wird durch die Korrelations verstärkung der Leitwertmatrix der MNOS-Transistoren reduziert. Wenn z. B. die Variation der Effektivverstärkung der individuellen Leitwerte 3 % beträgt und die Korrelationsverstärkung 20 dB ist, dann haben die mittleren Seitenkeulen des Filters einen Abfall von etwa 50 dB für Filter, die weit von der Signalfrequenz abliegen. Für bestimmte Kombinationen der Signalfrequenzen und Filter .können sich die individuellen Fehler jedoch nahezu kohärent addieren, so daß für diesen Fall die Spitzen der Seitenkeule etwa einen Abfall von 30 dB haben. Eine 3%ige effektive Gesamtgenauigkeit erscheint jedoch sehr schwer zu erzielen, wenn Bewertungs- oder Leitwerteinstellungen bei einer offenen Schleife erfolgen. Aus diesem Grund wird, wie nachfolgend erläutert, ein reiteratives Verfahren verwendet, um elektrisch die Bewertungsfaktoren, d.h. die Schwellwerte der Leitwerte der entsprechenden MNOS-Transistoren 22 einzustellen. In der Regel wird jeder MNOS-Transistor 22 durch die Einstellung der Schwellwertspannung auf einen normalen Leitwert gebracht und anschließend auf den gewünschten

.21 - Wert

609813/0818

254H72

-22. ·" WS32P-1325

Wert durch entweder einen Einzelkorrekturimpuls oder eine Folge von Korrekturimpulsen nachgestellt. Diese Impulse werden von dem der Programmierung dienenden Impulsgenerator 48 aufgrund des Differenz oder Korrektursignals von der Vergleichsschaltung 34 abgeleitet, wobei dieses Differenz- oder Korrektursignal die Differenz zwischen dem gemessenen Ausgangssignal des DASP-Systems, wie es von der Analogsignal-Wiedergewinnungsschaltung 32 abgegriffen wird, und einem Bezugswert angibt, den derBewertungsspeicher 36 liefert.

Der reiterative Programmierbetrieb wird nach der anfänglichen Einstellung der Bewertungsfaktoren an den MNOS-Transistoren 22 entsprechend der Steuerung durch die Steuerschaltung 38 eingestellt, die den Taktgenerator 42 erregt, um eine Serie von Einschaltsignalen zu liefern, wodurch das Steuerregister 30 mit Befehlen zum Schließen aller Schalter 28 und 44 beaufschlagt wird, um eine Lesespannung von dem Speicher461 für die Lesespannung an die Schreibleitung 26 anzulegen. Der Testimpulsgenerator 51 liefert einen einzelnen Testimpuls an das CCD-Schieberegister 10 und wird in diesem von Stufe zu Stufe weitergeschaltet. Daraus ergibt sich, daß alle MNOS-Transistoren 22 gleichzeitig betätigt werden und der Testimpals nacheinander an jeden der MNOS-Transistoren 22 angelegt wird, um ein Signal in Abhängigkeit von der zuvor eingestellten Schwellwertspannung abzugeben, wobei dieses Ausgangssignal an die negative und die positive Summierleitung 24b bzw. 24a angelegt wird und eine Serie von Ausgangssignalen an der Analogsignal-Wiedergewinnungsschaltung 32 auslöst, die den Leitwert der einzelnen nacheinander abgetasteten MNOS-Transistoren 22 kennzeichnen. Das Ausgangssignal der Wiedergewinnungsschaltung 32 wird an die Vergleichsschaltung 34 übertragen, deren Ausgangs signal die Differenz des gewünschten Bewertungsfaktors, wie er im Bewertungsspeicher 36 eingespeichert ist und den Istwert des Leitwertes kennzeichnet, der zuvor in dem ausgewählten MNOS-Transistor 22 wirksam ist. In Fig. 7 zeigt eine gestrichelte Kurve 120 den gewünschten Wert des Bewertungsfaktors, d.h. dessen Sollwert als Funktion der Abgriffsposition am CCD-Schieberegister

_ 22 - Ferner

6 0 9 813/0818

* WS32P-1325

Ferner ist der Wert des Bewertungsfaktors, wie er von der Wiedergewinnungsschaltung 32 gelesen wird, in Form einer mit 122 bezeichneten Kurve dargestellt. Die Differenz der beiden Kurven 120 und 122 an jeder einzelnen Abgriffsposition entsprechend einem ausgewählten Paar von MNOS-Transistoren 22a und 22b wird von der Vergleichsschaltung 34 ermittelt und durch das Ausgangssignal gekennzeichnet. Dieses Ausgangssignal von der Vergleichsschaltung 34 wird an die Steuerschaltung 38 sowie an den Impulsgenerator 48 angelegt. Der Impulsgenerator 48 spricht auf das Differenzsignal an und erzeugt einen Impuls bzw. eine Folge von Impulsen - siehe Fig. 8A und Fig. 8B - um entweder eine Erhöhung oder eine Verringerung der Schwellwertspannung auszulösen. Der Schalter 44 wird von der Steuerschaltung 38 betätigt, um das Generatorausgangssignal über die Schreibleitung 26 an einen ausgewählten MNOS-Transistor 22 anzulegen, entsprechend der Betätigung eines Schalters 28_# und die Schwellwertspannung V in Abhängigkeit von dem Fehler oder

1 xl

Differenzsignal, wie es von der Vergleichsschaltung 34 abgeleitet wird, einzustellen. Dieser Vorgang wiederholt sich so oft, bis der Bewertungsfaktor an jedem MNOS-Transistor 22 innerhalb einer annehmbaren Toleranzgrenze von beispielsweise 1 % an den Bezugs-Bewertungsfaktor angeglichen ist, wie er in dem Bewertungsspeicher 36 gespeichert ist.

Wie bereits erwähnt, ist ein Erfordernis des DASP-Systems, daß die analoge Verzögerungsleitung eine Linearität von näherungsweise 1 % für die Signalinjektion hat. Diese Signalinjektion wird unter Bezugnahme auf die Fig. 3, 4A, 4B, 4C und 4D erläutert. In Fig. 3 ist ein Querschnitt eines Teils des Halbleitersubstrats 72 dargestellt, welcher den grundsätzlichen Aufbau des CCD-Schieberegisters 10 zeigt. In den Fig. 4A bis 4D ist dagegen die Ladungsverteilung innerhalb entsprechender Teile des Siliciumsubstrats 72 dargestellt. Gemäß Fig. 3 ist ein P -leitender Source-Bereich 76 innerhalb des Substrats 72 ausgebildet und in einem Fenster der Siliciumoxidschicht 74 sowie der Siliciumnitridschicht 75 ein Source-Kontakt 80 in unmittelbarer Kontaktverbindtng mit dem Source-

- 23 - Bereich 76

609813/0818

254U72

WS32P-1325

Bereich 76 ausgebildet. Die Linearität der Signalinjektion wird primär durch die Verwendung zusätzlicher Elektroden 80, 82, 84, 86 und 88 erzielt, an welche ein Vorspannungspotential V+, V und V- ange-

ri

legt wird. Allgemein gesprochen bewirkt die Spannung V+ und V-, wie in den Fig. 5C und 5D gezeigt, eine Ladungsverteilung innerhalb der Siliciumsubstratschicht 72, wie sie in den Fig. 4A bis 4D dargestellt ist. Im speziellen wird das Eingangssignal an die Elektrode 82 für die Spannung V+ oder die Elektrode 86 für die Spannung V- angelegt, um die Injektion des Ladungspaketes in den erstejilmd die nachfolgenden Ladungsbereiche des CCD-Schieberegisters 10 zu steuern. Die Elektroden 0 und 0 sind vorgesehen, um die Injektion einer größeren Ladungsmenge zu erleichtern, die benötigt wird für die maximale Größe des sich ausbreitenden Ladungspaketes Qt^ta-v·· Die injizierte Ladung wird dann sukzessiv unter den Elektroden 0 , 0 , 0 und 0 der aufeinanderfolgenden Gruppen 14 längs des CCD-Schieberegisters übertragen. Die verschiedenen Signale, wie sie an den La dungs injektor 12 und an die Ladungsbereiche des Schieberegisters angelegt werden, sind in den Fig. 5A bis 5J dargestellt.

Der erste bzw. Auffüllschritt beim Injizieren des Signals, in das CCD-Schieberegister wird, wie in den Fig. 4A und 5A dargestellt, durch ein Belegen der Source-Elektrode mit Pulsen bewirkt, die negativ bezüglich des am Substrat 72 wirksamen Potentials sind. Während der Auf füllphase gemäß Fig. 4 ist die Ladungsunsicherheit durch die folgende Gleichung begrenzt:

qj" - kT(C₊ + C_H + C_-) (3)

Diese Ladungsfluktuationen sind bedeutungslos, da beim nächsten Schritt, wie in Fig. 4B gezeigt, die Minoritätsträger in der Nähe dieses Ladungsniveaus vom oberen Teil 85 des Ladungsbereiches unterhalb der Elektroden

- 24 - 84 und 86

6098 13/08 18

WS32P-1325

84 und 86 in den Diffusionsbereich 76 der Source abgeführt werden. Dieser Source-Bereich 76 ist nun in Sperrichtung vorgespannt, bis das Ladungsniveau innerhalb des Ladungsbereiches 83 und unterhalb der Elektroden 84 und 86 das Spannungsniveau erreicht, das an die V -Gateelektrode 82 angelegt ist. Mit anderen Worten heißt das, daß alle überschüssigen Ladungen einschließlich derjenigen, welche zu zahlenmäßigen Veränderungen oder Zufälligkeiten Anlaß geben, wie in der Gleichung zum Ausdruck kommt, von dem Drain-Bereich 78 abgeführt werden, bis das Oberflächenpotential an den V- und V -Elektroden 84 und 86 gleich dem Oberflächenpotential unter der V -Elektrode 82 ist. Dies wird als Rauschfluktuation durch die nachfolgende Gleichung beschrieben.

kT/C_p+

(Ό

wobei C_. , C und C_,„ gleich der gesamten auf dem Halbleiterplättchen P+ P- PH

und an den mit der V -Elektrode 32 der V"-Elektrode 86 und der V -Elekt

ti

84 zusammenwirkenden Knotenpunkten wirksamen Kapazitäten ist.

Wie man aus den Fig. 3 und 5A entnehmen kann, ist der Source-Diffusions bereich 76 durch die über die Elektrode 80 zugeführte Spannung vorgespannt, wodurch alle Minoritätsträger in der Nähe des durch die Gleichung gegebenen Ladungsniveaus innerhalb des Ladungsbereiches und unter den Elektroden 82, 84 und 86, wie in Fig. 4B dargestellt, zurück in den Diffusionsbereich 76 abgeführt werden. Am Ende dieses Ableitvorganges für die Ladungen sind die überschüssigen bzw. zufälligen Ladungen von dem obersten Teil 85 des Ladungsbereiches unterhalb der Elektroden 82, 84 und 86 entfernt.

Als Nächstes wird das Injektions-Gate wirksam gemacht, indem ein negativ verlaufender Injektionsimpuls IG gemäß Fig. 5B an die Elektrode 88 des Injektions-Gates angelegt wird. Dadurch fließen die positiven

- 25 - Ladungen

60981 3/0818

WS32P-1325

Ladungen, wie in Fig. 4C dargestellt, in den ersten aufnehmenden Ladungsbereich 89 unterhalb der IG-Elektrode der 0 -Elektrode 90,

der A -Elektrode 91 und der 0 -Elektrode 92-1. Die Minoritätsträger 1x3 1

fließen weiter ab, bis das Oberflächenpotential unterhalb der V^-Elektrode 84 gleich dem Oberflächenpotential unter der V -Elektrode 86 ist, welche eine Potentialrauschfluktuation entsprechend der nachfolgenden Gleichung hat:

ξ - kT/C_p_ (5)

Die Elektrode 84 kann elektrisch entweder mit der Elektrode 86 verbunden oder mit einer unabhängigen negativen Spannung beaufschlagt sein, um eine Verarmungszone aufzubauen, die als Minoritätsträger haltestufe 93 wirksam ist. Während der Injektionsperiode injiziert jegliche Potentialfluktuation an der V„-Elektrode 84 eine unerwünschte Ladungs-

ri

Zufälligkeit, wie sie durch nachfolgende Gleichung beschrieben ist:

—T ^Δ0

%i " ^CH ' ^Δ0η» ^where

Das Eingangssignal gemäß Fig. 5D kann entweder an die V -Elektrode oder die V -Elektrode 86 angelegt werden, wobei die Menge der in den Ladungsbereich 89 fließenden Ladungen, wie in Fig. 4C gezeigt, gesteuert wird. Die vorausstehend genannten Gleichungen (4), (5) und (6) können auch in nachfolgender Weise ausgedrückt werden.

(kT/C_p+)+(C_H+C_-) · (kT/C_pJ + (8) jj) or

- 26 - Der letzte

609813/081 8

WS32P-1325

Der letzte Faktor der Gleichung (9) ist die äquivalente Serienkombination der gesamten parasitären Kapazitäten auf dem Halbleiterplättchen und am Halbleiterplättchen aufgrund der V -Elektrode 82, V -Elektrode

und der V -Elektrode 86. Diese Kapazität kann auch mit Cp bezeichnet werden, wodurch sich die nachfolgende Annäherung ergibt.

(Cjj+Cj · (kT/Cp)

In Fig. 3 sind die 0.. und 0 -Elektroden 90 und 91 dargestellt, welche die Injektion einer großen Ladungsmenge in den darunterliegenden Ladungsbereich 89 ermöglichen und dadurch ein maximales sich ausbreitendes Ladungspaket Q.---V- zulassen. Wie aus den Fig. 5E und 5F hervorgeht, werden negativ verlaufende Impulse an die Elektroden 90 und 91 während des Injektionsschrittes angelegt, wodurch eine maximale Ladungsmenge in dem Ladungsbereich 89 sich aufbaut. Wenn V_ die Oberflächenpotentialdifferenzen kennzeichnet, welche durch die Taktsignale 0 bis 0 er-

1 14

zeugt werden,und wenn V das Oberflächenpotential kennzeichnet, wenn

Q innerhalb des Ladungsbereiches 89 unter den Elektroden 91 und

aufgebaut ist, erhält man nachfolgende Beziehung für Q₁

S»x " ^ci ' ^vc - «ή ^{+ C}J (V₊ -Vj- (c_u + V₁) 'V₀-V¹) cn)

Im letzten Operationsschritt, der in Fig. 4D erläutert ist, wird das Injektions-Gate unwirksam gemacht, wenn das in Fig. 5B dargestellte Injektionssignal auf ein positiveres Potential zurückgeht. Dadurch wird eine Schwelle, über welche die Ladungen fließen, angehoben, so daß sie nicht zurück in die Minoritätsträgerhaltestufe 93 unter der Elektrode fließen. Wenn ein Zurückfließen der Ladungen zugelassen werden würde, ergäbe sich eine weitere Unsicherheit bezüglich des zu verarbeitenden Signals. Das Schwellpotential muß langsam ansteigen, verglichen mit

27 - der Ge-

60981 3/0818

-2*

WS32P-1325

Geschwindigkeit des Ladungsflusses in den aufnehmenden Ladungsbereich 89. Um diesen Ladungsfluß in Fortschreitungsrichtung zu unterstützen, muß das effektive Drain-Potential V genügend weit unter dem effektiven Source-Potential V gehalten werden, damit die gewünschten in Längsrichtung verlaufenden Driftfelder durch die vorwärts wandernde Ladung entsprechend der folgenden Gleichung zu schaffen:

(12)

Aus den Gleichungen (11) und (12) werden die Kapazitäten ausgewählt und dadurch die Bereiche der entsprechenden Elektroden im Aufbau des integrierten Schaltkreises.

Aus den Gleichungen (7) und (11) kann man entnehmen, daß die injizierte Ladungsmenge über den Faktor der Kapazitäten (C + C ) in einer linearen

H -

Beziehung zu der eingangsseitigen Signalspannung V steht, wie aus Fig. 5D hervorgeht. Da diese Kapazitäten im wesentlichen durch die Charakteristik der Siliciumdioxidschicht 74 und der Siliciumnitridschicht 75 bestimmt wird, sind sie unabhängig von dem angelegten Ladungsspeicherpotential und bewirken die gewünschte Signalspannung für die injizierte Ladungslinearität. Dadurch wird eines der Erfordernisse für das DASP-System erfüllt.

Nachdem das Ladungspaket in den Ladungsbereich unter der 0 -Elektrode -1 der ersten Stufe 14-1 übertragen wurde, wird das Ladungspaket von Ladungsbereich zu Ladungsbereich entlang dem sich linear erstreckenden CCD-Schieberegister 10 weiterübertragen, wobei dies, wie in Fig. 5G bis 5 J gezeigt, durch die Phasentakt signale 0 , 0 , 0 und 0 gesteuert

X Li O 7

wird. Diese Phasentaktsignale 0 , 0 , 0 und 0 werden an die entsprechenden Elektroden 92, 94, 96 und 98 jeder Stufe 14 des CCD-Schieberegistere 10 angelegt. Grundsätzlich wird das Ladungspaket von einem

- 28 - Ladungsbereich

eödß-13/0818

254U72

WS32P-1325

Ladungsbereich zum anderen durch eine Anziehungsspannung übertragen, die in den Schwingungsformen gemäß den Fig. 5G bis 5J als Spannung mit verhältnismäßig niederer Amplitude dargestellt ist und an die nächstfolgende Elektrode angelegt wird. Anschließend wird eine Abstoßungsspannung an den Ladungsbereich angelegt, von welchem die Minoritätsladungsträger angezogen werden, wobei diese Spannung mit verhältnismäßig großer Amplitude dargestellt ist. Die Weiterübertragung der Ladungsträger von Ladungsbereich zu Ladungsbereich ist allgemein in den Fig. 5G bis 5J durch Pfeile angedeutet, die darauf hinweisen, daß die Ladungsträger unter die Elektrode des Ladungsbereiches übertragen werden, an welche das entsprechende Phasentaktsignal angelegt wurde. Das Ladungspaket wird ferner von dem Ladungsbereich unter der 0 -Elektrode einer Stufe 14 zu dem Ladungsbereich unter der 0 Elektrode der nachfolgenden Stufe 14 übertragen.

Bei dem Abtastschritt, wie er in Fig. 4A dargestellt ist, wird eine Anziehungsspannung an die 0 -Elektrode 92 angelegt, während eine Abstoßungsspannung an die Cf -Elektrode 94, die 0 --Elektrode 91 und die 0 -Elektrode 98 angelegt wird. Dadurch wird das Ladungspaket auf einen Ladungsbereich unter der 0 -Elektrode 92 begrenzt, so daß ein leerer Ladungsbereich unter der 0 -Elektrode 96 aufgebaut wird. In dem nachfolgenden Verschiebeschritt für die Ladung wird

das Ladungspaket von dem Ladungsbereich unter der 0 -Elektrode 92 zu einem Ladungsbereich verschoben, welcher unter der 0 -Elektrode 94 und der 0 -Elektrode 96 ausgebildet ist. Im speziellen werden negative Impulse oder eine Anziehungsspannung an die 0 -Elektrode 94 und die 0 -Elektrode 96 angelegt, während Abstoßungsspannungen den verbleiben- den Elektroden 92 und 94 zugeführt werden, um das Ladungspaket in einem erweiterten Ladungsbereich 81 unter den Elektroden 94 und 96 anzuordnen.

- 29 -

609813/0818

Für den

254H72

WS32P-J325

Pur den Rückstellschritt werden, wie in den Fig. 4B, 5G und 5K dargestellt, die Ladungen um einen Schritt weiter im CCD-Schieberegister 10 verschoben und der Bereich unter der 0 -Elektrode 94 durch Anlegen einer Abstoßungsspannung an diese Elektrode gelöscht, während eine Anziehungsspannung an die 0 -Elektrode 96 angelegt wird. In dem nachfolgenden Halteschritt werden, wie in den Fig. 5G und 5K dargestellt, die Ladungen auf einen Ladungsbereich unter der 0 -Elektrode

begrenzt und ein leerer Ladungsbereich unter der 0 -Elektrode 92 durch Anlegen einer Anziehungsspannung an die 0 -Elektrode 92 und die 0 -Elektrode 96 geschaffen, während Abstoßungsspannungen an die verbleibenden Elektroden 94 und 98 angelegt werden. Auf diese Weise werden die Ladungspakete schrittweise durch das gesamte CCD-Schieberegister 10 verschoben, um in der vorausstehend erläuterten Weise abgetastet zu werden.

Um die gewünschte Linearität und Genauigkeit des DASP-Systems sicherzustellen, müssen Fehler in den Ausgangssignalen aufgrund driftender Vorspannungen kompensiert werden. Wie aus Fig. 2 hervorgeht, ist nur jede zweite Stufe 14 des CCD-Schieberegisters 10 mit einem. Abgriff versehen. Ein bipolares Eingangssignal, das auf ein Signalbezugsniveau vorgespannt ist, wird an einen Multiplexer 199 (Fig. 1) angelegt, um nacheinander das Eingangssignal abzutasten, an den Ladungsinjektor 12 anzulegen und danach eine Null-Bezugsspannung mit einer Amplitude entsprechend dem Null-Bezugsniveau des Eingangs signals anzulegen. Wie aus Fig. 1 hervorgeht, wird die Funktion des Multiplexers 199 durch den CCD-Taktgeber 11 mit der Ausbreitung der Ladungspakete längs dem CCD-Schieberegister 10 koordiniert. Durch eine solche multiplexe Operation wird jegliche Drift der Gleichstromvorspannung innerhalb der Analogsignal-Wiedergewinnungsschaltung 32 festgestellt und kompensiert. Im US-PS 3 781 574 ist ein Verfahren erläutert, mit welchem Rückstellrauschen infolge von irgendwelchen Potentialfluktuationen ein-

30 schließlich

609813/0818 I

WS32P-1325

schließlich dem Nyquist-Rauschen durch Feststellen einer Spannung kompensiert werden kann, die dem Rückstellrauschen entspricht und von dem auszulesenden Signal abgezogen wird. Dadurch wird der Fehler durch Rückstellrauschen im CCD-Schieberegister eliminiert. Somit wird während des oben erläuterten Halteschrittes die Rückstellrauschspannung abgetastet und innerhalb der Wiedergewinnungsschaltung 32 gespeichert, um von dem nachfolgenden Wert für das Eingangssignal plus dem Rückstellrauschen abgezogen zu werden. Im speziellen wird ein leerer Ladungsbereich unter der 0 -Elektrode 92 verschoben und die entsprechende Rückstellfehlerspannung über den Ausgangsanschluß 100 ausgelesen, um in der Wiedergewinnungsschaltung 32 verarbeitet zu werden.

Die Ausgangssignale von den Ladungsbereichen unter den 0 -Elektroden werden ausgelesen und mit dem in den entsprechenden MNOS-Transistor 22 gespeicherten Bewertungsfaktor multipliziert. Anschließend werden die Ausgangssignale auf der positiven und der negativen Summierleitung 24a und 24b summiert. Wie aus Fig. 1 zu entnehmen ist, werden die summierten Ausgangssignale über die Summierleitungen 24a und 24b an die entsprechenden Eingänge der Wiedergewinnungsschaltung 32 über Strom-Spannungsverstärker 140 und 142 angelegt.

Diese von den Summierleitungen 24a und 24Jqaus angelegten Signale werden summiert, abgetastet und gespeichert, um damit das Rauschen infolge des CCD-Schieberegisters zu entfernen und das Null-Bezugsniveau des Signals wieder einzustellen. Im speziellen wird das Ausgangssignal des Verstärkers 140 über ein Widerstandselement 145 an einen Verstärker 142 angelegt, bei dem ein Widerstandselement 144 zwischen den Ausgang und den Eingang geschaltet ist, wobei dieser Eingang auch mit der Summierleitung 24b in Verbindung steht. Die Operationsverstärker 140 und 142 dienen dem Summieren der auf der positiven und der negativen Summierleitung liegenden Signale, wobei die Signale auf der negativen Summierleitung von den Signalen auf der positiven Summierleitung abgezogen werden

- 31 - und

609813/0818

254H72

WS32P-1325

und eine bestimmte Gleichspannung auf den Summierleitungen aufrechterhalten wird. Das Ausgangssignal des Verstärker 142 wird an eine Vorverstärkerstufe mit einem Operationsverstärker 146 angelegt und von diesem an einen Haltekondensator 148 Übertragen, dessen Ausgang an einen elektrisch gesteuerten Schalter 152 angeschlossen ist, der z.B. als MOS-Schalter ausgebildet sein kann. Der Schalter 152 koppelt den Haltekondensator 148 an eine negative Bezugsspannung -V_, die an einem Potentiometer 154 abgegriffen wird. Der Schalter 152 ist derart ausgelegt, daß er in Abhängigkeit von einem synchronisierten ersten Haltesignal, wie in Fig. 5L dargestellt, geöffnet und geschlossen wird, wenn dieses an die Klemme 151 angelegt wird. Ferner ist der Verbindungspunkt des Kondensators 148 und des Schalters 152 mit dem hochimpedanten Eingang eines Operationsverstärkers 150 verbunden, dessen anderer Eingang mit der Bezugs spannung -V in Verbindung steht, die als Haltespannung oder als Rückstellspannung für den Kondensator 148 dient. Ferner hat der Verstärker 150 ein Rückkopplungsnetzwerk, das Widerstandselemente 158 und 156 umfaßt, die den Ausgang des Verstärkers 150 mit dem zweiten Eingang verbinden. Der Ausgang des Verstärkers liegt ferner an einem zweiten elektrisch gesteuerten Schalter 160, der sich öffnet und schließt in Abhängigkeit von dem an seine Klemme 159 angelegten Haltesignal gemäß Fig. 5L. Dieser Schalter 160 kann beispielsweise aus einem MOS-Schalter bestehen und ist über einen weiteren Haltekondensator ISl an Masse angeschlossen. Der Verbindungspunkt des Kondensators 161 mit dem Schalter 160 liegt an dem hochimpedanten Eingang eines Operationsverstärkers 162 , der ebenfalls ein Rückkopplungsnetzwerk aus Widerstands elementen 166 und 164 umfaßt.

Der Ausgang des Operationsverstärkers 162 ist an einen dritten Haltekondensator 168 angeschlossen, der wahlweise durch die Einstellung eines über einen Schalter 172 angeschlossenen Potentiometers 174 auf ein Vorspannungspotential eingestellt werden kann. Der Schalter kann als MOS-Sehalter ausgebildet sein und wird wahlweise geöffnet bzw.

32 geschlossen

609813/0818

254H72

WS32P-1325

geschlossen in Abhängigkeit von einem zweiten Bezugs- bzw. Haltesignal gemäß Fig. 5 N, das an seine Klemme 171 angelegt wird. Der Verbindungspunkt zwischen dem Schalter 172 und dem Haltekondensator 168 liegt an dem hochimpedanten Eingang eines weiteren Operationsverstärkers 170, der über ein Widerstandsnetzwerk mit den Widerstands elementen 178 und 176 rückgekoppelt ist. Dieser Operationsverstärker 170 liegt wiederum an einem Schalter 180, der in Abhängigkeit von einer Steuerspannung geöffnet und geschlossen werden kann, die an seine Klemme 181 angelegt wird. Im geschlossenen Zustand legt der Schalter 180 das Aus gangs signal des Operationsverstärkers 170 an einen nach Masse geschalteten Kondensator 183 sowie den hochimpedanten Eingang eines Operationsverstärkers 182. Dieser Operationsverstärker 182 umfaßt ein Rückkopplungsnetzwerk mit den Widerstandselementen 186 und 184. Das Ausgangssignal des Operationsverstärkers 182 repräsentiert die Summe der Produkte der Ausgangssignale der CCD-Schieberegisterausgänge und der positiven Bewertungsfaktoren, vermindert um das Produkt der Ausgangssignale der CCD-Schieberegisterausgänge und der negativen Bewertungsfaktoren.

Der Multiplexer 199 empfängt die Eingangssignale und tastet sie ab, wobei alternierende Impulse der abgetasteten Teile des Eingangssignals' zwischen ein Bezugssignal eingefügt werden, dessen Niveau dem Null Bezugsniveau des Eingangssignals entspricht. Auf diese Weise wandert ein abgetasteter Teil des Eingangs signals und ein Bezugsniveausignal von Ladungsbereich zu Ladungsbereich entlang dem CCD-Schieberegister Die Aus gangs signale werden von den Ausgangsanschlüssen 100 abgeleitet, welche den alternierenden Ladungsbereichen unter den 0 -Elektroden 92 gemäß Fig. 1 zugeordnet sind. Wie aus den Fig. 1 und 2 hervorgeht, werden Aus gangs signale von den Ausgangsanschlüssen 10-2 und 10-4 abgeleitet, wogegen keine Aus gangs signale von dem Ladungsbereich abgeleitet werden, die den 0 -Elektroden 92 der Stufen 14-1 und 14-3 zuge-

33 ordnet sind.

609813/0818

WS32P-1325

ordnet sind. Als Folge davon können zu einem gegebenen Zeitpunkt einer Folge von injizierten Bezugsniveau-Signalimpuls en, wie in Fig. 5K angedeutet, entsprechende Ladungspakete in den den Stufen 14-2 und 14-4 zugeordneten Ladungsbereichen gespeichert werden, um diese auszulesen und an die Summierleitungen 24a und 24b anzulegen. Zu diesem Zeitpunkt werden die nacheinander eingeführten und abgetasteten Teile des Eingangs signals in den Ladungsbereichen angeordnet, welche den Stufen 4-1 und 4-2 zugeordnet sind, so daß sie nicht ausgelesen werden. Wenn die Taktsignale 0.. und J0 an das CCD-Schieberegister 10 angelegt werden, werden die Ladungspakete derart verschoben, daß die dem abgetasteten Signal gemäß Fig. 5K entsprechenden Pakete in den Stufen 14-2 und 14-4 angeordnet werden, um ausgelesen zu werden, wogegen die Ladungspakete entsprechend dem gepulsten Bezugssignal in den Stufen 14-3 und 14-5 angeordnet sind. Auf diese Weise kann durch Abgreifen der Ausgangssignale von alternierenden Stufen 14 der abgetastete Teil des Eingangssignals gleichzeitig von den geradzahlig bezeichneten Stufen 14 ausgelesen und dann zu den ungeradzahlig bezeichneten Stufen 14 übertragen werden, zu welchem Zeitpunkt Proben des Bezugsniveausignals ausgelesen werden. Des weiteren wird ein Ausgangssignal von jeder Summierleitung 24a und 24b zu denjenigen Zeitpunkten abgeleitet, zu welchen sich ein leerer Ladungsbereich unter den 0 -Elektroden 92 der geradzahligen Stufen 14 befindet. Das Ausgangssignal zu diesem Zeitpunkt wird abgetastet und subtrahiert, wie noch erläutert wird, um den Effekt des Rückstellrauschens zu unterdrücken.

Die Wiedergewinnungsschaltung 32 für das Analogsignal arbeitet in der Weise, daß sie abtastet und die summierten Proben der Bezugsniveau-Impulse sowie der von den leeren Ladungsbereichen des CCD-Schieberegisters 10 abgeleiteten Signale festhält, welche von demabgetasteten Eingangssignal in nachfolgender Weise subtrahiert werden. Zuerst werden die Rückstellrauschsignale von den Aus gangs anschluss en 100 abgeleitet und mit Hilfe

- 34 - der Ver-

609813/0818

WS32P-1325

der Verstärker 140 und 142 summiert sowie nach einer Vorverstärkung im Operationsverstärker 146 zur Aufladung des Haltekondensators 148 benutzt. Während dieses ersten Schrittes ist der Schalter 152 in Abhängigkeit von dem ersten Halteimpuls gemäß Fig. 5L geschlossen, so daß der Haltekondensator 148 an die Vorspannung -V angeschlossen ist. Daraufhin wird der Schalter 152 geöffnet und der Schalter 160 geschlossen sowie anschließend geöffnet in Abhängigkeit von dem ersten Abtastimpuls gemäß Fig. 5M, wogegen der Schalter 172 geschlossen und anschließend geöffnet wird in Abhängigkeit von dem zweiten Halteimpuls gemäß Fig. 5N, wodurch die summierten Bezugsproben des Eingangssignals, welche sich in den geradzahligen Stufen 14 befinden, an den Haltekondensator 148 angelegt werden, so daß das das Rückstellrauschen anzeigende Signal von den Proben des Eingangsbezugssignals abgezogen wird, um das Rauschen zu entfernen. Das resultierende Signal des Ist-Bezugsniveaus wird an den Operationsverstärker 150 angelegt, um im Haltekondensator 161 gespeichert zu werden.

Anschließend werden die serienmäßig eingespeisten Signalproben zu den geradzahlig bezeichneten Stufen 14 übertragen und ausgelesen sowie an die Wiedergewinnungsschaltung 32 angelegt. Bei diesem Verfahrensschritt werden die Schalter 152 und 172 betätigt, d.h. geschlossen und anschließend geöffnet, - der Schalter 172 wird in Abhängigkeit von dem zweiten Halteimpuls gemäß Fig. 5N betätigt -, wodurch die summierten Ausgangssignale entsprechend den Ist-Bezugsproben zum Aufladen des Kondensators 168 dienen. Auch der Schalter 160 und der Schalter 180 werden betätigt, und zwar letzterer in Abhängigkeit von dem in Fig. 5O gezeigten Impuls. Dadurch wird der Kondensator 161 neu auf ein Niveau aufgeladen, das die summierten Ausgangssignale entsprechend der tatsächlichen Größe der Signalproben kennzeichnet, von welchem das Ist-Bezugsniveau, wie es im Kondensator 168 gespeichert ist, abgezogen wird, um das Istsignal zu schaffen, das gleich der Differenz der Signalprobe und der Bezugsprobe ist.

- 35 - Während

609813/0818

WS32P-1325

Während ein leerer Ladungsbereich unterhalb der 0 -Elektrode 92 jeder geradzahligen Stufe 14 weiterverschoben wird, wird ein Signal entsprechend einem leeren Ladungsbereich, das das Rückstellrauschen im CCD-Schieberegister 10 kennzeichnet, ausgelesen und an die Wiedergewinnungsschaltung 32 angelegt, innerhalb deren das Rückstellfehlersignal an den Kondensator 148 angelegt wird, um ein Signal zu liefern, das die Differenz zwischen diesen kennzeichnet, d. h. die Signalprobe mit dem entfernten Rückstellrauschen. Diese Signalprobe wird dann im Kondensator 161 gespeichert. Somit wird als Ergebnis der vier Schritte ein Rückstellfehlersignal abgeleitet und gespeichert, um anschließend von den summierten Teilen der Bezugsniveauprobe subtrahiert zu werden. Mit anderen Worten, das Rückstellniveau wird abgetastet und gespeichert, um von der Signalprobe abgezogen zu werden. Schließlich wird das Null-Bezugsniveausignal, das frei von Rückstellrauschen ist, von der Signalprobe abgezogen, welche frei von Rückstellrauschen ist, um ein Ausgangs signal an der Wiedergewinnungsschaltung 32 des Systems gemäß Fig. 1 zu erhalten, das bezüglich Gleichstromverschiebungen des Systems eingestellt und frei von Rückstell- und Ausleserauschen ist. In den Fig. 5L bis 5Ösinddas erste Haltesigna], das erste Abtastsignal, das zweite bzw. Bezugshaltesignal und die Ist-Signalprobe in Form von Impulsen dargestellt. Diese Impulse werden von dem CCD-Taktgeber 11 gemäß Fig. 1 geliefert.

• Auf diese Weise ist es im größten Umfang möglich, alle Eingangssignale durch dieselben Elemente passieren zu lassen und die entsprechenden Signalproben und Null-Bezugsniveauproben über identische Wege auf dem Halbleiterplättehen zu verschieben. Damit werden die durch Gleichstromvorspannung bedingten Fehler der Nullsignal-Bezugsniveauprobe kompensiert, während die leeren Ladungsbereiche abgetastet werden, um das Rückstellrauschen von den summierten Proben zu entfernen. Die durch Gleichvorspannung bedingten Fehler verändern sich verhältnismäßig langsam, so daß der Nullsignal-Bezug bei einer Ausführungsform nicht zwischen die alternierenden Signalproben zwischengeschaltet werden mußte,

36 sondern

609813/0818

sondern nur gelegentlich injiziert werden kann. Da der Signalweg während der programmierten Eichung bei geschlossener Schleife derselbe wie für den Normalbetrieb ist, werden zufällige Oberflächenvariationen in dem Aufbau durch die elektrische Abstimmung der Bewertungsfaktoren kompensiert, welche, wie vorausstehend erwähnt, in die MNOS-Transistoren 22 eingeschrieben werden.

609813/0818

Das CCD-Schieberegister 10 und die Vielzahl der MNOS-Transistoren 22 gemäß Fig. 2 können auf einem einzigen integrierten Schaltkreis durch die LSI-Technik hergestellt werden. Eine Beschreibung und die Auslegung eines solchen integrierten Schaltkreises geht aus der gleichzeitig angemeldeten Patentanmeldung mit dem Titel "Programmierbares Analog-Transversalfilter" hervor.

In Fig. 9 ist eine weitere Ausführungsform der Erfindung dargestellt, bei der eine Matrix von Speicherelementen in Form von MNOS-Transistoren 22 auf einer Halbleiteranordnung 270 ausgebildet sind, wobei die Matrix

aus R₁ bis R,,-Reihen und C, bis C -Spalten besteht, so daß MxN IM IN

Speicherelemente in der Matrix vorhanden sind. Ein Eingangssignal wird an einen Ladungsinjektor 212 eines CCD-Schieberegisters 210 in derselben Weise angelegt, wie dies für die Ausführungsform gemäß den Fig. lund 3 beschrieben wurde. Dieses Eingangssignal wird sodann schrittweise von Stufe zu Stufe im Schieberegister verschoben, wobei die Stufen allgemein mit 214 und die spezielle Stufe mit einer der Lage entsprechenden Zusatzziffer versehen ist. Die Stufe 214-N ist demgemäß die letzte Stufe des CCD-Schieberegisters 210. Ein Taktgeber 216, wie er im Detail anhand der Fig. beschrieben wird, erzeugt Phasensignale bzw. Taktsignale 0 bis 0 , die an jede Stufe 214 angelegt werden. Nur aus Gründen der besseren Übersicht sind in Fig. 9 lediglich die an die Stufe 214-1 angelegten Phasensignale angegeben. Während das Eingangssignal durch das Schieberegister 210 verschoben wird, werden eine Vielzahl von Ausgangssignalen von den Ausgangsanschlüssen abgeleitet, die den P -Diffusionsbereichen, welche in Fig. 9 nicht dargestellt sind, und ferner den 0 -Elektroden der alternierenden Stufen 214 zugeordnet sind. Damit wird, wie bereits erwähnt, eine doppelte Abtasttechnik erleichtert möglich, wodurch Ausleserauschen unterdrückt werden kann bzw. entfernt werden kann und das Eingangssignal bezüglich eines eingegebenen Bezugsniveausignals abgestimmt sowie längs dem Schieberegister 210 verschoben werden kann. Die Aus gangs signale von

- 38 - den

609 813/0818

den alternierenden Stufen 214 werden an entsprechende Spalteneingangs leitungen CI bis CI übertragen, die zu der ersten bis N-ten Spalte der Matrix führen. Jedes der CCD-Ausgangssignale wird über die zugeordnete Eingangsleitung CI und einen entsprechend zugeordneten Verstärker 274-1 bis 274-N aus Source-follower gemäß Fig. 2 angelegt. Das Ausgangssignal dieser Treiberverstärker 274 wird an die Drain-Elektrode jedes der Speicherelemente aus MNOS-Transistoren 22 in der entsprechenden Spalte angelegt.

Um die Matrix der Speicherelemente zu programmieren, sind Einrichtungen vorgesehen, um wahlweise Programmierungssignale an jeden der MNOS-Transistoren 22 anzulegen, und anschließend deren Schwellwertspannung V___

einzustellen, um ein Ausgangssignal abzuleiten, das mit dem gespeicherten Wert des Bewertungsfaktors verglichen ist, der in das ausgewählte Speicherelement aus dem MNOS-Transistor 22 einprogrammiert ist, und ferner um Signale zu schaffen zum Anheben bzw. Absenken der Schwellwertspannung

V „ als Funktion der Differenz zwischen dem gemessenen Bewertungsfaktor TH

und dem gespeicherten Bezugswert desselben. Eine Reihenadressenschaltung 224 spricht auf ein Eingangssignal an, das die zu programmierende Adressenreihe kennzeichnet, um eine der Vielzahl der Reihentreiberstufen 226, bis 226_,

1 M

entsprechend der adressierten Reihe zu erregen. Eine Reihentreiberstufe ist im Detail in Fig. 10 dargestellt. Das Ausgangssignal der ausgewählten Reihentreiberstufe 226 wird über eine zugeordnete Reiheneingangsleitung aus der Vielzahl der Reiheneingangsleitungen R₁ bis R an eine der zugeordneten Elektroden 294-1 bis 294-M des isolierten Substrats eines zugeordneten MNOS-Transistors 22 in einer Reihe innerhalb der Halbleiteranordnung angelegt. Im speziellen wird eine P -Isolationsschicht in der Halbleiteranordnung 270 ausgeführt, um eine Vielzahl von Trennkanälen 272 bis 272 zu schaffen, die jeweils einer Reihe der Speichermatrix zugeordnet sind und wodurch die MNOS-Transistoren einer Reihe gegen die der anderen Reihen elektrisch isoliert sind. In der erwähnten gleichzeitigen Patentanmeldung über ein programmierbares Analog-Transversalfilter ist das Verfahren zur Her-

- 39 - stellung

B09813/0818

Stellung der Halbleiteranordnung 270 offenbart.

In gleicher Weise wird eine aus der Vielzahl der Spalten mit einem Eingangssignal ausgewählt, das an eine Spaltenadressenschaltung 250 angelegt wird. Durch das Spaltenadressensignal wird ein Ausgangssignal von der Spaltenadressenschaltung 250 an eine der Spaltentreiberstufen 242-1 bis 242-N angelegt und diese betätigt. Die Wirkungsweise dieser Spaltentreiberstufe ergibt sich ebenfalls aus der Erläuterung der Fig. 10. Das Ausgangssignal der zugeordneten Spaltentreiberstufe 242 wird über eine entsprechende Spaltenleitung C an die Gate-Elektrode der MNOS-Transistoren 22 der adressierten Spalte angelegt. Auf diese Weise wird während dieses Programmiervorganges eine Reihe und eine Spalte der Matrix aus MNOS-Transistoren 22 ausgewählt und die bestimmten Programmierungssignale über die Spaltentreiberstufe 242 und die Reihentreiberstufe 226 an den dadurch ausgewählten MNOS-Transistor 22 übertragen. Die Schwellwertspannung dieses Transistors wird entsprechend dem Bewertungsfaktor eingestellt, wie nachfolgend noch näher erläutert wird. Ferner werden die an die verbleibenden MNOS-Transistoren 22 angelegten Spannungen derart ausgewählt, daß keine Verschiebung der Schwellwertspannungen erfolgt. Auf diese Weise werden geeignete Programmierungssignale entweder in Form von einem Einzelimpuls oder einer Folge von Impulsen zum Vergrößern bzw. Verringern der Schwellwertspannung des adressierten MNOS-Transistors 22 wirksam werden lassen.

Ein Ausgangssignal erhält man von einem oder allen der MNOS-Transistoren 22 einer gegebenen Reihe, wobei dieses bzw. diese an die entsprechende Reihenausgangsleitung aus einer Vielzahl von Reihenausgangsleitungen RP bis RO-^ angelegt werden. Dieses Ausgangssignal vom MNOS-Transistor 22 wird von dessen Drain-Elektrode abgeleitet und über eine der Ausgangsleitungen RO an einen zugeordneten Schalter aus einer Vielzahl von Schaltern 290 bis 290 angelegt. Ein solcher Schalter 290 ist für jede

_ 40 - Reihen -

609813/0818

Rehenausgangsleitung RO vorgesehen, um das Ausgangssignal selektiv an einen CCD-Parallel-Reihenumsetzer 220 anzulegen. Eine Bezugsniveauspannung V wird über Impedanzelemente 291 bis 292 zugeführt, welche der jeweiligen Reihenausgangsleitung RO zugeordnet sind. Bei der dargestellten Ausführungsform der Erfindung kann der Parallel-Reihenumsetzer 220 in einer Weise aufgebaut sein, wie sie in dem Aufsatz "Characterization of Surface Channel CCD Image Arrays at Low Light Levels", Zeitschrift Journal of Semiconductor Circuits, Jan./Febr. 1974, oder in dem US-PS 3 781 574 beschrieben ist. Nachdem die Ausgangssignale an die parallelen Eingänge des Umsetzers 220 angelegt sind, werden die Schalter 29O₁ bis 290__ nichtleitend gemacht und die Aus gangs signale, wie sie in den entsprechenden Ladungsbereichen bzw. Stufen des Umsetzers 220 gespeichert sind, über eine Ausgangsschaltung 221 in Serie ausgegeben, wobei diese Signale das Ausgangs signal des DASP-Systems darstellen.

Die Reihenadressenschaltung 224 und die Spaltenadressenschaltung 250 sprechen auf Reihen- und Spaltenadressensignale an, um die zugeordnete Spalte und Reihe auszuwählen, an welche die Programmierungssignale anzulegen sind, um die Schwellwertspannung des ausgewählten MNOS-Transistors 22 in Übereinstimmung mit dessen Bezugs-Bewertungsfaktor einzustellen. Die Ausgangs signale der Reihenadressenschaltung 224 und Spaltenadressenschaltung 250 erregen die Reihen- und Spaltentreiberstufen, wie dies nachfolgend anhand der Fig. 10 erläutert wird.

In Fig. 10 ist eine beispielsweise Ausführungsform einer Reihen- bzw. Spalten treiberstufe 226 bzw. 242 beschrieben. Das Ausgangssignal der Adressenschaltung wird an das Substrat von zwei Transistoren 280 und 282 entgegengesetzter Leitfähigkeit angelegt. Ein Treiberausgangssignal wird von dem zugeordneten Kollektor des Transistors abgegriffen, um an die entsprechende Reihen- bzw. Spaltenleitung angelegt zu werden. Im Betrieb dient das Ausgangssignal der Adressenschaltung dazu, den Generator auszuwählen, der an

- 41 - die Spalten-

609813/0818

WS32P-1325

die Spalten- bzw, Reihenleitung angelegt wird. Wenn z.B. das Ausgangssignal der Adressenschaltung einen niederen Signalwert hat und damit anzeigt, daß eine entsprechende Spalte oder Reihe nicht ausgewählt ist, steuert der an dem Transistor 282 wirksame Bezugsgenerator das Aus gangs signal, wie es von der Treiberschaltung abgeleitet wird. Wenn jedoch das Ausgangssignal der Adressenschaltung einen hohen Signalwert hat und damit andeutet, daß die entsprechende Spalte bzw. Reihe ausgewählt wurde, steuert der mit dem Transistor 280 verbundene Bezugsgenerator das Ausgangssignal, um die Signale anzulegen, mit welchen der ausgewählte MNOS-Transistor, wie aus dem Nachfolgenden noch näher hervorgeht, beaufschlagt wird.

Gemäß Fig. 9 wird jede der Reihentreiberstufen 226 bis 226 mit Eingangssignalen vom ersten und zweiten Bezugsgenerator 228 und 230 längs den Leitungen 231 bzw. 233 beaufschlagt. Dadurch wird die Reihentreiberstufe 226 entsprechend der adressierten Reihe betätigt, wodurch deren Ausgangssignal durch den Bezugsgenerator 228 gesteuert wird. Die verbleibenden Reihentreiberstufen 226 stehen unter der Kontrolle des Bezugsgenerators 230. Damit wird eine Schreibspannung entsprechend der Steuerung durch den Bezugsgenerator 228 über die Elektrode 294 an das Substrat der MNOS-Transistore: 22 der auegewählten Reihe angelegt, wogegen geeignete Potentiale unter dem Einfluß des Bezugsgenerators 230 an die Substrate der MNOS-Transistoren der übrigen Reihen angelegt werden, wodurch die Schwellwertspannungen der nicht ausgewählten MNOS-Transistoren 22 nicht beeinflußt werden.

In gleicher Weise werden Eingangs signale an jede der Spaltentreiberstufen 242 bis 242 von den Bezugsgeneratoren 234 und 236 aus über die Leitungen 238 und 240 übertragen. Im speziellen wird das Aus gangs signal der ausgewählten Spaltentreiberstufe 242 der adressierten Spalte durch die Spaltenadressenschaltung 250 ausgelöst, wodurch dieses Ausgangssignal unter der Kontrolle des Bezugsgenerators 234 steht. Die Spaltentreiberstufen der nicht ausgewählten Spalten stehen unter der Kontrolle des Bezugsgenerators 236.

- 42 - Die Wirkungs-

609813/0818

WS32P-1325

254U72

Die Wirkungsweise der Matrix aus den Speicherelementen mit den MNOS-Transistoren 22 bezüglich der drei Betriebsarten LÖSCHEN, SCHREIBEN oder LESEN wird nachfolgend anhand der Fig. 9 und 11 erläutert.' Im Betriebszustand LÖSCHEN wird jeder MNOS-Transistor 22 auf seinen niederen Schwellwert oder auf einen normalen Schwellwert zur Vorbereitung eines Einschreibvorganges eingestellt, d. h. in dem Speicherelement wird ein Bewertungsfaktor gespeichert. Dies erfolgt durch den Aufbau einer negativen Spannung vom Substrat zum Gate der MNOS-Transistoren 22, indem die Reihentreiberstufen 226 und die Spaltentreiberstufen 242 erregt werden, um entsprechend eine -Vp-Spannung an den Trennkanal 272 jeder Reihe anzulegen, und um durch die Spaltentreiberstufen 242 eine Nullspannung an die Gate-Elektroden der MNOS-Transistoren 22 zu übertragen.

Bei der Betriebsart SCHREIBEN, d. h. beim Programmieren der Speicher, wird eine Spannung ausreichender Amplitude und/oder Impulsdauer vom Gate an das Substrat angelegt, wodurch entweder eine Vergrößerung oder eine Verringerung der Schwellwertspannung V be-

TH

wirkt wird. Anfänglich wählen die Reihen- und Spaltenadressenschaltungen 224 und 250 die entsprechende Reihe und Spalte aus, wodurch ein einziger MNOS-Transistor 22 adressiert wird. Wie z.B. in Fig. 11 dargestellt, wird die Spalte 1 und die Reihe 1 adressiert, wodurch der MNOS-Transistor 22 (l/l) als Speicherelement für das Programmieren ausgewählt bzw. adressiert wird. Im speziellen wird beim Schreibbetrieb die Spannung V₀ , welche an das Substrat der ausgewählten Reihe angelegt wird, zur Illustration auf Null eingestellt. Beim Ausführungsbeispiel gemäß den Fig. 9 und 11 wird die Reihentreiberstufe 226. durch die Reihenadressenschaltung aktiviert, wodurch der Bezugsgenerator 228 ein Null-Potential über die Reihentreiber stufe 226 und den Kontakt 294 an das gemeinsame Substrat 272 der Reihe 1 anlegt. In gleicher Weise betätigt die Spaltenadressenschaltung 250 die Spaltentreiberstufe 242 , wodurch der Bezugsgenerator 234 entweder ein +V- oder ein -V_p-Signal an das Gate des MNOS-

. 43 Transistors

609813/0818

WS32P4325

254 U72

22 (1/1) anlegt. Um die Schwellwertspannung des adressierten MNOS-Transistors 22 anzuheben, wird der Bezugsgenerator 234 derart gesteuert, daß er ein +V -Signal erzeugt, wogegen, wenn eine Verringerung der Schwellwertspannung gewünscht wird, liefert der Bezugsgenerator 234 ein -V -Signal an das Gate des adressierten MNOS-Transistors 22 (1/1). Wie noch erläutert wird, werden die Bezugsgeneratoren 228 und 234 in Abhängigkeit von einem Fehlersignal gesteuert, das die Differenz zwischen dem gespeicherten Wert des Bewertungsfaktors und einem gemessenen Wert dieses Faktors kennzeichnet, wodurch die Amplitude und/oder das Tastverhältnis der erzeugten Impulse eingestellt werden.

Es ist wünschenswert, daß die Schwellwertspannung der nicht ausgewählten MNOS-Transistoren 22(2/1), 22 (1/2) und 22 (2/2) gemäß Fig. 11 zu dem Zeitpunkt, zu welchem der adressierte MNOS-Transistor 22 (1/1) eingeschrieben wird, keine Veränderung erfahren. Der MNOS-Transistor 2 2 (2/2), der in einer nicht ausgewählten Reihe und Spalte liegt, ist an seinem Substrat mit einer Spannung von 1/2 V_p beaufschlagt, wogegen eine Spannung von 1/2 Vp an dessen Gatter wirksam ist, d.h. daß eine Null-Spannung vom Substrat zum Gatter wirkt und damit keine Verschiebung der Schwellwertspannung Platz greift. Die MNOS-Transistoren 22 (2/1) und 22 (1/2) sind so angeordnet,, daß entweder eine Reihe oder eine S palte adressiert

wird. Es wird z. B. eine Spannung von 1/2 V_p an deren Substrat angelegt, während eine Spannung von V an dem Gate des MNOS-Transistors 22 (1/2) wirksam ist, wodurch eine Spannung von 1/2 V sich zwischen dem Substrat und dem Gate aufbaut. Der typische Wert von 1/2 V liegt in der Größenordnung von etwa -10 V, wodurch die Schwellwertspannung des MNOS-Transistors 22 nicht beeinträchtigt wird.

Um die MNOS-Transistoren 22 zu programmieren, ist es notwendig, jeden einzelnen in der Matrix in einer Folge abzutasten und anschließend den programmierten B ewertungs faktor in den adressierten MNOS-Transistor 22 einzuschreiben. Wie aus Fig. 9 hervorgeht, erhalten die Reihen- und

_ 44 - Spalten -

6098 13/0818

WS32"F"-1325

Spaltenadressenschaltungen 224 und 250 die entsprechenden Adressensignale von Zählern 258 und 260. Der Zähler 258 wird um eine Zählerstellung weitergestellt, wenn er eine Anzeige erhält, daß die Schwellwertspannung des adressierten MNOS-Transistors 22 eingestellt ist und der eingestellte Wert gegen den Wert des Bewertungsfaktors im Bewertungsfaktorspeicher 254 verifiziert ist. Beim Einschreiben des korrekten Wertes des Bewertungsfaktors in den MNOS-Transistor 22 wird ein Fortschaltsignal an den Zähler 258 von der Vergleichsschaltung 252 aus angelegt. Das den Zählerstand kennzeichnende Ausgangssignal des Zählers 258 wird an die Spaltenadressenschaltung 250 als Adressensignal übertragen, welches anzeigt, welcher MNOS-Transistor 22 innerhalb der Spalte zu adressieren ist. Der Zähler ist bezüglich der Anzahl N der MNOS-Transistoren 22 innerhalb einer einzigen Reihe in seinem Zählvorgang begrenzt. Wenn er den Grenzwert erreicht, wird der Zähler 258 auf Null zurückgestellt und erzeugt einen Zählerfortschaltimpuls, der an den Zähler 260 angelegt wird. Der Zähler 260 liefert das Reihenadressensignal, das an die Reihenadressenschaltung 224 übertragen wird. Diese Reihenadressenschaltung aktiviert die Reihentreiberstufe 226 der adressierten Reihe. Somit wird die erste Reihe zunächst adressiert und die Bewertungsfaktoren der Reihe nach in die MNOS-Transistoren dieser Reihe eingeschrieben entsprechend dem Fortschreiten des Zählerstandes des Zählers 258. Nach dem Programmieren der ersten Reihe erreicht der Zähler einen maximalen Zählerstand und wird zurückgestellt, wodurch ein Fortschaltsignal an den Zähler 260 weitergegeben wird, wodurch die Reihenadressenschaltung 224 um eine Reihe weitergeschaltet wird und die nächste Reihentreiberstufe 226 aktiviert. Auf diese Weise wird jedes Speicherelement aus einem MNOS-Transistor 22 Reihe für Reihe programmiert.

In der gleichen Weise wie im voraus beschrieben, wird das Ausgangssignal jedes MNOS-Speicherelementes 22 abgegriffen und in der Vergleichsschaltung 252 mit dem im Bewertungsfaktorspeicher 254 gespeicherten Bezugswert ver-

- 45 - glichen

609813/0818

WS32P-1325

glichen. Die Vergleichsschaltung 252 liefert ein Fehlersignal an eine Verarbeitungsschaltung in Form eines ROM-Speichers 256 (Nur-Lesespeicher), um die Schwellwertspannung der programmierten MNOS-Transistoren 22 abzustimmen, d. h. anzuheben oder abzusenken. Der ROM-Speicher 256 liefert ein digitales Ausgangssignal an eine Anzahl von Leitern, die in ihrer Gesamtheit mit dem Bezugszeichen 257 versehen sind, wobei dieses digitale Ausgangssignal die gewünschte Änderung der Polarität, der Amplitude und/oder des Tastverhältnisses anzeigt, um den gewünschten Umfang der Vergrößerung bzw. Verkleinerung der Schwellwertspannung anzuzeigen. Der ROM-Speicher 256 ist derart programmiert, daß er digitale Ausgangssignale in Abhängigkeit von dem eingangs seitigen Fehlersignal von der Vergleichsschaltung 252 liefert. Diese digitalen Ausgangssignale werden über die Leitung 257 an jeden der Bezugsgeneratoren 228, 230, 234, 236 angelegt, um deren Polarität, Amplitude und/oder Tastverhältnis zu ändern und die gewünschte Einstellung der Schwellwertspannung zu bewirken.

Gemäß Fig. 9 liefert ein Schalter 286 nach dem Erhalt eines Befehls vom Taktgeber 216 ein Impulssignal an den Ladungsinjektor 212, der anschließend entsprechend den Taktsignalen 0 bis 0 von Stufe 214 zu Stufe weitergeschaltet wird, wodurch eine geeignete Vorspannung in der Größenordnung von etwa -5 V bis etwa -15 V an die entsprechende Spalteneingangsleitung CI angelegt wird. Wie bereits erwähnt, betätigt die Spaltenadressenschaltung 250 nacheinander die Spaltentreiberstufen 242 synchron mit dem Verschieben des injizierten Impulses von Stufe zu Stufe im CCD-Schieberegister 210. Der Taktgeber 216 liefert auch über die Leitung 291 ein Steuersignal zum Schließen der Schalter 290 bis 290 , wodurch das Ausgangssignal des adressierten und programmierten MNOS-Transistors 22 über den Parallel-Reihenumsetzer 220 und die Ausgangsschaltung 221 an die Vergleichsschaltung 242 übertragen wird, wobei dieses Aus gangs signal den abgetasteten Bewertungsfaktor, wie er in dem adressierten MNOS-Transistor 22 programmiert ist, kennzeichnet. Die Vergleichsschaltung

_ 46 _ ihrerseits

609813/0818

WS32P-1325

ihrerseits liefert ein Aus gangs signal, dessen Amplitude den Fehler zwischen dem programmierten und in den adressierten MNOS-Transistor 22 eingeschriebenen Bewertungsfaktor und einem Bezugsbewertungsfaktor kennzeichnet, der in dem Bewertungsfaktorspeicher 254 gespeichert ist. Beim Programmieren wird der adressierte MNOS-Transistor 22 nacheinander programmiert und anschließend der gespeicherte Bewertungsfaktor ausgelesen, um in der Komparatorschaltung 252 mit einem Bezugswert des Bewertungsfaktors verglichen zu werden, welcher von dem Bewertungsfaktorspeicher 254 abgegriffen wird. Das A us gangs signal der Vergleichsschaltung 252 wird an den ROM-Speicher 256 angelegt, dessen Ausgangssignal wiederum den Bezugsgeneratoren 228, 230, 234 und 236 zugeführt wird, wodurch das Einschreiben des Bewertungsfaktors in den adressierten MNOS-Transistor 22 gesteuert wird. Wenn der Bewertungsfaktor in den adressierten MNOS-Transistor 22 eingeschrieben ist, und zwar mit einer vorgesehenen Fehlertoleranz, wird ein Ausgangssignal von der Vergleichsschaltung 252 abgeleitet und dem Zähler 258 zugeführt, der darauf anspricht, um das Ladungspaket entsprechend dem injizierten Impuls von einer Stufe zu der nächsten Stufe zu verschieben, wodurch der nächste MNOS-Transistor 22 adressiert und programmiert wird. Wie aus Fig. 9 hervorgeht, werden die Ausgangssignale von den Reihen- und Spaltenzählern 260 und 258 auch an den Bewertungsfaktorspeicher 254 übertragen, wodurch der nächste Bewertungsfaktor für die Programmierung ausgelesen und an die Vergleichsschaltung 252 angelegt wird. Die Matrix der Speicherelemente 22 wird programmiert entsprechend einem Leitwertsmuster bzw. einem Muster von Bewertungsfaktoren, wodurch jede Reihe von Speicherelementen 22 entsprechend einer ausgewählten Schwingungsform, z. B. einer bewerteten Sinusschwingung, einem phasenkodierten Signal oder einer beliebigen Schwingungsform eingestellt wird. Das Ausgangssignal jeder Reihe wird durch die vorausstehend angegebene Gleichung (1) beschrieben, wobei die Leitwertmatrix in der Lage ist, z.B. eine bewertete diskrete Fourier-Transformation zu repräsentieren. Während der

_ 47 _ Verarbeitung

609813/0818

WS32P-1325

Verarbeitung wird ein Eingangssignal abgetastet und von dem Schalter 287 in Abhängigkeit von einem Taktsignal vom Taktgeber 216 in den Ladungsinjektor 212 injiziert und von Ladungsbereich zu Ladungsbereich der einzelnen Stufen 214 entsprechend der von dem Taktgeber 216 abgeleiteten Phasensignale 0 bis 0 weiterverschoben.

Wie bereits im Zusammenhang mit den Fig. IA und IB erläutert, wird ein Bezugsniveausignal, das einem Gleichspannungsniveau des Eingangssignals entspricht, ebenfalls in den Ladungsinjektor 212 eingespeist und von Ladungsbereich zu Ladungsbereich des CCD-Schieberegisters 210 verschoben. Dadurch werden Proben des Eingangs signals und des Bezugsniveausignals von den Ausgangsanschlüssen, wie in Fig. 9 gezeigt, abgeleitet und in derselben Weise verarbeitet, wie dies in Verbindung mit der Beschreibung der Wiedergewinnungsechaltung 32 gem. Fig. 1 erläutert wurde. Auf diese Weise kann ein Ausleserauschen effektiv unterdrückt werden. Das Bezugsniveausignal wird über den Schalter 289 angelegt, wenn dieser in Abhängigkeit von einem vom Taktgeber 216 abgeleiteten Steuersignal geschlossen ist.

Während des Lesebetriebes bzw. dem Verarbeitungsvorgang werden geeignete Lesepotentiale an die Reihen-Trennkanäle 272 und an die Spalten C

angelegt. Dadurch werden an jedem MNOS-Transistor 22 der Matrix für das Auslesen geeignete Vorspannungen eingestellt. Die Proben der alternierend angeordneten Eingangs signale und Bezugssignale werden durch das CCD-Schieberegister 210 verschoben, um an alternierenden Stufen 214 Ausgangssignale abzuleiten, die über entsprechende Spalteneingangsleitungen CI bis CI an die Drain-Elektroden der jeweiligen MNOS-Transistoren 22 angelegt werden. In einer der vorausstehenden Erläuterung entsprechenden Weise stellt das Aus gangs signal jedes MNOS-Speicherelementes 22 das Produkt des CCD-Ausgangssignals der zugeordneten Stufe 214 mit dem zuvor einprogrammierten Bewertungsfaktor dar. Wenn die Proben der Eingangseignale und Bezugsniveausignale alle in das CCD-

Schieberegister — 48 —

60981 3/0818

WS32P-1325

Schieberegister 210 eingespeist sind, liefert der Taktgeber 216 ein Signal, um die Schalter 290, bis 290,, leitend zu machen, wodurch das

1 M

Ausgangssignal e (siehe Gleichung 1) für jede Reihe an die entsprechende Stufe des CCD-Parallel-Reihenumsetzers 220 angelegt und in diese eingespeichert wird. Danach wird durch entsprechende Änderung dieses Signale vom Taktgeber 216 das ausgangsseitige analoge Datensignal e (t) in jeder Stufe in Serie von dem Umsetzer 220 durch die Ausgangsschaltung 221 verschoben, womit man das Ausgangssignal des Systems erhält. Für eine beispielsweise Betriebsart, bei der M=N=IOO ist, wird die Probe des Eingangssignals mit einer Geschwindigkeit von einem Megahertzin das CCD-Schieberegister 210 verschoben. Bei einer solchen Konfiguration ergibt sich ein neuer Satz von Daten, wenn jede neue Probe in das CCD-Schieberegister 210 eingegeben wird, in einem zeitlichen Abstand von jeweils 100 ,usec. Wenn die Daten von Stufe 214 zu Stufe 214 verschoben werden, wird nach jeweils 100 Sekunden ein Signal von dem Taktgeber 216 geliefert, um die Schalter 290 zu schließen, um den CCD-Parallel-Reihenumsetzer 220 zu beschicken. Somit wird der CCD-Parallel-Reihenumsetzer 220 alle 100 ,usec beschickt und die ausgangsseitigen Daten in einer Geschwindigkeit von 1 MHz abgegeben.

Für eine dargestellte Ausführungsform der Erfindung kann ein komplexes Filter auf einer einzigen Matrix gemäß Fig. 9 ausgebildet werden, indem alternierende Stellen bzw. Bereiche des Schieberegisters korrespondierend alternierenden Spalten C als realUnd imaginär definiert werden, indem Muster geeigneter Real- und Imaginärleitwerte in jeder Reihe der Matrix eingestellt werden und das Auslösesignal nur bei alternierenden Taktimpulsen wirksam wird, wenn die eingangsseitigen Real- und Imaginärsignale mit den zugeordneten Real- und Imaginärbereichen des CCD-Parallel-Reihenumsetzers 220 übereinstimmen. Es kann auch eine Reihe der Matrix mit den realen oder positiven Bewertungsfaktoren programmiert und die zweite Reihe mit den imaginären oder negativen Bewertungsfaktoren

- 49 - programmiert

609813/0818

WS32P-1325

programmiert werden und ferner können die Reihenausgangsleitungen zusammengefaßt werden in einer Weise, wie dies in Verbindung mit Fig. 1 erläutert wurde.

In Fig. 12 ist der Taktgeber 216 im Detail dargestellt und wird nachfolgend in Verbindung mit den in Fig. 13A bis 13K, 14A bis 14G und 15A bis 15E dargestellten Schwingungsformen beschrieben. Der Taktgeber 216 umfaßt eine zentrale Taktschaltung 302 zur Erzeugung eines Taktsignals C gemäß Fig. 13A. Dieses Taktsignal wird an den Eingang C eines Flip-Flop 304 angelegt, dessen Ausgangssignal C₁ in Fig. 13B dargestellt ist. Die zentrale Taktschaltung liefert das Bezugstaktsignal CL, das dazu benutzt wird, um die Phasensignale 0-, 0 , 0 und 0 zu erzeugen, welche an das CCD-Schieberegister 210 angelegt werden, um eine Serie von Signalen auszulösen, die das Abtragen der Eingangs- und Bezugsniveausignale bewirken und selektiv die Reihen- und Spaltenzähler 260 und 258 aktivieren, um dadurch die entsprechenden Adressensignale zu erzeugen, die die auszulesenden Reihen und Spalten bezeichnen. Wie aus Fig. 12 hervorgeht, wird das Taktsignal C an einen monostabilen Multivibrator 322 angelegt, dessen Ausgangssignal das in Fig. 5G dargestellte Phasensignal 0 ist. In entsprechender Weise liefert die zentrale Taktschaltung 302 das Taktsignal über eine Verzögerungsleitung 324 an einen monostabilen Multivibrator 326, dessen Ausgangssignal das Phasensignal 0 bildet. Über eine Verzögerungsleitung 328 wird das zentrale Taktsignal auch an einen weiteren monostabilen Multivibrator 330 angelegt, von dem das Phasensignal 0 abgeleitet wird. Am Ausgang des über eine weitere Verzögerungsschaltung 332 mit dem zentralen Taktsignal beaufschlagten monostabilen Multivibrators 334 steht das Phasensignal 0 zur Verfügung, wie diese in den Fig. 5H bis 5J dargestellt sind. Die Verzögerungsleitungen 324, 328 und 332 liefern eine zunehmende Verzögerung, wodurch die von den Multivibratoren 326, 330 und 334 gelieferten Ausgangssignale zunehmend bezüglich der Phasensignale 0 zunehmend verzögert werden. Dies geht eben falls aus den Fig. 5G bis 5J hervor. Die Phasensignale 0- bis 0 werden ge-

- 50 - maß

609 813/0818

WS32P-1325

maß Fig. 9 an das CCD-Schieberegister 210 angelegt. Die monostabilen Multivibratoreh 322, 326, 330 und 334 können in der Form ausgeführt sein, wie sie von Signetics, Inc. unter der Bezeichnung 74121 geliefert werden.

Wie aus Fig. 12 weiter hervorgeht, wird das Ausgangs signal des Flip-Flop 304 an den CD-Eingang eines Zählers 306 angelegt, wofür ein Zähler von Signetics, Inc. mit der Bezeichnung 74191 Verwendung finden kann. Der Zähler wird voreingestellt durch das Anschließen der Eingänge a, b, c und d in der in Fig. 12 dargestellten Weise, wodurch wenn der Zähler 306 von einem voreingestellten Wert auf Null herabgezählt hat, ein Übertragssignal erzeugt und an den Lastanschluß übertragen wird. Dann beginnt der Zähler 306 von dem voreingestellten Wert, z. B. 14, erneut abwärts zuzählen. Während dieses Zählvorganges wird ein digitales Ausgangssignal von den Ausgangsklemmen A, B und C abgegriffen, die die binären Signale C2, C3 und C4 gemäß den Fig. 13C, 13D und 13E bilden. Diese binären Signale C2, C3 und C4 werden an ein NOR-Gatter 308 übertragen, das das Aus gangs signal Ll erzeugt, wenn alle Eingänge auf einem niederen Signalniveau liegen. Das Aus gangs signal Ll des NOR-Gatters wird über eine Umkehrstufe 310 weitergeleitet und steht an dessen Ausgang als Signal L2 zur Verfügung, welches über die Leitung 291 an die Gatter der MOS-Schalter 290 bis 290 tibertragen wird. Dadurch werden die Au s gangs signale, welche von den MNOS-Speicherelementen 22 der ausgewählten Reihe abgegriffen und über die zugeordneten Schalter an den Parallel-Reihenumsetzer 220 weitergeleitet. Auf diese Weise werden die Ausgangssignale von den einzelnen Speicherelementen 22 einer Reihe ausgelesen.

Von dem Taktgeber 216 wird ferner eine Reihe von Schaltsignalen geliefert, die an die Schalter 287, 289 und 286 angelegt werden, mit deren Hilfe die multiplexe Anordnung der Eingangs- und Bezugsniveausignale eingestellt

- 51 - wird.

609813/081B

wird. Das zentrale Taktsignal C und das Ausgangssignal L werden auch an ein UND-Gatter 312 angelegt, dessen in Fig. 13G dargestelltes Ausgangssignal an den Schalter 286 übertragen wird und damit bewirkt, daß ein Taktsignal an die Gate-Elektrode 88 gemäß Fig. 3 des Ladungsinjektors 212 übertragen wird, wodurch entweder das Eingangssignal oder das Bezugsniveausignal injiziert werden kann. In entsprechender Weise wird das Signal C von dem Flip-Flop 304 abgeleitet und zusammen mit dem zentralen Taktsignal C an das UND-Gatter 314 angelegt, um ein Steuersignal zu schaffen, das in Fig. 13J dargestellt ist und dem Schalter 289 zugeführt wird. Ferner wird das Signal Cl einer Umkehrstufe 318 zugeführt und von deren Ausgang aus an einem UND-Gatter 316 zusammen mit dem Taktsignal C wirksam, so daß das UND-Gatter ein Steuersignal gem. Fig. 13H an den Schalter 287 liefert. In dieser Weise werden die Schalter 289 und 287 betätigt, um in zeitlicher Zuordnung die Eingangs signale und die Bezugsniveausignale an den Ladungsinjektor 312 zu übertragen. Wie in Verbindung mit Fig. 1 erläutert, werden die injizierten Eingangs- und Bezugsniveausignale in Abhängigkeit von den Phasensignalen 0 , 0_O, 0 und 0 durch das CCD-Schieberegister 210 verschoben.

Um nacheinander jeden MNOS-Speichertransistor 22 gemäß Fig. 9 zum Einspeichern eines Wertes zu adressieren, ist es notwendig, nacheinander innerhalb der einzelnen Reihe die Transistoren 22 zu adressieren und/wenn der letzte Transistor dieser Reihe beaufschlagt ist, die Speichertransistoren der nächstfolgenden Reihe usw. ebenfalls zu adressieren. Wie in Fig. 9 und Fig. 12 gezeigt, spricht der Spaltenadressenzähler 258 auf ein Taktsignal C5 an, um nacheinander bis zu einer gegebenen Zahl zu zählen, die der Position des Speicherelementes in der Reihe entspricht, wobei j-ede Zahl eine be- · stimmte Spalte innerhalb der ausgewählten Reihe der Speicherelemente adressier Der Spaltenzähler 258 ist derart eingestellt, daß beim Erreichen einer bestimmten Zahl entsprechend der Anzahl der Speicherelemente in einer Reihe der Zähler zurückgestellt wird und der Zählvorgang von iieuem beginnt und

- 52 - ferner

609813/0818

254H72 -Si-

ferner dazu dient, den Reihenadressenzähler 260 weiterzustellen, wodurch die nächstfolgende Reihe für die Adressierung vorgesehen wird. Auf diese Weise wird jedes einzelne Speicherelement bzw. jeder einzelne MNOS-Transistor 22 innerhalb einer Reihe und einer Spalte nachfolgend adressiert, so daß dieses Speicherelement zuerst programmiert und dann ausgelesen werden kann, um den ausgelesenen Wert mit einem Bezugswert in der vorausstehend erläuterten Weise zu vergleichen, der in dem Bewertungsfaktorspeicher 254 gespeichert ist.

Wie aus Fig. 12 hervorgeht, wird das Taktsignal C4 vom Ausgang C des Zählers 306 abgeleitet und einem Flip-Flop 320 zugeführt, wie er z. B. von Signetics, Inc. unter der Bezeichnung 7474 hergestellt wird. Dieser Flip-Flop liefert ein Ausgangssignal C5, das über ein UND-Gatter 336 an die CD-Klemme des Spaltenadressenzählers 258 angelegt wird, der aus dem Zähler 74191 der Firma Signetics, Inc. bestehen kann. Aus Fig. kann man entnehmen, daß das Auslösesignal von der Vergleichsschaltung abgeleitet wird, die die in ein einzelnes Speicherelement einprogrammierte und über die Ausgangsschaltung 222 abgegriffene Bewertungskonstante mit dem Wert vergleicht, der im Bewertungsfaktorspeicher 254 gespeichert ist. Wenn die eingeschriebenen und gespeicherten Werte oder Bezugswerte innerhalb bestimmter Grenzen miteinander übereinstimmen, wird das Auslös esignal von der Vergleichsschaltung 252 erzeugt und an das UND-Gatter 336 angelegt, um den Zähler 258 einzuschalten und mit dem Zählen beginnen zu lassen. Jeder der Zähler 258 und 26o liefert Ausgangssignale, die an den Bewertungsfaktorspeicher 254 übertragen werden, wodurch der programmierte Bewertungsfaktor adressiert und entsprechend dem zu diesem Zeitpunkt zu programmierenden MNOS-Speicherelement ausgelesen wird. Bei einer anderen Ausführungsform der Erfindung kann das Ausgangssignal von dem adressierten Teil des ROM-Speichers 256, welche der Null-Zone der Vergleichsschaltung 252 entspricht, dazu verwendet werden, um den Zähler in Betrieb zu setzen und den Bewertungsfaktorspeicher 254 zu adressieren.

- 53 - Bei einer

609813/0818

WS32P-1325

Bei einer beispielsweisen Ausführungsform ist der Spaltenadressenzähler 258 derart eingestellt, daß er von einem Wert 6 auf Null zählt und dann ein Übertragssignal gemäß Fig. 14F an den Lastanschluß überträgt, wodurch der Zähler 260 auf eine bestimmte Zahl, z. B. 6, zurückgestellt wird. Gemäß Fig. 12 werden die Ausgangssignale C6, C7, C8 der Ausgänge A, B und C des Zählers 258, die in den Fig. 14C, 14D und 14E dargestellt sind, an den Spaltenadressenzähler 250 angelegt. Die Signale C6, C7, C8 stellen binäre Adressen für die Spaltenadressenschaltung 250 dar, um zu bestimmen, welche der N-Reihen zu irgendeinem beliebigen Zeitpunkt adressiert wird. Die Spaltenadressenschaltung 250 ihrerseits liefert Ausgangssignale, um entsprechende Auswahlsignale bzw. Betätigungssignale an die zugeordnete Spaltentreiberstufe 242 gemäß Fig. 9 weiterzuleiten. Aus Fig. 14G geht die auf diese Weise ausgewählte Spalte hervor.

Der Ausgang C des Spaltenadressenzählers 258 liefert ein Signal an den CD-Eingang des Reihenadressenzählers 260, der in derselben Weise wie der Spaltenadressenzähler 258 aufgebaut sein kann. Die Ausgänge A, B und C des Reihenadressenzählers liefern die Ausgangssignale C9, ClO und CIl gemäß den Fig. 15A, 15B und 15C. Diese Taktsignale stellen eine binäre Adresse dar, welche an die Reihenadressenschaltung 224 übertragen wird. Bei einer beispielsweisen Ausführungsform können die Spalten- und Reihenadressenschaltungen in der von der Firma Signetics, Inc. unter der Bezeichnung 74154 hergestellten Form bestehen. Die Reihenadressenschaltung 224 liefert ein Auslösungssignal an eines derM-Ausgänge, z. B. den Ausgang 10, von welchem aus die zugeordnete Spaltentreiberstufe 226 angesteuert wird. Der in Fig. 12 dargestellte Aufbau ist derart gestaltet, daß eine binäre Adresse entsprechend zehn Reihen der MNOS-Matrix erzeugt wird. Selbstverständlich kann eine größere Anzahl von Reihen und Spalten vorgesehen sein und nach demselben Prinzip adressiert werden, indem zusätzliche Zähler für die weiteren Adressensignale hinzugefügt werden. In einer beispielsweisen Ausführungsform der Erfindung

- 54 - werden

609 813/0818

werden alternierende Reihen der Halbleitermatrix 70 mit den Speicherelementen 22 mit negativen bzw. positiven Koeffizienten programmiert. Das Taktsignal C5 kann an die Klemme der Reihenadressenschaltung angelegt werden, welche der letzten gültigen Position der Eingangsadresse entspricht, wodurch die Reihenadressenschaltung abwechselnd eine Reihe und dann die nächste entsprechend der Tatsache adressiert, ob ein negativer oder ein positiver Bewertungsfaktor in der in geradzahligen, d. h. den positiven Bewertungsfaktoren zugeordneten Reihen, oder den ungeradzahligen, d.h. den negativen Bewertungsfaktoren zugeordneten Reihen, gespeichert werden soll.

Die Matrix der Speicherelemente 22, wie sie vorausstehend beschrieben wurde, stellt die Grundschaltung dar, mit der viele verschiedene komplexe Funktionen ausgeführt werden können, wodurch die Wirkung von Vor-Filtern, Corner-turn-Speichern, Filtern, Demodulatoren und Signalforme sowie Funktionsgeneratoren nachgebildet werden können, wie dies im Detail in dem Aufsatz "CCD* s For Discrete Analog Signal Processing (DASP)" von Lampe, White, Mims, Webb und Gilmour in der Zeitschrift Westinghouse Electric Corporation Publication, S. 1-9, beschrieben wurde. Die Basiskonstruktionsblöcke, welche die beschriebenen Matrizen verwenden, wobei diese Matrizen mit einer ausgewählten Schwingung form für die gewünschte Funktion programmiert werden können, können ihrerseits als Teil aktiver sonarer Systeme verwendet werden, z. B. als SAR-Signalverarbeitungseinrichtung oder zur Zielidentifikation, wie dies ebenfalls in dem voraus stehenden Aufsatz beschrieben wurde.

- 55 - Patentansprüche

609813/0818

Claims (22)

WS32p-1325 Patentansprüche

1. Verarbeitungssystem für diskrete Analogsignale, wobei ein Eingangssignal eine Umformung entsprechend einem Muster von Bewertungsfaktoren erfährt, dadurch gekennzeichnet, daß in jedem Speicherelement (22(M/N) ) einer aus Reihen und Spalten aufgebauten Speichermatrix (219) ein analoger Bewertungsfaktor speicherbar und mit dem angelegten Eingangssignal multiplizierbar ist, daß ein erster Umsetzerschaltkreis (CCD-Schieberegister 210) mit einer Vielzahl von Stufen (214), welche zumindest teilweise mit den Spalteneingangsleitungen (CI- bis CI ) der Speichermatrix (219) verbunden sind, in einer Folge ein Teil des Eingangssignals an jeder Stufe abgibt, daß ein zweiter Umsetzerschaltkreis (220) mit einer Vielzahl von Stufen über Reihenausgangsleitungen (RO₁ bis RO,Jmit der Speichermatrix (219) verbunden ist, um die nach-

einander ausgelesenen Ausgangssignale der Speicherelemente (22(M/N)) zu summieren und die summierten Reihenaus gangs signale zu speichern.

2. Verarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherelemente aus MNOS -Feldeffekttransistoren bestehen.

3- Verarbeitungssystem nach Anspruch 1 und 2, dadurch ^# gekennzeichnet, daß die MNOS-Feldeffekttransistoren auf einem gemeinsamen Substrat ausgebildet sind.

4. Verarbeitungs system nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der erste Umsetzerschaltkreis als La-

- 56 -

609813/0818

WS32P-1325

dungsübertragungsschaltung (CTD) ausgebildet ist.

5. Verarbeitungssystem nach Anspruch 4, dadurch gekennzeichnet, daß die Ladungsübertragungss chaltung(CTD) eine Vielzahl von in einer Folge nebeneinander angeordneter Stufen (214-1 bis 214N) umfaßt, wobei in jeder einzelnen Stufe eine Vielzahl von Ladungsbereichen ausgebildet sind und Teile des Eingangs signals von Stufe zu Stufe längs der Ladungsübertragungsschaltung verschoben werden, und daß in Verschieberichtung alternierende Stufen Ausgangsanschlüsse 100 aufweisen, die jeweils einem Ladungsbereich zugeordnet sind.

6. Verarbeitungssystem nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß Generatoreinrichtungen für die Erzeugung selektiver Bezugsimpulse und ferner multiplexer Einrichtungen für die Erzeugung und das Anlegen einer Folge von Signalproben und Bezugsniveauproben an die Ladungsübertragungsschaltung (CTD) vorhanden sind, wobei die Bezugsniveau-Proben zwischen Signalproben geschachtelt werden.

7. Verarbeitungssystem nach Anspruch 6, dadurch gekennzeichnet, daß die Eingangs signale bezüglich eines Bezugsniveaus bipolar sind, und daß die eingefügten Bezugsniveauproben eine Amplitude aufweisen, die dem Bezugsniveau der Eingangs signale entsprechen.

8. Verarbeitungssystem nach Anspruch 6, dadurch gekennzeichnet, daß ein Taktgeber (216) vorhanden ist, um eine Vielzahl von Taktsignalen zu erzeugen und an entsprechende Ladungsbereiche der einzelnen Stufen (214-1 bis 214-N) der Ladungsübertragungsschaltung (CTD) anzulegen, wodurch die Signalproben und die dazwischengefügten Bezugsniveauproben schrittweise von Stufe zu Stufe

- 57 -609813/0 818

.Ρ_Μ/η_Λ WS32P-1325

2 Q 4 \k 11 -58-

durch die Ladungsübertragungsschaltung verschoben werden, und daß die mit den summierten Reihensignalen beaufschlagten Verarbeitungseinrichtungen Speichereinrichtungen umfassen, die derart betätigt werden, daß sie beim Auftreten der Bezugsniveauproben an den Ausgangsanschlüssen (100) zu einem ersten Zeitpunkt diese speichern und zu einem nachfolgenden zweiten Zeitpunkt in weiteren Schaltungseinrichtungen die Differenz der Eingangs signalproben und der zugeordneten gespeicherten Bezugsniveauproben bilden.

9. Verarbeitungssystem nach einem oder mehreren der Ansprüche bis 8, dadurch gekennzeichnet, daß Programmiereinrichtungen vorhanden sind, um an jedes einzelne Speicherelement ein leitwertbezogenes Programmier signal anzulegen und das Speicherelement mit einem Bewertungsfaktor entsprechend einem Muster für Bewertungs faktor en zu versehen.

10. Verarbeitungssystem nach Anspruch 9 , dadurch gekennzeichnet, daß eine Testsignaleinrichtung vorhanden ist, welche ein Testsignal an ausgewählte Speicherelemente anlegt, wobei von den Speicherelementen Ausgangssignale abgegriffen werden, die die Bewertungsfaktoren der jeweiligen Speicherelemente kennzeichnen, daß eine Vergleichsschaltung (252) vorhanden ist, die die Ausgangssignale der Speicherelemente (22(M/N), welche den einprogrammierten Bewertungs faktor kennzeichnen, mit einem Bezugswert des Bewertungsfaktors für das entsprechende Speicherelement vergleicht, um ein Fehlersignal abzuleiten, mit dem die der.Programmierung dienenden Generatoreinrichtungen derart steuerbar und einstellbar sind, daß eine Folge von Programmsignalen, deren Taktverhältnis auf das Fehlersignal abgestimmt ist, an die ausgewählten Speicherelemente angelegt wird, wodurch die gespeicherten Bewertungsfaktoren entsprechend dem Fehlersignal nacheingestellt werden.

-58-609813/0818

254 H 7 2 WS32P-1325

11. Verarbeitungssystem nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß die der Programmierung dienende Generatoreinrichtung ein bipolares Schreibsignal liefert.

12. Verarbeitungssystem nach einem oder mehreren der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß eine erste Vielzahl von Reihentreiberstufen (226 bis 226 ) vorhanden ist, welche erste Programmiersignale an die Speicherelemente einer ersten Reihe anlegen, daß ferner Spaltentreiberstufen (242 bis 242 ) vorhanden sind, um zweite Programmiersignale an die Speicherelemente einer Spalte der Speichermatrix anzulegen, daß mit den Reihentreiberstufen und den Spaltentreiberstufen eine Reihenadressenschaltung (224) bzw. eine Spaltenadressenschaltung (250) verbunden ist, um ein Auslösesignal an die Reihentreiberstufen bzw. Spaltentreiberstufen anzulegen, wodurch die Programmiersignale an jeweils bestimmte Speicherelemente der Speichermatrix übertragen werden, daß die der Programmierung dienende Generatoreinrichtung einen ersten Bezugsgenerator (228), einen zweiten Bezugsgenerator (230), einen dritten Bezugsgenerator (234) und einen vierten Bezugsgenerator (236) umfaßt, wobei der erste und zweite Bezugsgenerator mit den Reihentreiberstufen gekoppelt ist und in einem ersten Betriebszustand in Abhängigkeit von dem von der Reihenadressen schaltung abgeleiteten Auslösesignal das Aus gangs signal des ersten Bezugsgenerators anlegt, um die Speicherelemente mit den Bewertungsfaktoren zu programmieren, und ferner in einem zweiten Betriebszustand das Ausgangssignal des zweiten Bezugsgenerators in Abhängigkeit von dem fehlenden Auslösesignal an die Speicherelemente der Reihe anzulegen, wodurch die in den Speicherelementen gespeicherten Bewertungsfaktpren unbeeinflußt bleiben, daß die Spaltentreiberstufen in einem ersten Betriebszustand in Abhängigkeit von dem von der Spaltenadress;enschaltung abgeleiteten Auslöse-

- 59 -609813/0818

WS32P-1325

254U72 -60-

signal das Ausgangssignal des dritten Bezugsgenerators an die Speicherelemente der zugeordneten Spalte übertragen, wodurch die Speicherelemente der ausgewählten Spalte und Reihe mit den Programmierungssignalen von den ersten und zweiten Bezugsgeneratoren beeinflußt werden, um die Bewertungsfaktoren in diesen zu programmieren, und daß in einem zweiten Betriebszustand in Abhängigkeit von dem Fehlen des Auslösesignals der Spaltenadressenschaltung das Ausgangssignal des vierten Bezugsgenerators an die Speicherelemente der zugeordneten Spalte übertragen wird, wodurch die in diesen Speicherelementen gespeicherten Bewertungsfaktoren unbeeinflußt bleiben.

13. Verarbeitungssystem nach Anspruch 11, dadurch gekennzeichnet, daß ein Nur-Lese-Speicher (ROM-Speicher) vorhanden ist, um digitale Ausgangs signale zur Steuerung der der Programmierung dienenden Generatorschaltungen (228, 230, 234, 236) in Abhängigkeit vom Aus gangs signal der Vergleichsschaltung (252) zu liefern.

14. Verarbeitungssystem nach Anspruch 13, dadurch gekennzeichnet, daß der ROM-Speicher (256) derart programmiert ist, daß in Abhängigkeit von dem Aus gangs signal der Vergleichsschaltung

(252) das Impulstastverhältnis des Ausgangssignals der der Programmierung dienenden Generatorschaltung veränderbar ist.

15. Verarbeitungssystem nach einem oder mehreren der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß eine Vielzahl von Schaltern (290 bis 290 ) vorhanden ist, die entsprechenden Reihen-Ausgangsleitungen (RO bis RO ) zugeordnet sind und in Abhängigkeit von einem Betätigungssignal die summierten Reihensignale an den zweiten Umsetzerschaltkreis (220) anlegen.

- 60 -

609R 13/0818

16, Verarbeitungssystem nach einena oder mehreren der Ansprüche Ibis 15, dadurch gekennzeichnet, daß Summierschaltungen vorhanden sind, die mit summierten Reihenausgangssignalen von zumindest einer ersten und einer zweiten Reihenleiter der Matrix beaufschlagt werden, und daß die ersten Speicherelemente einer Reihe einer ersten Art und die zweiten Speicherelemente einer Reihe einer zweiten Art zugeordnet sind.

17. Verarbeitungssystem nach Anspruch 16, dadurch gekennzeichnet, daß die Speicherelemente der ersten Art einen negativen Koeffizienten umfassen, und daß die Speicherelemente der zweiten Art einen positiven Koeffizienten umfassen.

18. Verarbeitungssystem nach Anspruch 16, dadurch gekennzeichnet, daß die Speicherelemente der ersten Art einen realen Koeffizienten und die Speicherelemente der zweiten Art einen imaginären Koeffizienten enthalten.

19. Verfahren zum Einprogrammieren analoger Daten in eine diskrete, analoge Signale verarbeitende Verarbeitungseinrichtung (DASP) mit zumindest einem MNOS-Feldeffekttransistor, dadurch ge kenn zeichnet, daß die Schwellwertspannung des MNOS-Transistors in Abhängigkeit von den analogen Daten geändert wird, indem eine Impulsfolge bipolar programmierter Spanriungs impulse zwischen der Gate-Elektrode und dem Substrat wirksam ist, und daß das Tastverhältnis der Impulsfolge geändert wird.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß das Tastverhältnis der bipolaren Impulse fortschreitend abnimmt.

- 61 -

609813/0818

21. Verfahren nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß die Anzahl und die Impulsdauer negativ verlaufender Impulse derart ausgewählt ist, daß die Summe der negativen und der positiven Impulse einen negativen Wert annimmt, wodurch eine Vergrößerung der Schwellwertspannung der MNOS-Feldeffekttransistoren ausgelöst wird.

22. Verfahren nach Anspruch 19 oder 20, dadurch gekennzeichne t, daß die Anzahl und die Impulsdauer der positiv verlaufenden Impulse des Schreibsignals derart vorgesehen sind, daß die Summe der positiven und negativen Impulse einen positiven Wert ergibt, wodurch die Schwellwertspannung des MNOS-Feldeffekttransistors verringert wird.

- 62 -

608813/0818