DE2538579B2

DE2538579B2 - Verfahren zum ermoeglichen des einsatzes von teilfunktionsfaehigen halbleiter-speicherbausteinen in einem arbeitsspeichermodul und anordnung zu seiner durchfuehrung

Info

Publication number: DE2538579B2
Application number: DE19752538579
Authority: DE
Priority date: 1975-08-29
Filing date: 1975-08-29
Publication date: 1977-09-29
Also published as: NL7609507A; DE2538579A1; FR2322427A1; FR2322427B3

Description

Die Erfindung bezieht sich auf ein Verfahren zum Ermöglichen des Einsatzes von teilfunktionsfähigen Halbleiter-Speicherbausteinen in einem aus einer Vielzahl von Baugruppen mit Byteorientierung aufgebauten Arbeitsspeichermodul, der mit einer Fehlerkorrektureinrichtung zusammenarbeitet und in dem die Baugruppen zu Sektoren zusammengefaßt sind, von denen jeder die vollständige Datenbreite eines Speicherzugriffs (z. B. 8 Byte) umfaßt und über Adressen- und »Chip-enable«-Signale auswählbar ist.

Ein beträchtlicher Anteil an gefertigten Speicherbausteinen wird derzeit von den Halbleiterherstellern als Ausschuß verworfen, weil nur vollfunktionsfähige Bausteine verkäuflich sind. Bestünde eine Möglichkeit, teilfunktionsfähige Bausteine in Speichersystemen einzusetzen, so könnte mit einer bedeutsamen Verbesserung der Fertigungsausbeute die Gestehungskosten für einen bestimmten Bausteintyp und damit die Herstellungskosten für ein Speichersystem entscheidend gesenkt werden.

Jeder Speichermodul ist im allgemeinen aus einer Reihe von Speicherflachbaugruppen mit Byteorientierung aufgebaut. Diese Speicherflachbaugruppen sind zu einer Anzahl von Sektoren zusammengefaßt. Jeder Sektor enthält die vollständige Datenbreite eines Speicherzugriffs, von z. B. 8 Byte. Die Auswahl eines Sektors für jede einzelne Speicheroperation erfolgt über Adressen und »Chip-enable«-Signale.

Die Zuverlässigkeit von Halbleiterspeichern großer Kapazität wird heute schon durch Fehlerkorrekturschaltungen wesentlich verbessert. Bekannte Korrekturnetzwerke korrigiern 1-Byte-Fehler und stellen Doppel- und einen großen Teil von Mehrfachfehlern fest. Würde man solche Speichersysteme mit teilfunk-•5 tionsfähigen Bausteinen bestücken, so würde eine Reihe von erkannten Doppel- und Mehrfachfehlern den fehlerfreien Datenverkehr vom Beginn der ersten Einschaltung an außerordentlich erschweren.

Es sind aber auch integrierte Halbleiterspeicher bekannt geworden, in denen Speicherbausteine Verwendung finden, deren Speicherzellen zumindest teilweise defekt sind. Insbesondere bei dem integrierten Halbleiterspeicher der DT-OS 22 30 759 werden die einzelnen Speicherbausteine des Halbleiterspeichers so ²S zu Sektoren zusammengefaßt, daß auch defekte Speicherzellen mit verwendet werden. Der Vorteil dieser Lösung soll sein, daß trotz fehlerhafter Bits in den einzelnen Speicherzellen kein Verlust an Speicherkapazität auftritt und die Fehler einwandfrei lokalisiert und kompensiert werden können.

Ein wesentlicher Nachteil dieses bekannten Halbleiterspeichers ist aber, daß die getroffene Zuordnung der einzelnen Speicherbausteine fest ist. Falls nun aber während des Betriebes eines solchen Halbleiterspeichers außer den bereits bekannten defekten Speicherzellen weitere Speicherzellen defekt werden, fallen entweder Teile des Speichers oder der ganze Speicher aus, da dann in der Regel die mit dem Halbleiter verbundene Fehlerkorrektureinrichtung nicht mehr in der Lage ist, auftretende Mehrfachfehler zu kompensieren.

Der vorliegenden Erfindung lag daher die Aufgabe zugrunde, ein Verfahren zum Einsatz von teilfunktionsfähigen Halbleiterspeicherbausteinen zu schaffen, mit welchen auch während des Betriebes defekt werdende Speicherzellen in ihrer Wirkung auf das gesamte Ergebnis der in dem Speicher gespeicherten Informationen unwirksam gemacht werden. Dies wird erfindungsgemäß dadurch erreicht, daß die einzelnen bytorientierten Baugruppen abhängig von der Verteilung der in den Halbleiterspeicherbausteinen auftretenden Doppel- oder Mehrfachfehler jederzeit frei wählbar und flexibel so zu Sektoren zusammengefaßt werden, daß danach von der Fehlerkorrektureinrichtung entweder überhaupt keine Fehler oder nur noch korrigierbare Einfachfehler festgestellt werden.

Auf diese Weise besteht die Möglichkeit, durch

interne Rekonfigurierung eine Anpassung an das wechselnde Fehlerprofil im Speichermodul vorzuneh-

men. Jeder Modul kann sich mit Hilfe dieses Verfahrens nach jeder Betriebsunterbrechung oder nach jedem aufgetretenen Doppel- oder Mehrfachfehler in einen neuen günstigen Betriebszustand konfigurieren. Die am

Modul von außen her anliegende Auswahladresse ist auf

diese Weise nicht mehr identisch mit dem tatsächlichen Speicherwort einer Information im Modul. Die Auswahl von z. B. 8 Einzelbyte-Einheiten (z. B. in Form von , Flachbaugruppen) aus der Gesamtzahl der verfügbaren

Einheiten (ζ. B. 32) erfolgt durch eine einheitsorientierte (z.B. 8 aus 32) Auswahl. Den Steuercode für diese Auswahl kann man auf verschiedene Weise gewinnen:

Man testet z.B. einen neu angeschlossenen oder durch Auftreten eines Doppel- oder Mehrfachfehlers gekennzeichneten Modul durch einen mit der ihm verkehrenden Prozessoren und bestimmt mit seiner Hilfe eine Konfiguration, indem alle zur Verfügung stehenden Byte-Einheiten auf eine für den speziellen Fehlerfall optimierte Weise zu Sektoren zusammengefaßt werden. Der Steuercode wird über die Speichernahtstelle in ein Rekonfigurationsregister im Speichermodul übertragen und dort festgehalten. Die Adreßübersetzung erfolgt im Speichermodul.

Der Steuercode kann aber auch von einem in der Speichersystemsteuerung lokalisierten Mikroprozessor in ähnlicher Weise übernommen werden.

Eine besonders vorteilhafte Ausführungsform einer Anordnung zur Durchführung des erfindungsgemäßen Verfahrens ergibt sich jedoch bei Einsatz von sogenannten PROM-Bausteinen im Speichermodul selbst und insbesondere dadurch, daß das Rekonfigurationsregister aus einem Konfigurationszähler und einer Reihe von PROM-Bausteinen besteht, daß der Konfigurationszähler bei jedem von der Fehlerkorrektureinrichtung festgestellten Doppel- oder Mehrfachfehler um eine Stufe weitergeschaltet wird und dabei eine andere Codekombination an seinen Ausgängen erzeugt, daß die PROM-Bausteine mit den Ausgängen des Konfigurationszählers verbunden sind und, gesteuert durch die Ausgangscodekombination des Konfigurationszählers, an ihren Ausgängen Steuercodekombinationen erzeugen, die über taktgesteuerte Torschaltungen das fehlerprofilabhängige Zusammenschalten der Halbleiter-Speicherbaugruppen zu Sektoren bewirken.

Das Verfahren gemäß der Erfindung sowie eine Anordnung zur Durchführung desselben werden im folgenden anhand der F i g. 1 und 2 näher erläutert. Die weitere Erläuterung erfolgt anhand eines Beispiels eines zwei M-Byte-Speichermoduls, der aus an sich bekannten Speicherbausteinen wie z. B. Intel 2107 B aufgebaut sei, von denen jeder 16384 χ 1 Bit speichert.

Die Speicherbausteine des Speichermoduls seien, wie im oberen Teil von F i g. 1 angedeutet ist, auf Speicherbaugruppen zu 36 Speicherbausteinen, organisiert zu 4 χ 16384 Worte zu 9 Bit angeordnet. Der gesamte Speichermodul sei dann, wie im unteren Teil von F i g. 1 angedeutet ist, aus insgesamt 32 solcher Speicherbaugruppen zusammengesetzt, von denen jeweils 8 einen Sektor mit einer Datenpfadbreite von 8 Byte bilden. In dem angenommenen Speichermodul sind daher 4 Sektoren vorhanden. Üblicherweise sind die z. B. 8 einen Sektor bildenden Speicherbaugruppen fest miteinander verbunden. Wenn nun bei Aufruf von Daten aus einem solchen Sektor von der zugeordneten Fehlererkennungseinrichtung Doppel- oder Mehrfachfehler festgestellt werden, dann kann die ordnungsgemäße Arbeitsweise des Speichermoduls nur dadurch sichergestellt werden, daß die die Fehler enthaltenden Speichergruppen oder zumindest die fehlerhaften Speicherbausteine ausgewechselt werden. Daß dies einen erheblichen Material- und Arbeitsaufwand darstellt, dürfte leicht einzusehen sein. Hier setzt nun die Erfindung ein, indem sie vorschlägt, die einzelnen byteorientierten Baugruppen abhängig von der Verteilung der in den Halbleiter-Bausteinen auftretenden Doppel- oder Mehrfachfehler jederzeit frei wählbar und flexibel so zu Sektoren zusammenzufassen, daß danach von der Fehlerkorrektureinrichtung entweder überhaupt keine Fehler oder nur noch korrigierbare Einfachfehler festgestellt werden. Eine solche frei wählbare und flexible Zusammenfassung von Speicherbaugruppen zu Sektoren ist im unteren Teil von F i g. 1 durch die unterschiedliche Verbindung von Speicherbaugruppen dargestellt, einmal als Konfiguration 1 bezeichnet und mit durchgehenden Linien dargestellt und zum anderen als Konfiguration 2 bezeichnet und mit gestrichelten Linien dargestellt.

Die Auswahl der einzelnen Speicherbaugruppen erfolgt über ein Auswahlnetzwerk 8-aus-32. Die Durchschaltung der Auswahlsignale wird dabei gesteuert von der angelieferten Adresse und einem Rekonfigurationsregister, für welches F i g. 2 ein Beispiel zeigt. Das Rekonfigurationsregister besteht aus einem Konfigurationszähler Z und einer Reihe von PROM-Bausteinen PROM 1 bis PROM 8. In den PROM-Bausteinen können beispielsweise 256 verschiedene 8-Byte-Flachbaugruppenkombinationen gespeichert werden, indem die Eingänge der PROM-Bausteine PROM 1 bis PROM 8 parallel zum einen von den Ausgängen des Konfigurationszählers Z und zum anderen von 2 Stellen Sl und S 2 der Adresse angesteuert werden und an ihren insgesamt 32 Ausgängen je 4 für die Zusammenschaltung der Speicherbaugruppen zu Sektoren erforderliche 8-Byte-Kombination liefern. Diese werden mit Hilfe der Gatter G1 bis G 32 und einem sogenannten Chip-Wählmoduls zugeleitet.

Bei Inbetriebnahme eines Speichers an einem System wird zunächst ein Speichermodul-Prüfzyklus durchgeführt. Die eingeschriebenen Daten werden dabei gelesen und in der Fehlerkorrektureinrichtung wird festgestellt, ob dabei ein Doppel- oder Mehrfachfehler auftritt. Liegt ein entsprechendes Signal der Fehlerkorrektureinrichtung vor, dann erhält der Konfigurationszähler Z einen Zählimpuls von der Fehlerkorrektureinrichtung. Mit diesem Zählimpuls wird der Konfigurationszähler Z um eine Stellung weitergeschaltet. Mit dieser Weiterschaltung ändert sich aber die an seinen Ausgängen 1 bis 6 liegende Codekombination, und mit dieser gleichzeitig auf den Eingangsleitungen der PROM-Bausteine PROM 1 bis PROM 8 liegenden geänderten Codekombination ändern sich auch die an den Ausgängen der PROM-Bausteine abgegebenen 8-Byte-Flachbaugruppenkombinationen, das heißt, mit dem Auftreten eines Zählimpulses am Eingang des Konfigurationszählers Z wird jedesmal eine neue speicherinterne Speicherbaugruppenzuordnung zu Sektoren eingestellt. Diese Prozedur läuft immer wieder in gleicher Weise ab, bis keine Doppelfehlerkennzeichnung mehr durch die Fehlerkorrektureinrichtung erfolgt.

Liegen nicht nur Einzelbitfehler, sondern auch Ausfälle ganzer Speicherbausteinzeilen oder -spalten bzw. kompletter Speicherbausteine vor, so ist die Wahrscheinlichkeit groß, daß bereichsweise Doppeloder Mehrfachfehler bei Leseoperationen festgestellt werden und daß das beschriebene Verfahren zur Rekonfigurierung des Speichermoduls nicht ausreicht. Der Speicher kann aber auch in einem solchen Fall wieder in einen betriebsfähigen Zustand gebracht werden, indem die Speichermodulkapazität dann nur noch teilweise, wie z. B. zu 3/4 oder 1/2 oder 1/4 zur Rekonfigurierung herangezogen wird. Die Verfügbarkeit eines wesentlichen Teilbereichs des Speichermoduls bleibt aber erhalten. Auch eine solche Rangierung der Byte-Einheiten erfolgt auf die gleiche Weise wie

oben beschrieben, insbesondere jedoch dadurch, daß ein Teil der Kapazität der PROM-Bausteine durch Ansteuerung mit Hilfe höherwertiger Adressteilen, wie z. B. den in dem Beispiel von F i g. 2 angedeuteten Stellen 51 und S 2, für die Rekonfigurierung von Teilbereichen reserviert wird.

Das erfindungsgemäße Verfahren und die Anordnung zur Durchführung desselben eignen sich aber nicht nur zum Ermöglichen des Einsatzes von teilfunktionsfähigen Halbleiter-Speicherbausteinen in einem Speichersystem, sondern bieten auch Vorteile für die Anwendung in Speichern, die nur mit vollfunktionsfähigen Bausteinen bestückt sind. Durch Anwendung des erfindungsgemäßen Verfahrens kann nämlich erreicht werden, daß die Verfügbarkeit des Speichers in einem weit größerem Umfang sichergestellt ist, als es allein mit Hilfe einer Fehlerkorrektureinrichtung möglich wäre.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zum Ermöglichen des Einsatzes von teilfunktionsfähigen Halbleiter-Speicherbausteinen in einem aus einer Vielzahl von Baugruppen mit Byteorientierung aufgebauten Arbeitsspeichermodul, der mit einer Fehlerkorrektureinrichtung zusammenarbeitet und in dem die Baugruppen zu Sektoren zusammengefaßt sind, von denen jeder die vollständige Datenbreite eines Speicherzugriffs (z. B. 8 Byte) umfaßt und über Adressen- und »Chip-enable«-Signale auswählbar ist, dadurch gekennzeichnet, daß die einzelnen byteorientierten Baugruppen abhängig von der Verteilung der in den Halbleiter-Speicherbausteinen auftretenden Doppel- oder Mehrfachfehler jederzeit frei wählbar und flexibel so zu Sektoren zusammengefaßt werden, daß danach von der Fehlerkorrektureinrichtung entweder überhaupt keine Fehler oder nur noch korrigierbare Einfachfehler festgestellt werden.

2. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch ein sogenanntes Rekonfigurationsregister in dem Speichermodul, in welchem der Steuercode für die Zusammenfassung der einzelnen Baugruppen gespeichert wird.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Rekonfigurationsregister aus einem Konfigurationszähler (Z) und einer Reihe von PROM-Bausteinen (PROM 1 ...8) besteht, daß der Konfigurationszähler (Z) bei jedem von der Fehlerkorrektureinrichtung festgestellten Doppeloder Mehrfachfehler um eine Stufe weitergeschaltet wird und dabei eine andere Codekombination an seinen Ausgängen (1 ... 6) erzeugt, daß die PROM-Bausteine mit den Ausgängen des Konfigurationszählers verbunden sind und, gesteuert durch die Ausgangscodekombination des Konfigurationszählers, an ihren Ausgängen Steuercodekombinationen erzeugen, die über taktgesteuerte Torschaltungen (G 1.. 32) das fehlerprofilabhängige Zusammenschalten der Halbleiter-Speicherbaugruppen zu Sektoren bewirken.