DE2538579A1 - Verfahren zum einsatz von teilfunktionsfaehigen halbleiterspeicherbausteinen in einem arbeitsspeichermodul - Google Patents

Description

Verfahren zum Einsatz von teilfunktionsfähigen Halbleiter-Speicherbausteinen in einem Arbeitsspeichermodul.

Die Erfindung bezieht sich auf ein Verfahren zum Ermöglichen des Einsatzes von teilfunktionsfähigen Halbleiter-Speicher-"bausteinen in einem aus einer Vielzahl von Baugruppen mit Byteorientierung aufgebauten Arbeitsspeichermodul, der mit einer Fehlerkorrektureinrichtung zusammenarbeitet und in dem die Baugruppen zu Sektoren zusammengefaßt sind, von denen jeder die vollständige Datenbreite eines Speioherzugriffs (z.B. S Byxe) umfaßt und übsr Adressen- und "Chi"o-enable"-Signale auswählbar

Sin beträchtlicher Anteil an gefertigen Speicherbausteinen wird derzeit von den Halbleiterherstellern als Ausschuß verworfen, weil nur vollfunktionsfähige Bausteine verkäuflich sind. Bestünde eine Höflichkeit, teilfunktionsfähige Bausteine in Speichersystemen einzusetzen, so könnten mit einer bedeutsamen Verbesserung der Fertigungsausbeute die Gestehungskosten für einen bestimmten Bausteintyp und damit die Herstellungskosten für ein SueLehersνstem entscheidend ςesenkt werden.

Jeder Speichermodul ist im allgemeinen aus einer Reihe von Speicherflachbaugruppen mit Byteorientierung aufgebaut» Diese Speicherflachbaugruppen sind zu einer Anzahl von Sektoren zu-

ammengefaßt. Jeder Sektor enthält die vollständige Datenbreite eitles Speicherzugriffs, von z.B. S Byte. Die Auswahl eines Sektors für jede einzelne Speicheroperation erfolgt über Adressen und "Chip-enable"-Signale.

Die Zuverlässigkeit von Halbleiterspeicherη großer Kapazität w'rd heute schon durch Fehlerkorrekturschaltungen wesentlich

-³A 9/210/5017

709809/0645

29.8.1975

verbessert. Bekannte Korrekturnetzwerke korrigieren 1-Byte-Fehler und stellen Doppel-und einen großen Teil von Mehrfachfehlern fest.

Würde man solche Speichersysteme mit teilfunktionsfähigen Bausteinen bestücken, so würde eine Reihe von erkannten Doppel- und Mehrfachfehlern den fehlerfreien Datenverkehr vom Beginn der ersten Einschaltung an außerordentlich erschweren. Der vorliegenden Erfindung lag daher die Aufgabe zugrunde, ein Verfahren und eine Anordnung anzugeben, mit denen der Einsatz von teilfunktionsfähigen Halbleiter-Speicherbausteinen in Arbeitsspeichermoduln der oben genannten Art möglich ist. Die Erfindung geht zur Lösung dieser Aufgabe davon aus, daß ein fehlerfreier bzw. nur durch korrigierbare Einzelfehler gekennzeichneter Datenverkehr jedoch dann möglich ist, wenn die featverdrahtete Zuordnung einzelner byteorientierter Baugruppen durch eine flexible, im Prinzip freiwählbare Zusammenstellung von Einzelbyte-Gruppen ersetzt wird und schlägt deshalb vor, daß die einzelnen byteorientierten Baugruppen abhängig von der Verteilung der in den Halbleiter-Speicherbausteinen auftretenden Doppel- oder Mehrfachfehler freiwählbar und flexibel so zu Sektoren zusammengefaßt werden, daß danach von der Fehlerkorrektureinrichtung entweder überhaupt keine Fehler mehr oder nur noch korrigierbare Einfachfehler festgestellt werden. Auf diese Weise besteht die Möglichkeit, durch interne Rekonfigurierung eine Anpassung an das wechselnde Fehlerprofil im Speichermodul vorzunehmen. Jeder Modul kann sich mit Hilfe dieses Verfahrens nach jeder Betriebsunterbrechung oder nach jedem aufgetretenen Doppel-oder Mehrfachfehler in einen neuen günstigen Betriebszustand konfigurieren. Die am Modul von außen her anliegende Auswahladresse ist auf diese Weise nicht mehr identisch mit dem tatsächlichen Speicherwort einer Information im Modul. Die Auswahl von z.B. 8 Einzelbyte-Sinheiten (z.B. in ■Form von Flachbaugruppen) aus der Gesamtzahl der verfügbaren Einheiten (z.B. 32) erfolgt durch eine einheitsorientierte (z.B. S aus 32) Auswahl. Den Steuercode für diese Auswahl kann man auf verschiedene l/eise gewinnen:

VPA 9/210/5307

709809/0645

Man testet z.B. einen neu angeschlossenen oder durch Auftreten eines Doppel-oder Mehrfachfehlers gekennzeichneten Modul durch einen der mit ihm verkehrenden Prozessoren und bestimmt mit seiner Hilfe eine Konfiguration, indem alle zur Verfügung stehenden
Byte-Einheiten auf eine für den speziellen Fehlerfall optimierte Weise, zu Sektoren zusammengefaßt werden. Der Steuercode wird
über die Speichernahtstelle in ein Rekonfigurationsregister im Speiehermodul übertragen und dort festgehalten. Die Adreßübersetzung erfolgt im Speichermodul.

Der Steuercode kann aber auch von einem in der Speichersystemsteuerung lokalisierten Mikroprozessor in ähnlicher Weise übernommen werden.

Eine besonders vorteilhafte Ausführungsform einer Anordnung zur Durchführung des erfindungsgemäßen Verfahrens ergibt sich jedoch bei Einsatz von sogenannten P?JDK-3austeinen im Speichermodul selbst und insbesondere dadurch, daß das Rekonfigurationsregister aus einem Konfigurationszähler und einer Reihe von
PROM-Bausteinen besteht, daß der Konfigurationszähler dabei
jedem von der Fehlerkorrektureinrichtung festgestellten Doppeloder Mehrfachfehler um eine Stufe weitergeschaltet wird und
dabei eine andere Codekombination an seinen Ausgängen erzeugt, daß die PRCM-3austeine mit den Ausgängen des Konfigurationszählers verbunden sind und, gesteuert durch die Ausgangscodekombination des Konfigurationszählers, an ihren Ausgängen
Steuercodekombinationen erzeugen, die über taktgesteuerte Torschaltungen das fehlerprofilabhängige Zusammenschalten der
Halbleiter-Speicherbaugruppen zu Sektoren bewirken.

Das Verfahren &u£ gemäß der Erfindung sowie eine Anordnung zur Durchführung desselben werden im folgenden anhand der Figuren
1 und 2 näher erläutert. Die weitere Erläuterung erfolgt anhand -eines Beispiels eines zwei M-Byte-Speichermoduls, der aus an sich bekannten Speicherbausteinen wie z.B. Intel 2107 B

VPA 9/210/5007

709809/0645

aufgebaut sei, von denen jeder 16334 χ 1 Bit speichert.

Die Speicherbausteine des SpeiGhermoduls seien, wie im oberen Teil von Figur 1 angedeutet ist, auf Speicherbaugruppen zu 36 Speicherbausteinen, organisiert zu 4 χ 16334 Worte zu 9 Bit angeordnet. Der gesamte Speichermodul sei dann, wie im unteren Teil von Figur 1 angedeutet ist, aus insgesamt 32 solcher Speicherbaugruppen zusammengesetzt, von denen jeweils 8 einen Sektor mit einer Datenpfadbreite von 3 Byte bilden. In dem angenommenen Speichermodul sind daher 4 Sektoren vorhanden. Üblicherweise sind die z.B. 8 einen Sektor bildenden Speicherbaugruppen fest miteinander verbunden. Wenn nun bei Aufruf von Daten aus einem solchen Sektor von der zugeordneten Fehlererkenneungseinrichtung Doppel-oder Mehrfachfehler festgestellt werden, dann kann die ordnungsgemäße Arbeitsweise des Speichermoduls nur dadurch sichergestellt werden, daß die die Fehler enthaltenden Speiehergruppen oder zumindest die fehlerhaften Speicherbau-

steine ausgewechselt werden. Daß dies einen erheblichen Material- und Arbeitsaufwand darstellt, dürfte leicht einzusehen sein. Hier setzt nun die Erfindung ein, indem sie vorschlägt, die einzelnen byteorientierten Speicherbaugruppen abhängig von der Verteilung der in den Halbleiter-3austeinen auftretenden Doppel- oder Hehrfachfehler freiwählbar und flexible so zu Sektoren zusammenzufassen, daß danach von der Fehlerkorrektureinrichtung entweder überhaupt keine Fehler oder nur noch korrigierbare Einfaehfehler festgestellt werden. Eine solche freiwählbare und flexible Zusammenfassung von Speicherbaugruppen zu Sektoren ist im unteren Teil von Figur 1 durch die unterschiedliche Verbindung von Speicherbaugruppen dargestellt, einmal als Konfiguration 1 bezeichnet und mit durchgehenden Linien dargestellt und zum anderen als Konfiguration 2 bezeichnet und mit gestrichelten Linien dargestellt.

Die Auswahl der einzelnen Speicherbaugruppen erfolgt über ein Auswahlnetzwerk 8-aus-32. Die Durchschaltung der Auswahlsignale wird dabei gesteuert von der angelieferten Adresse und

VP4 9/210/5007 709809/0645

_{L LL} -s^, ^_-

einem Rekonfigurationsregister, für welches Figur 2 ein Beispiel zeigt. Das Rekonfigurationsregistar besteht aus einem Konfigurationszähler Z und einer Reihe von PROM-Bausteinen PROM 1 bis PROM 3. In den PROM-Bausteinen können beispielsweise 25β verschiedene 8-Byte-Flaehbaugruppenkombinationen gespeichert werden, indem die Eingänge der PROM-Bausteine PROM 1 bis PROM 8 parallel zum einen von den Ausgängen des Konfigurationszählers Z und zum anderen von 2 Stellen S1 und 32 der Adresse angesteuert werden und an,ihren insgesamt 32 Ausgängen je 4 für die Zusammenschaltung der Speicherbaugruppen zu Sektoren erforderliche 8-Byte-Kombination liefern. Diese werden mit Hilfe der Gatter G1 bis G32 und einem sogenannten Chips-Select-Signal CS den 32 Speicherbaugruppen des Speichermoduls zugeleitet. - ■

Bei Inbetriebnahme eines Speichers an einem System wird zunächst ein Speichermodul-Prüfzyklus durchgeführt. Die eingeschriebenen Daten werden dabei gelesen und in der Fehlerkorrektureinrichtung wird festgestellt, ob dabei ein Doppel- oder Mehrfachfehler auftritt. Liegt ein entsprechendes Signal der Fehlerkorrektureinrichtung vor, dann erhält der Konfigurationszähler Z einen Zählimpuls von der Fehlerkorrektureinrichtung. Mit diesem Zählimpuls wird der Konfigurationszähler Z um eine Stellung v/eitergeschaltet. Mit dieser Weiterschaltung ändert sich aber die an seinen .Ausgängen 1 bis 6 liegende Codekombination, und mit dieser gleichzeitig auf den Eingangsleitungen der PROM-Bausteine PROM 1 bis PROM 8 liegenden geänderten Codekombination ändern sich auch die an den Ausgängen der PROM-Bausteine abgegebenen 8-Byte-Flachbaugruppenkombinat ionen, das heißt, mit dem Auftreten eines Zählirapulses am Eingang des Konfigurationszählers Z wird jedesmal eine neue speicherinterne Speicherbaugruppenzuordnung zu ' Sektoren eingestellt. Diese Prozedur läuft immer wieder in gleicher Ifeise ab, bis keine Doppelfehlerkennzeichnung mehr durch die Fehlerkorrektureinrichtung erfolgt.

VPA 9/210/5007

709809/0645

Liegen nicht nur Sinzelbitfehler sondern auch Ausfälle ganzer Speicherbausteinzellen oder -spalten bzw. kompletter Speicherbausteine vor, so ist die Wahrscheinlichkeit groß, daß bereichsweise Doppel- oder Mehrfachfehler bei Leseoperationen festgestellt werden und daß das beschriebene Verfahren zur Rekonfigurierung des Speichermoduls nicht ausreicht, Der Speicher kann aber auch in einem solchen Fall wieder in einen betriebsfähigen Zustand gebracht werden, indem die Speichermodulkapazität dann nur noch teilweise, wie z.B. zu 3/4- oder 1/2 oder 1/4 zur Rekonfigurierung herangezogen wird. Die Verfügbarkeit eines wesentlichen Teilbereichs des Speichermoduls bleibt aber erhalten. Auch eine solche Rangierung der Byte-Einheiten erfolgt auf die gleiche Weise wie oben beschrieben, insbesondere jedoch dadurch, daß ein Teil der Kapazität der PROM-Bausteine durch Ansteuerung mit Hilfe höherwertiger Adressteilen, wie z.B. den in dein Beispiel von Figur 2 angedeuteten Stellen S1 und S2, für die Rekonfigurierung von Teilbereichen reserviert wird.

Das erfindungsgemäße Verfahren und die Anordnung zur Durchführung desselben eignen sich aber nicht nur zum Ermöglichen des Einsatzes von teilfunktionsfähigen Halbleiter-Speicherbausteinen in einem Speichersystem, sondern bieten auch Vorteile für die Anwendung in Speichern, die nur mit voll funkt ions fähigen Bausteinen bestückt sind. Durch Anwendung des erfindungsgemäßen Verfahrens kann nämlich erreicht werden, daß die Verfügbarkeit des Speichers in einem weit größerem Umfang sichergestellt ist, als es allein mit Hilfe einer Fehlerkorrektur einrichtung möglich wäre.

3 Patentansprüche
2 Figuren

VPA 9/210/5007 709809/0645

Claims (3)

1. Patent an s ρ r ü c h e

   ^p Verfahren zum Ermöglichen des Einsatzes von teilfunktionsfähigen Halbleiter-Speicherbausteinen in einem aus einer Vielzahl von Baugruppen mit Byteorientierung aufgebauten Arbeitsspeichermodul, der mit einer Fehlerkorrektureinrichtung zusammenarbeitet und in dem die Baugruppen zu Sektoren zusammengefaßt sind, von denen jeder die vollständige Datenbreite eines Speicherzugriffs (z.B. 8 Byte) umfaßt und über Adressen- und "Chip-enable"-Signale auswählbar ist, dadurch gekennzeichnet, daß die einzelnen byteorfiientierten Baugruppen abhängig von der Verteilung der in den Halbleiter-Speicherbausteinen auftretenden Doppel- oder Mehrfachfehler frei wählbar und flexibel so zu Sektoren zusammengefaßt werden, daß danach von der Fehlerkorrektureinrichtung entweder überhaupt keine Fehler oder nur noch korrigierbare Einfachfehler festgestellt werden.
2. 2. Anordnung zur Durchführung des Verfahrens nach Anspruch. 1, gekennz ei chnet durch ein sogenanntes Rekonfigurationsregister in dem Speichermodul, in welchem der Steuercode für die Zusammenfassung der einzelnen Baugruppen gespeichert wird.
3. 3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Rekonfigurationsregister aus einem Konfiguration-szähler (Z) und einer Reihe von sogenannten PROM-Bausteinen (PROM 1...8) besteht, daß der Konfigurationszähler

   (Z) bei jedem von der Fehlerkorrektureinrichtung festgestellten Doppel- oder Mehrfachfehler um eine Stufe weitergeschaltet wird und dabei eine andere Codekombination an-seinen Ausgängen (1 ... 6) erzeugt, daß die PROM-Bausteine mit den Ausgängen des Konfigurationszählers verbunden sind und, gesteuert durch die Ausgangscodekombination des Konfigurationszählers, an

   VPA 9/210/5007

   709809/0645

   ihren Ausgängen St euer Codekombinat ionen erzeugen, die über taktgesteuerte Torschaltungen (G1...32) das fehlerprofilabhängige Zusammenschalten der Halbleiter-Speicherbaugruppen zu Sektoren bewirken.

   VPA 9/210/5007

   709809/.0645