DE2533107A1 - Schaltungsanordnung zur galvanischen trennung der ein- und ausgangssignale eines analog-digital-umsetzers - Google Patents

Description

• Schaltungsanordnung zur galvanischen Trennung der Ein-und Ausgangssignale eines Analog-Digital-Umsetzers Die Erfindung betrifft eine Schaltungsanordnung zur galvanischen Trennung der Ein- und Ausgangssignale eines Analog-Digital-Umsetzers nach dem Doppel-Integrationsverfahren, bei der die einem Integrator zugeführten Steuersignale und ein am Ende jeder Abintegration auftretender Koparatorimpuls zur Arretierung eines Impulszählers oder zur Ubergabe des jeweiligen Zählerstandes in einen Speicher als galvanisch getrennte Signale übermittelt werden.
• Bei Meßwertaufnehmern und -umformern ist in vielen Fällen eine galvanische Trennung zwischen dem Eingang und dem Ausgang notwendig, um einen Einfluß gefährlicher oder störender Spannungen auf nachgeschaltete Geräte zu verhindern.
• Zur Trennung der Ein- und Ausgangssignale bei Analog-Digital-Umsetzern nach dem Doppel-Integrationsverfahren ist es bekannt (H&B Gebrauchsanweisung ED/G 26-1 zum Digitalmeßgerät DG 96), die Steuersignale eines mit der zu messenden Spannung beaufschlagten Integrators durch einen ersten Ubertrager zu trennen und für die Übermittlung von Komparatorimpulsen nach Beendigung der Abintegration einen zweiten übertrager einzusetzen. Ein dritter Ubertrager wird zur Bereitstellung einer galvanisch getrennten Versorgungsspannung benötigt.
• Der vorliegenden Erfindung lag die Aufgabe zugrunde, eine Schaltungsanordnung gemäß der obigen Art zu schaffen, bei der die Anzahl der erforderlichen galvanischen Trennstellen gegenüber bekannten Schaltungsanordnungen reduziert ist.
• Erfindungsgemäß ist diese Aufgabe dadurch gelöst, daß das Steuersignal des Integrators und ein Rechtecksignal n-facher Frequenz die beiden Eingänge eines UND-Gatters belegen, daß dem UND-Gatter ein in Reihe zu einer Spannungsquelle und der Primärwicklung eines Übertragers angeordneter Transistor nachgeschaltet ist, daß die Sekundärwicklung des Übertragers einen Zweiweggleichrichter speist, an dem das Steuersignal des Integrators in invertierter Form abgreifbar ist, und daß an der Sekundärwicklung ein weiterer, durch Komparatorimpulse steuerbarer Transistor angeschlossen ist.
• Ein Ausführungsbeispiel der Erfindung ist anhand von Fig. 1 und 2 der Zeichnung näher erläutert. Es zeigen: Fig. 1 einen Stromlaufplan der Schaltungsanordnung und Fig. 2 mehrere Impulsdiagramme.
• In Fig. 1 ist mit U ein Ubertrager bezeichnet, der eine Primärwicklung L1 und eine Sekundärwicklung L2 aufweist.
• Als weitere Bauelemente enthält die Schaltungsanordnung Widerstände R1 ... R4, Kondensatoren C1, C2, Gleichrichterdioden D1 ... D6 und Transistoren T1, T2, an deren Stelle jedoch auch andere Halbleiterschalter treten können. Es ist mit G ein UND-Gatter und mit B ein Flip-Flop beo zeichnet. Die Schaltungsanordnung weist auf der Primärseite des Ubertragers U die Anschlüsse F, R, K und auf der Sekundärseite die Anschlüsse R', K' auf. Die an den Anschlüssen auftretenden Signale xp, XRt XKW YK sind in Fiv. 2 dargestellt.
• 2. Anschluß F ist ein Rechteckimpulsgenerator, an R' ein durch die dem Anschluß R zugeführten Steuersignale xR steuerbarer Integrator, an K' ein Komparator und an K ein Impulszähler und ein Speicher angeschlossen; die genannten Baugruppen sind in der Zeichnung nicht dargestellt.
• Auch lassen sich die an den Anschlüssen F, R auftretenden Signale XF, xR aus der Zählfrequenz des Impulszählers ableiten, der zugleich die meßwertproportionalen Digitalwerte liefert.
• Die Schaltungsanordnung zeichnet sich durch folgende Wirkungsweise aus: Dem einen Eingang eines UND-Gatters G sind über den Anschluß F Rechteckimpulse xF zugeführt.
• Die Steuersignale xR des Integrators gelangen über den Anschluß R zum zweiten Eingang des UND-Gatters G; die Rechteckimpulse xF weisen nach Fig. 2 die n-fache Frequenz wie die Steuersignale xR des Integrators auf, da sich nur dann der Zeitpunkt tl eindeutig festlegen läßt. Am Ausgang des UND-Gatters G entstehen daher nur während der Aufintegrationsphase Rechteckimpulse. Sie gelangen silber einen Widerstand 94 zur Basis eines Transistors T1.
• Die an der Basis des Transistors T1 eintreffenden Impulse steuern dessen Kollektor-Emitter-Strecke, so daß bei jedem Impuls ein Strom durch die Primärwicklung L1 des Übertragers U fließt. Infolgedessen entsteht in der Sekundärwicklung L2 eine Spannung U, deren zeitlicher Verlauf ebenfalls in Fig. 2 dargestellt ist.
• Bei leitender Kollektor-Emitter-Strecke steuert der Transistor T1 den Flip-Flop B in der Weise, daß das Signal yK an seinem Ausgang entsteht. Der Flip-Flop B kann durch eine andere äquivalente logische Verknüpfung ersetzt werden, wie zum Beispiel durch einen während der Aufintegrationsphase sperrbaren Verstärker.
• Die an der Sekundärwicklung L2 des Übertragers U auftretende Spannung U wird durch die Gleichrichterdioden D3 ... D6 gleichgerichtet, durch einen Kondensator C2 geglättet und steht als Gleichspannung U2 zur Stromversorgung der sekundärseitig an den Übertrager U angeschlossenen Bauelemente zur Verfügung.
• Zur Rückgewinnung des Steuersignals xR aus der Spannung U sind an der Sekundärwicklung L2 des Ubertragers U zwei Gleichrichterdioden D1, D2 angeschlossen, deren Anoden miteinander verbunden sind. An dem Verbindungspunkt beider Anoden befindet sich der Anschluß R'.
• Liegt eine positive Spannung an der Sekundärwicklung L2, so fließt über den Widerstand R2 und die Gleichrichterdiode D2 ein Strom, der den Anschluß R' negativ werden läßt. Bei negativer Spannung U treibt die Spannung U2 einen Strom über R2 und D1 und hält R1 auf negativem Potential. Daher entspricht das Signal yR am Anschluß R' während der gesamten Aufintegrationsphase dem Steuersignal xR des Integrators in invertierter Form. Ist die Spannung U = O, so liegt R' über R2 am positiven Potential +U2. Die Spannung am Anschluß R' dient zur Steuerung des nachgeschalteten Integrators.
• Nach Fig. 2 ist zum Zeitpunkt t2 die Aufintegrationsphase beendet, da das Steuersignal xR des Integrators abfällt.
• Nun beginnt die Abintegrationsphase, die zum Zeitpunkt t3 durch einen am Anschluß K' eintreffenden Komparatorimpuls XK abgeschlossen wird.
• Der Komparatorimpuls XK hat die Aufgabe, den Zählerstand des Impulszählers in einen Speicher zu übergeben. Dies geschieht dadurch, daß der Komparatorimpuls xK die Schaltstrecke des Transistors T2 aufsteuert. Der aufgeladene Kondensator C2 treibt nun über den Widerstand R1 und den Kondensator C1 einen Stromimpuls durch die Sekundärwicklung L2, der auf die Primärwicklung L1 übertragen wird und den Flip-Flop B in der Weise steuert, daß das Signal yK an seinem Ausgang entsteht.
• Der Signalabfall am Anschluß K zum Zeitpunkt t3 wird in bekannter Weise zur Arretierung des Zählers und zur Anzeige oder zur Weiterleitung eines dem jeweiligen Zählerstand proportionalen Meßwertes benutzt.
• Dabei ist der Komparatorimpuls xK jedoch von so kurzer Dauer, daß eine ungewollte Inbetriebnahme des Integrators mit Sicherheit ausbleibt.
• Für die Weiterverarbeitung des digitalen Meßwertes ist der Zeitraum ab t3 vorgesehen. Der Zeitpunkt t4 entspricht bezüglich der Funktionsweise der Schaltungsanordnung dem Zeitpunkt tl.
• 6 Seiten Beschreibung 6 Ansprüche 1 Blatt Zeichnungen mit 2 Figuren

Claims (6)

1. Ansprüche 9 Schaltungsanordnung zur galvanischen Trennung der Ein-und Ausgangs signale eines Analog-Digital-Umsetzers nach dem Doppel-Integrationsverfahren, bei der die einem Integrator zugeführten Steuer signale und ein am Ende jeder Abintegration auftretender Komparatorimpuls zur Arretierung eines Impuls zählers oder zur Übergabe des jeweiligen Zählerstandes in einen Speicher als galvanisch getrennte Signale übermittelt werden, dadurch gekennzeichnet, daß das Steuersignal (XR) des Integrators und ein Rechtecksignal (xp) n-facher Frequenz die beiden Eingänge eines UND-Gatters (G) belegen, daß dem UND-Gatter (G) ein in Reihe zu einer Spannungsquelle (U1) und der Primärwicklung (L1) eines Übertragers (U) angeordneter Transistor (T1) nachgeschaltet ist, daß die Sekundärwicklung (L2) des Übertragers (tut) einen Zweiweggleichrichter (D1, D2) speist, an dem das Steuersignal (XR) des Integrators in invertierter Form abgreifbar ist und daß an der Sekundärwicklung (L2) ein weiterer, durch Komparatorimpulse steuerbarer Transistor (T2) angeschlossen ist.
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Sekundärwicklung (L2) des Übertragers (tut) eine Gleichrichterschaltung (D3 ... D6) speist, die eine Versorgungsspannung (U2) bereitstellt.
3. 3. Schaltungsanordnung nach Anspruch 2, dadurchgekennzeichnet, daß an der Gleichrichterschaltung (D3 ... D6) ein Widerstand (R1) und ein Kondensator (C1) liegen, die bei einem Komparatorimpuls (XK) kurzzeitig eine Rückspeisung der Sekundärwicklung (L2) des Übertragers (Ü) durch einen Kondensator (C2) vornehmen.
4. 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der Primärwicklung (L1) und dem Transistor (T1) ein Flip-Flop (B) angeschlossen ist, der aus der Verknüpfung von Steuersignalen (xR) und Komparatorimpulsen (XK) ein Signal (YK) ableitet, das zur Steuerung des Impuls zählers dient.
5. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Flip-Flop (B) durch einen während der Aufintegrationsphase sperrbaren Verstärker ersetzt ist.
6. 6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der am Anschluß K angeschlossene Impulszähler die meßwertproportinalen Digitalwerte liefert und zugleich zur Erzeugung des Steuersignals (XR) des Integrators und des Rechtecksignals (XF) n-facher Frequenz dient.