DE2525101A1

DE2525101A1 - Steuerschaltkreis zur triggerung einer triac- oder tyristoranordnung und betriebsverfahren

Info

Publication number: DE2525101A1
Application number: DE19752525101
Authority: DE
Inventors: Walter Bert Braddock
Original assignee: American Microsystems Holding Corp
Current assignee: American Microsystems Holding Corp
Priority date: 1974-07-17
Filing date: 1975-06-05
Publication date: 1976-02-12
Also published as: CA1023816A; JPS5115370A; IT1041393B; US3909703A; FR2279268A1

Description

Dlnl.-lne. H. M ITSCH ERLlCH Dipl.-lr.2- K. GUNSCHMANN

Dr. rer. nat. W. K Ö R B E R

pipl.-lng. J. SCHMIDT-EVERS *-» r O r 1 Λ 1

I MÜNCHEN 22, Steinsdoristr. 10 £ O £ Q I U I

American Microsystems Inc. 5. Juni 1975

3800 Homestead Road

Santa Clara. California 95051

Patentanmeldung

Steuerschaltkreis zur Triggerung einer Triac- oder Thyristoranordnung und Betriebsverfahren.

Die Erfindung bezieht sich auf einen Steuerschaltkreis zur Triggerung einer Triac- oder Thyristoranordnung, wie er in Oberbegriff des Patentanspruches 1 angegeben ist, sowie auf ein Betriebsverfahren. Mehr ins einzelne gehend betrifft die Erfindung eine Anordnung und ein Verfahren, mit dem man in der Lage ist, mit niedrigem Steuerstrom ein Triac oder einen Thyristor, ein Stromtor und/oder eine SCR-Anordnung für Leistungsverbraucher zu schalten bzw. zu zünden.

Triocs oder Thyristoren oder Stromtore sind allgemein als Schalteinrichtungen für elektrische Leistungsverbraucher bekannt. Mit ihnen ist es möglich, mittels eines kleinen Steuerstromes zu schalten. Es sind jedoch solche Triacs oder Thyristoren, die mit niedrigem Steuerstrom zu schalten sind, allgemein teuer und unzuverlässig, speziell wenn sie bei hohen Betriebstemperaturen angewendet werden, und zwar insbesondere wenn diese Triacs oder Thyristoren mit solchen Schaltkreisen kompatibel sind bzw. sein sollen, die in integrierter Halbleiter-Schaltkreistechnik, speziell KOS-Technologie, ausgeführt sind und die für preisgünstige Stromversorgung verwendet v/erden sollen. Es wurde festgestellt, daß bei hohen Temperaturen für bekannte Triacs mit niedrigem Steuerstrom die Neigung besteht, auszufallen oder zeitlich falsche Steuerung aufzuweisen, was auf Mängel in dem Halbleiterübergang zurückzuführen ist. Triacs oder Thyristoren mit hohem Steuerstrom sind dagegen zuverlässiger. Das bestehende Problem war dementsprechend, in welcher Weise ein solcher Triac oder Thyristor zusarmen mit einer MOS-Steuerschaltung zu verwenden ist, da es

509887/0697

Schwierigkeiten bereitet, eine MOS-Anordnung vorzusehen, die hohe mittlere Stroriwerte verträgt, wie sie zur Triggerung eines Trincs oder Thyristors im Gleichstroinbetrieb und speziell in Schaltkreisen nit mehrfacher. Triacs-Ausgangsstufen erforderlich ist. Bei der Auslegung einer MOS-Anordnung ist aus Gründen der Zuverlässigkeit für die Breite einer Leistungs-Versorgungsleitung wenigstens ein Wert von 25/um (1 mil) für je 18 mA Strommittelv/ert vorzusehen. Für die normale KOS-Technologie kann das Stromverhältnis leicht 4 oder i) zu 1 für vorgegebene Schaltkreisgeometrie und Fabrikationsprozeß sein. Damit kann ein für 10 mA minimalen Steuerstrom ausgelegter Triac-Ausgang bis zu 50 mA Steuerstrom abgeben. Falls fünf Triac-Steuerausgänge auf einem Halbleiter-Chip vorgesehen sind, ist der MaximaIstrom in einer Leistungsleitung (V-n-n) ^im ungünstigsten Falle 250 mA. Dementsprechend müßte die Leistungsleitung ungefähr 0,35 mn (13,8 mils) breit sein. Für viele integrierte HOS-Schaltkreisanordnungen würde eine solche Leitungsbreite 10?ό oder mehr der gesamten Abmessung der Anordnung ausmachen. Es ist somit ein ernstes Problem des Standes der Technik, Kittel zur Triggerung eines Triacs oder Thyristors mit niedrigen mittleren Stromwert zu finden, um so MOS-Anordnungen vernünfiger Ausgestaltung für deren Steuerkreis zu verwenden.

Es ist dementsprechend eine Aufgabe der vorliegenden Erfindung, das voranstehend dargelegte Problem durch einen verbesserten Schaltkreis zur Triggerung eines Triacs oder Thyristors zu lösen. Insbesondere soll der aufzufindende Schaltkreis derart sein, daß er sich in integrierter MOS-Schaltkreistechnik ausführen laßt. Vorzugsweise soll vorgesehen sein, daß das Triac oder der Thyristor beim Null-Durchgang oder wenigstens nahe bein Null-Durchgang geschaltet werden kann, um eine maximale Leistungsausnutzung des Triacs zu erreichen.

Diese Aufgabe wird mit einem wie im Oberbegriff des Patentanspruches 1 angegebenen Steuerschaltkreis gelöst, der erfindungsgemäß gekennzeichnet ist, wie dies im Kennzeichen des Patentanspruches 1 angegeben ist. Weitere Ausgestaltungen und Weiter-

E09887/0637

bildungen sowie ein Betriebsverfahren gehen aus den Unteransprüchen hervor.

Zusammenfassend läßt sich die Erfindung so beschreiben, daß ein Triac- oder Thyristor-Zündsteuerimpuls erzeugt wird, der den mittleren Strom verringert, der während der Arbeitsphase, in der Strom zugeführt wird, verbraucht wird. Bei dem erfindungsgemäßen Verfahren werden die Null-Durchgänge der Netzoder Versorgungsspannung festgestellt und der Strom wird nur während einer kurzen Periode bei jedem Null-Durchgang zugeführt. Dadurch wird der Mittelwert des erforderlichen Stromes herabgesetzt. Wenn mehrere Triacs oder Thyristoren verwendet werden, werden ihre Zündzeitpunkte gestaffelt, um den erforderlichen Spitzenstromwert weiter herabzusetzen.

Zusammenfassend gesehen wird gemäß der Erfindung ein Triac oder Thyristor mit hohem Steuerstrom durch einen digital arbeitenden, integrierten MOS-Schaltkreis mit niedrigem Steuerstrom gesteuert, wobei dieser MOS-Schaltkreis wechselnden Strom abtastet bzw. prüft, der dem Triac oder Thyristor zugeführt wird, um die Phasen-Null-Durchgänge der Spannung festzustellen. Der Schaltkreis wandelt einen jeden Null-Durchgang in einen digitalen Signalimpuls um, der dann verzögert wird, bis die Wechselspannungswelle über den Null-Durchgang hinausgekommen ist, und zwar weit genug, daß dann, wenn der digitale Impuls an den Steueranschluß des Triacs oder Thyristors geführt wird, sich Durchschaltung bzw. die von selbst aufrechterhaltene Leitfähigkeit des Triacs oder Thyristors ergibt und seine Arbeitsperiode bzw. Arbeitsphase maximalisiert ist. Die Steuerung der Arbeitsphase des Triacs oder Thyristors kann durch Verzögerung des digitalen Steuerimpulses um eine vorgegebene Zeitdauer erreicht werden, nämlich bis der gewünschte Bruchteil der Arbeitsphase, der zu unterdrücken ist, verstrichen ist. Daraufhin wird dann der verzögerte Impuls an den Steueranschluß angelegt und die Eigenleitung des Triecs oder Thyristors tritt ein.

Gemäß der Erfindung bzw. einer Weiterbildung derselben sind Mittel vorgesehen, mit deren zunehir^de Lei Stangssteuerung eines

5 0 9-8 6 7 / Π Β 9 7

ORIGINAL INSPECTED

2525107

Triacs oder Thyristors durch Festlegen des Null-Durchganges auf seiner Stromkurve vorgesehen wird und daraufhin folgend ein Steuerimpuls zu irgendeinem gewünschten zwischenliegenden Zeitpunkt der Strorakurve zwischen den Null-Durchgängen einer Periode veranlaßt wird. Mt der Erfindung ist es möglich, Triacs oder Thyristoren unter Verwendung digitaler Steuerschaltkreise zu triggern.

Weitere Erläuterungen der Erfindung gehen aus der Beschreibung zu den beigefügten Figuren hervor.

Fig.1 zeigt ein Diagramm von zwei (60 Hz-)Wellen, wobei die Welle A eine Sinus-Netzspannungswelle und die Welle B den Impulsausgang einer Klemmschaltung zeigen.

Fig.2 zeigt das Diagramm von zwei (60 Hz-)Wellen, wobei die Welle C den Triac-TriggerSteuerimpulsen und wobei die Welle D dem Ausgang des Triacs entsprechen, wobei dieser Ausgang einer Steuerung durch einen erfindungsgemäßen Schaltkreis entspricht.

Fig.3 zeigt ein Blockdiagramm eines erfindungsgemäßen Schaltkreises.

Fig.4 zeigt eine zum Teil schematische, zum Teil als Blockdiagramm angegebene Ausführungsform eines erfindungsgemäßen Schaltkreises.

Fig.5 zeigt ein Diagramm von zwei (10 kHz-)Taktimpulsfolgen, und zwar in ihrer Phasenbeziehung zueinander.

Eine Netzspannung, z.B. mit 50 oder 60 Hz, mit 120 oder 220 Volt _ff, wie sie als Welle A in Fig.1 gezeigt ist, wird über einen Triac- oder Thyristorschalter 30 der Last bzw. dem Verbraucher zugeführt und außerdem auch als Eingangssignal an den Steuerkreis 10 gegeben. Ein Hochohmwiderstand 11 dient dazu, die Stromstärke zu begrenzen, die in eine Klemmschaltung

509887/0697

_ _ 25251D1

12 fließt. Die Größe des Widerstandes 11 ist nicht kritisch und ist üblicherweise in der Größenordnung von 1 H Ohm. Ein solcher Wert hat sich für die Verringerung des Wechselstromes, der in die Klemmschaltung 12 fließt, als passend ergeben. Die Klemmschaltung 12 wirkt dahingehend, die Spannungs-Nullinie bzv/. einen Basis-Bezugspunkt festzulegen, die bzw. der in den Figuren für die Wellen als OV bezeichnet ist. Die als bevorzugte Ausführungsform für die Klemmschaltung 12 gewählte p-Kanal-MOS-Schsltung arbeitet nur während der negativen Halbwelle der Netzspannung. Positive Spannungen würden diesen empfindlichen Schaltkreis zerstören. Beim Durchgang der Netzspannung von der positiven zur negativen Halbwelle - bei der Welle A in Fig.1 ist dieser Durchgang mit 13 bezeichnet - beginnt die Klemmschaltung 12 leitend zu werden und sie folgt der Wellenform der negativen Halbwelle, bis eine vorgegebene Spannung erreicht ist, die in Fig.1 bei der Welle A mit 14 bezeichnet ist. Bei diesem Punkt 14 und darauf folgend ist die Spannung auf diesem vorgegebenen Viert festgehalten, der bei der dargestellten Ausführungsform -17 Volt beträgt. Wenn die Netzspannung ihre negative Halbwelle durchlaufen hat und sich dem Null-Durchgang OV nähert, beginnt die Klemmschaltung 12 wieder der Welle zu folgen, sobald diese Welle auf den festgehaltenen Spannungswert gekommen ist. In Fig.1 ist für die Welle A dieser Zeitpunkt mit 15 kenntlich gemacht. Die Klemmschaltung 12 folgt der Welle, bis der Null-Durchgang beim Punkt 16 erreicht ist. Daraufhin bleibt die Klemmschaltung mit ihrem Spannungswert auf Null, bis die nächste negative Halbwelle beginnt. Die Wellenform des Ausganges der Klemmschaltung 12 ist durch die Welle B in Fig.1 wiedergegeben. Sie ist in zeitlicher Übereinstimmung mit der Welle A dargestellt. Die Klemmschaltung 12 kann in verschiedener V/eise unter Verwendung von Dioden und Transistoren realisiert sein. Sie kann als integrierte MOS-Schaltung aufgebaut sein, wie dies Fig.4 zeigt.

Nach dem Zeitpunkt, nach dem der festzuhaltende Spannungswert der Netzspannung erreicht ist, ist es erwünscht, den zeitlichen Anstieg des Impulses gemäß der Welle B zu verbessern. Dies wird

S09887/0697

dadurch erreicht, indem man diesen Impuls einer Schmitt-Schaltung bzw. einem Schmitt-Trigger 18 zuführt. Die Schmitt-Schaltung 18 bewirkt einen rascheren Anstieg der Impulsflanke, was bei Verwendung digitaler Schaltkreise erwünscht ist. Bei der erfindungsgemäßen bevorzugten Ausführungsform wird dies durch den Schaltkreis nach Fig.4 realisiert.

Der 1-bit-Verzögerungsschaltkreis 20 arbeitet in der Weise, daß er den Takt des von der Klemmschaltung 12 erzeugten (60 Hz-Jimpulses in Beziehung zu einer Grundtaktfrequenz eines Digitalschaltkreises bringt. Bei der dargestellten Ausführungsform erzeugt ein (nicht dargestellter) Digital-Taktschaltkreis Stromimpulse mit zwei alternierenden Phasen (Fig.5) mit einer Folgefrequenz von 10 kHz. Es liegen damit zwei verschiedene Arten Impulse vor. Der eine Satz der 10 kHz-Impulse wird als Phase "1" bezeichnet und ist durch die Wellen- bzw. Impulsform 01 nach Fig.5 wiedergegeben. Der andere Satz der 10 kHz-Impulse wird als Phase "2" bezeichnet und hat die Impulsform 02 nach Fig.5. Die zwei Impulsformen gemäß Fig.5 haben eine Phasenbeziehung zueinander, wie sie aus dieser Figur zu entnehmen ist. Die 10 kHz-Taktfrequenz ist nicht synchron mit der (50 oder 60 Hz-) Netzspannung. Dementsprechend ist es noisendig, die Welle der Netzspannung in einen Taktimpuls umzuwandeln, der mit einem Digital-Schaltkreis kompatibel ist, der durch die zwei 10 kHz-Phasentakt impulse betrieben wird.

Wenn die Netzspannung von der positiven zur negativen Halbwelle, wie bei 13 nach Fig.1 gezeigt, durch Null gegangen ist, und die Schmitt-Schaltung 18 veranlaßt hat, dem Impuls eine steile Flanke zu geben, ermöglicht es der zeitlich nächste 10 kHz-Impuls der Phase "1" dem (60 Hz-)lmpuls der Welle B, in den 1-bit-

§0
zu gelangen. In dem Schaltkreis 20

wird der Impuls der Welle B gespeichert. Der zeitlich nächste 10 kHz-Impuls der Phase "2" wird dem 1-bit-Verzögerungsschaltkreis 20 zugeführt, um den gespeicherten Impuls wiederzugewinnen bzw. herauszuholen und ihn einem nachfolgenden Schaltkreis zuzuführen, der noch nachfolgend beschrieben wird. Die abgelau-

509887/0697

- 7 - 2 B 2 5 1 Π 1

fene Zeitdauer zwischen dem Eintritt desjenigen Impulses, der von der Schmitt-Schaltung gekommen ist, in den 1-bit-Verzögerungsschaltkreis 20 und dem Zeitpunict der Wiedergewinnung dieses Impulses ist (hier) als 1 bit der Vcrzögerungfbezeichnet. Dieses' eine bit entspricht bei diesem Beispiel 100 /usec.

Der Übergang des (60 Hz-)Impulses der Klemmschaltung vom NuIl-Bezu gspunkt 13 zu dem -17 Volt-Punkt 14 wird in der Computer-Terminologie als ein Null nach Eins (0-1)Übergang bezeichnet. In entsprechender Meise wird der spätere Übergang des Impulses vom -17 Volt-Punkt 15 zum Punkt 16 des Bezugswertes als Eins nach Null (1-0) Übergang bezeichnet.

Sobald der (60 Hz-)lmpuls aus dem 1-bit-Verzögerungsschaltkreis 20 durch den zeitlich nächsten Impuls der Phase "2" wieder herausgeholt v/ird, v/ird dieses Signal an einen Inverter 21 gegeben, der die logische Definition des Signals unutehrt. Wenn das (60 Hz-)Impulssignal einen Übergang von (0-1) hat, kehrt der Inverter 21 diesen Übergang in einen (1-0) Übergang um. Das Signal dieses (i-O)Überganges v/ird einem Detektor 22 für (1-0) Übergang zugeführt, der dann einen 1-bit-Impuls erzeugt.

Der 1-bit-Impuls des Detektors 22 wird an eine "ODSR»-Verknüpfungsschaltung 24 und dann an eine "UND"-Verknüpfungsschaltung 26 gegeben. Außerdem ist ein Steuerschaltkreis 27 an dem Eingang der "UIO"-Verknüpfungsschaltung 26 angeschlossen. Er dient dazu, ein digitales Steuersignal eines externen digitalen Schaltkreises mit dem 1-bit-Impuls derart zuzu führen, daß ein gesteuerter Triac oder Thyristor 30 nur dann geöffnet bzv/. auf Durchgang geschaltet wird, wenn das digitale Steuersignal und der 1-bit-Impuls an der "UND"-Verknüpfungsschaltung 26 gleichzeitig anliegen. Wenn diese Bedingung vorliegt, v/ird der 1-bit-Impuls durch die "UND"-Verknüpfungsschaltung 26 an den Verstärker 28 hindurchgelassen. Dort v/ird dessen Spannungspegel auf einen ausreichenden Wert angehoben, um den Triac 30 in seinen Zustand zu triggern, in dem er von selbst beibehaltene Leitfähigkeit hat. Der tatsächliche Spannungsan-

25251 ΠΙ

stieg, der von den Verstärker 20 ausgeführt v/ird, höngt von der Charakteristik der Durchbruchs- bzw. Zündspannung für Flußrichtimg des Triscs 30 ab, der für die Verwendung zusammen r:it der Erfindung vorgesehen ist.

nachfolgend v/ird wieder auf den 1-bit-Verzögerungsschaltkreis 20 eingegangen. Für richtigen Betrieb dieses Schaltkreises nach der Erfindung ist es wichtig, daß der Steuerimpuls für den Triac wenigstens un 1-bit(100 /usec) verzögert v/ird, ehe er an den Triac angelegt wird. Dann nämlich hat die Netzspannungsquelle, die an der Anode 31 des Triacs anliegt, den ITull-Durchgang durchschritten und die aufgebaute Spannung und der Strom sind genügend groß, um den Triac in selbstleitendem Zustand zu halten, nachdem der Triggerimpuls zugeführt worden ist.

Die Betriebsweise des Schaltkreises, soweit beschrieben, zusammengefaßt dargestellt, heißt, daß dann, wenn ein (0-1)Übergang von 1-bit-Verzögerungsschaltkreis 20 ausgegangen ist, der Inverter 21 den Detektor 22 für den(1-0)Übergang veranlaßt, einen 1-bit-Impuls (100/Usec) abzugeben. Dieser Impuls erfährt dann eine Auswahl beim Durchgang durch die "ODER"-VerknüpfungsschaItung 24, die "UND"-VerknüpfungsschaItung 26 und den Verstärker 28 hindurch, ehe er an den Gate- oder Steueranschluß 29 des Triacs 30 gelangt. Dieser Impuls ist bei der Welle C in Fig.2 mit χ gekennzeichnet. Die Welle D in Fig.2 zeigt die Ausgangswellenform des Triacs 30. Sie ist in Zeit- und Phasenrelation zur Welle C dargestellt. Wie ersichtlich, triggert der Impuls χ den Triac 30 .in leitenden Zustand, und zwar nur in der negativen Halbwelle der Netzspannung. Für die andere Halbwelle der Netzspannung ist ein anderer Schaltkreis erforderlich, der nachfolgend beschrieben wird.

Es wird wieder auf das Ausgangssignal des 1-bit-Verzögerungsschaltkreises 20 Bezug genommen. Dieses Ausgangssignal wird auch direkt an den Eingang eines zweiten Detektors 22a für (1-0) Übergang angelegt. Am Ende der negativen Halbwelle der Netzspannungswelle, dieser Zeitpunkt ist in Fig.1 mit 15 bezeich-

S09887/0697

ORIGINAL INSPECTED

-S-

25/5101

net, folgt ein (1-0)Übergang. Dieser Übergang erzeugt einen anderen 1-bit-Inpuls in der· zweiten Detektor 22a. Die Punktion dieses Impulses des zweiten Detektors 22a, ^er bei der l/elle C in Fir;. 2 els Inpuls γ gekennzeichnet ist, ist, den Tri^c 50 in der positiven Halbv/elle der Netzspannung in leitenden ZuctinO. nu triggern. Der zweite Detektor 22a erzeugt jedoch tatsächlich den Irrpuls bevor der Null-Durchgang von der Netzspannung erreicht ist. Entsprechend ist es notwendig, den Impuls des zweiten Detektors 22a für eine genügende Zeit zu verzögern, so daß die "Welle den Null-Durchgang überschritten hat, bevor der Steuerimpuls an den Triac 30 angelegt wird, um diesen in selbstleitenden Zustand zu bringen. Es ist festgestellt worden, daß es, um diese mindest erforderliche Verzögerung zu erreichen, genügend ist, zwei identische 1-bit-Verzögerungsschaltkreise 32 und 32a zu verwenden und diese in Reihe mit dem Ausgang des zweiten Detektors 22a für (1-0)Übergang zu legen, wie dies auch Fig.3 zeigt. Die Anzahl der für die Verzögerung erforderlichen bits hängt von der Taktfrequenz ab. Angenähert kommen 200/Usec in Betracht.

Nach der 2 bit Verzögerung läuft der Impuls y durch die "ODER"-Verknüpfungsschaltung 24 und die '^^"-Verknüpfungsschaltung Der Impuls wird dann vergleichsweise von dem Verstärker 28 verstärkt unddsm Gate- oder Steueranschluß 29 des Triacs 30 zugeführt, i-'ie dies für den ersten Impuls beschrieben ist. Dementsprechend setzt der Impuls y der Welle C nach Fig.2, wie gezeigt, die positive Halbwelle des (60 Hz-)Netzausganges des Triacs 30 in Gang, wie dies mit der Welle D in Fig.2 gezeigt ist.

Die Welle D ist keine vollendete Sinuswelle, da kleine Verzerrungen bei jeden Null-Durchgang erfolgen. Die Verzerrungen 34 werden in einem Zusammenhang erzeugt, in dem die Steuerimpulse χ und y verzögert werden, bis die Welle eine Spannungsamplitude erreicht hat, die ausreichend ist, um selbstleitenden Zustand im Triac 30 sicherzustellen bzw. aufrechtzuerhalten. Wie dies jedoch aus der Welle D zu ersehen ist, sind die Verzerrungen 34 in der Tat vernachlässigbar, insoweit, als dies die Arbeitsphase

509887/0697

BAD ORIGINAL

des Triacs betrifft.

Wenn bei spezieller Anwendung eine gesteuerte Verringerung der Arbeitsphase des Triacs erv/ünscht ist, dann ist es möglich, den Schaltkreis 10 zu modifizieren, indem man einen Verzögerungsscholtkreis ara Ausgang des 1-bit-Yerzögerungsschaltkreises 20 hinzufügt. Dieser Verzögerungskreis kann eine Reihe von 1-bit-Verzögerungsschaltkreisen 32 sein, die als Schieberegister 32 und 32a nach Fig.4 ausgebildet sind. Das tatsächliche Ausmaß der Verzögerung kann durch Verwendung an sich bekannter digitaler Zähl- und Schalttechniken bestimmt werden. Die Auswirkung eines solchen Verzögerungsschaltkreises ist in gestrichelten Linien in bezug auf die Meilen C und D dargestellt. Verzögerte Impulse x¹ und y¹ triggern den Triac 30 in den selbstleitenden, gezündeten Zustand, nachdem ungefähr ein Drittel der gesamt zur Verfügung stehenden Arbeitsphase verstrichen ist, ohne daß der Triac leitend war. Dieses Drittel ist für die Welle D in Fig.2 gestrichelt angedeutet. Auf diese Weise ist der Triac 30 zwei Drittel der gesamten Arbeitsphase leitend und es liegt eins Leistungsreduzierung um 1/3 vor. Auf diese Weise läßt sich in einfacher Weise eine Leistungssteuerung für elektrische Maschinen oder Heizungselemente realisieren, und zwar indem man die Steuerimpulse für den Anteil der Arbeitsphase verzögert, der der gewünschten Leistungsverminderung entspricht.

Die Realisierung des.Steuerschaltkreises kann durch Anwendung an sich bekannter Großintegrationstechnik in MOS-Technologie erreicht werden. Ein hierfür typischer 'Schaltkreis ist zum Teil schematisch und zum Teil in Schaltungsdarstellung in Fig. 4 gezeigt.

509887/0697

Der Hochohmwiderstand 11 ist mit der Klemmschaltung 12 verbunden, die die Transistoren Q1 bis Q4 hat. Die Schmittschaltung 18 hat die Transistoren Q5 bis Q14. Der 1-bit-Verzögerungsschaltkreis 20 hat die Transistoren Q15 und Q16. Die Detektoren 22 und 22a für den (i-O)Übergang sind einander identisch und haben einen Inverter 42, eine "ODER^H-Verknüpfungsschaltung 44 und zwei Transistoren Q17 und Q18. Ein Inverter 21 ist in den zum ersten Detektor 22 führenden Signalweg eingefügt. Die 1-bit-Verzögerungsschaltkreise 32 und 32a, die dem zweiten Detektor 22a oder Generator 30 nachfolgend angeordnet sind, sind an sich bekannte Schieberegister mit zwei Invertern 46 und 48 und zwei Transistoren Q19 und Q20. Die Transistoren Q15, Q17 und Q19 werden durch die Taktimpulse der Phase "1" bzw. 01 gesteuert. Die Transistoren Q16, Q18 und Q20 werden durch die Taktimpulse der Phase "2" bzw. 02 gesteuert, und zwar nach an sich bekannten Prinzipien der dynamischen 2-Phasen-MOS-Digital-Schaltkreistechnik.

Ein zur Steuerung der Arbeitsphase des Triacs günstig verwendbarer Verzögerungsschaltkreis kann eine Reihe von Schieberegistern derart haben, wie sie in dem 1-bit-Verzögerungs-Schieberegister 31 und 32 der Steuerschaltung verwendet sind. Falls die Taktfrequenz über 10 kHz hinaus vergrößert wird, kann es von Nutzen sein, ein oder mehrere 1-bit-Verzögerungsschaltkreise in Reihe mit dem Ausgang des zweiten 1-bit-Verzögerungs-Schieberegister 32a vorzusehen. Damit kann eine 200 /usec lange Verzögerung des y-Impulses gewährleistet werden, die für den Schaltkreisbetrieb als notwendig festgestellt worden ist.

Für den einschlägigen Fachmann lassen sich aufgrund der voranstehenden Erläuterungen zur Erfindung weitere Ausgestaltungen und Anwendungen der Erfindung ohne weiteres Zutun und ohne den Gedanken der Erfindung zu verlassen auffinden. Mit der voranstehenden Beschreibung ist die Erfindung keineswegs auf das dort Dargelegte beschränkt.

509887/0697
ORIGINAL INSPECTED

Claims

Patentansprüche

1y Steuerschaltkreis zur Triggerung einer elektronischen Halbleiter- Triac- oder-Thyristoranordnung, die als Schalter in einem Stromkreis mit im allgemeinen sinusförmigem Wechselstrom geeignet ist, gekennzeichnet durch einen elektronischen Festkörperaufbau mit niedriger Leistung und gekennzeichnet durch eine Klemmschaltung (12), die mit der Wechselstromquelle zu verbinden ist und die geeignet ist, eine Probe bzw. ein Abtastsignal derselben auf einen Wert zu begrenzen, der zwischen einem Null-Volt-Bezugswert (OY) und einem niedrigen Gleichspannungswert (-17 V) liegt, wobei dieser Begrenzungswert zu der Klemmschaltung (12) kompatibel ist und das Ausgangssignal dieser Klemmschaltung (12) trapezartige Wellenform (B) mit der Periode des Wechselstromes (A) hat, durch einen Schaltkreis (18) zur Wellenformung, der mit der Klemmschaltung (12) verbunden ist und zur Umformung der trapezartigen Wellenform (B) in im allgemeinen Rechteckwellenform mit der Periode des Wechselstromes (A) geeignet ist,

durch eine digitale Taktimpulseinrichtung (20), die mit dem SteuerSchaltkreis (10) verbunden ist und mit der Taktimpulse mit einer Periode (10 kHz) eines bit erzeugt v/erden, wobei diese Periode kürzer ist als die Periode des Wechselstromes (A) und nicht notwendigerweise synchron mit dieser ist, durch einen Detektorschaltkreis (22, 22a), der mit der Taktimpulseinrichtung (20) und mit dem Ausgang des Schaltkreises (18) für die Wellenformung verbunden ist, und der so ausgebildet ist, daß er den zeitlich nächsten 1-bit-Taktimpuls jedes Mal auswählt, wenn die Rechteckwelle (B) einen Übergang der Spannungsamplitude durchlaufen hat,

(20)

durch einen Speicherschaltkreis, der mit dem Detektorschaltkreis und der Taktimpuls einrichtung (20) verbunden ist, und der so ausgebildet ist, daß er den 1-bit-Impuls solange verzögert, bis der Wechselstrom (A) einen Spannungs-Null-Durch-

509887/0697

ORIGINAL »INSPECTED

2 5

gang durchlaufen hat und die Spannungsamplitude genügend groß geworden ist, um die Triac- oder Thyristoranordnung in von selbst leitendem Zustand zu halten , durch einen Gate- bzw. Steueranschluß (29) der Triac- oder Thyristoranordnung (30), der mit dem Speicherschaltkreis verbunden ist unS°8iesem den verzögerten 1-bit-Impuls erhält.
2. Steuerschaltkreis nach Anspruch 1, dadurch g e k e nn zeichnet , daß zusätzlich ein Verstärker (28) zwischen dem Speicherschaltkreis (20) und dem Steueranschluß (29) der Triac- oder Thyristoranordnung (30) eingefügt ist, wobei der Verstärker (28) so angepaßt ist, daß er die Amplitude des 1-bit-Impulses derart vergrößert, daß die Durchbruchs- bzw. Zündcharakteristik dieses 1-bit-Impulses für Flußrichtung passend ist, die Triac- oder Thyristoranordnung (30) in-von selbst leitend bleibendem Zustand zu triggern.
3. SteuerSchaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß er für 50 Hz oder 60 Hz Wechselstrom angepaßt ist und daß die Taktimpulseinrichtung Taktimpulse von einer Folgefrequenz von ungefähr 10 kHz erzeugt.
4. Steuerschaltkreis nach Anspruch 1, 2 oder 3, dadurch g e kennzeichnet , daß zusätzlich ein digital gesteuerter Verzögerungsschaltkreis (32, 32a) in den Speicherschaltkreis dazwischengeschaltet ist, wobei dieser Verzögerungsschaltkreis (32) so ausgebildet ist, daß er den 1-bit-Impuls um einen vorgegebenen Bruchteil der Periode des Y/echselstromes (A) weiter verzögert, wobei dieser Bruchteil nicht größer als eine halbe Periode ist, wodurch die Arbeitsphase der Anordnung (30) zu steuern ist.
5. Steuerschaltkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß er in Großintegra-

509887/0697

ORIGINAL INSPECTED

25?5101 - 14 -

tionstechnik als dynamische 2-Phasen-MOS-Halbleitereinrichtung ausgeführt ist, und daß die Taktimpulseinrichtung (20) zwei Sätze 01, 02 in Phase miteinander liegender Taktimpulse erzeugt, wobei die Sätze voneinander verschiedene mittlere Leistung und gleiche Periode haben, dadurch, daß die Schaltkreiseinrichtung zur trapezartigen Wellenformung eine Schmitt-Schaltung (10) ist, und dadurch, daß der Speicherschaltkreis (20) und der Verzögerungsschaltkreis (32) aus einer vorgegebenen Anzahl miteinander verbundener gesteuerter 2-Phasen-1-bit-M0S-Schieberegister gebildet ist.
6. Steuerschaltkreis nach einem der Ansprüche 1 bis 5 angepaßt auf die Anwendung bei einem Triac (30).
7. Halbleiteranordnung in dynamischer 2-Phasen-p-Kanal-MOS-Großintegrationstechnik als Steuerschaltkreis (1o) als digitaler Taktsteuerkreis mit niedriger Leistung zur Triggerung einer Triacanordnung (30) in von selbst leitenden Zustand, wobei diese Anordnung als Schalter für im allgemeinen sinusförmigen Wechselstrom zu verwenden ist, gekennzeichnet durch

eine Klemmschaltung (12), die an den Wechselstrom (a) anzuschließen ist und ein Ausgangssignal in Form einer trapezförmigen Welle (B) mit der Periode des Wechselstromes (A) hat, wobei die Amplitude des Ausgangsignales im allgemeinen zwischen einem Null-Bezugswert als Null-Zustand und einem vorgegebenen negativen Potentialwert als 1-Zustand liegt, durch eine Schmitt-Schaltung (18), die mit dem Ausgang der Klemmschaltung (12) verbunden ist und so ausgebildet ist, daß sie die trapezartige Wellenform (B) in eine im allgemeinen rechteckförmige Wellenform umwandelt, durch eine Taktimpulsquelle mit einem Ausgang für zwei digitale Phasentakt impulse 01, 02 mit einer Periodendauer von im allgemeinen 100/usec, wobei diese Periodendauer einem bit gleichwertig ist,

durch einen ersten 1-bit-Verzögerungsschaltkreis (2.0), der mit dem Ausgang der Schmitt-Schaltung (18) und der Taktim-

509887/0697

pulsquelle verbunden ist, wobei mit diesem Schaltkreis die Rechteckwelle zeitlich um die Dauer eines bit verzögert wird,

durch einen Digitalinverter (21), der mit dem Ausgang des 1-bit-Verzögerungsschaltkreises (20) verbunden ist, und der so ausgebildet ist, daß er die rechteckförmige Welle invertiert ,

durch einen ersten Detektor (22) für einen (i-O)Übergang, wobei dieser Detektor (22) mit dem Ausgang des Inverters (21) und mit der Taktimpulsquelle verbunden ist, und so ausgebildet ist, daß er ein 1-bit-Triggerimpuls an seinem Ausgang abgibt, wenn ein (i-O)Übergang in der invertierten rechteckförmigen Welle aufgetreten ist,

durch eine digitale logische "ODER"-VerknUpfungsschaltung (24), deren einer Eingang mit dem Ausgang dieses ersten Detektors (22) für (i-O)Übergang verbunden ist, wobei diese Schaltung (24) einen Ausgang hat,

durch eine digitale logische "UITO^lf-Verknüpfungsschaltung (26), deren einer von zwei Eingängen mit diesem Ausgang der ^MODER^M-Yerknüpfungsschaltung verbunden ist und ihrerseits einen Ausgang hat,

durch einen digitalen Steuer(Sperr-)Schaltkreis (27), der mit dem zweiten der Eingänge der ^rtUNDⁿ-Verknüpfungsschaltung (26) und mit einem äußeren digitalen Steuer schaltkreis verbunden ist, und der so ausgebildet ist, daß er die Taktimpulse durchläßt, wenn eine Triggerung der Triacanordnung (3p) vorgesehen ist,

durch einen Verstärker (28), der zwischen dem Ausgangsanschluß der "UND^-Verknüpfungsschaltung (26) und dem Gatebzw. Steueranschluß (29) der Triacanordnung (30) eingefügt ist, wobei dieser Verstärker (28) so angepaßt ist, daß er den Triggerimpuls auf eine Amplitude bringt, die ausreichend ist, die Triacanordnung (30) in von selbst leitend bleibendem Zustand zu triggern,

durch einen zweiten Detektor (22a) für (1-0)Übergang, der mit dem Ausgang des ersten 1-bit-Verzögerungsschaltkreises

509887/0697

ORIGINAL INSPECTED

(20) und mit der Taktimpulsquelle verbunden ist, wobei dieser Detektor (22a) so angepaßt ist, daß er als Ausgangssignal einen 1-bit-Triggerimpuls liefert, wenn ein (1-0übergang in der rechteckförmigen Welle auftritt, durch einen zweiten 1-bit-Verzögerungsschaltkreis (32), der mit dem Ausgang des zweiten Detektors (22a) für (1-0)Übergang und mit der Taktimpulsquelle verbunden ist, wobei dieser Yerzögerungsschaltkreis (32) so ausgebildet ist, daß er den Ausgangsimpuls des zweiten Detektors (22a) um die Periodendauer eines bit verzögert, und durch einen dritten 1-bit-Verzögerungsschaltkreis (32a), der mit dem Ausgang des zweiten 1-bit-Verzögerungsschaltkreises (32) und mit der Taktimpulsquelle verbunden ist, wobei dieser dritte Verzögerungsschaltkreis (32a) so ausgebildet ist, daß er den verzögerten Impuls des zweiten Verzögerungsschalt kreises (32) um die Periodendauer eines bit verzögert, und wobei der Ausgang dieses dritten Verzögerungsschaltkreises mit dem zweiten Eingang der "ODER"-Verknüpfungsschaltung (2A verbunden ist.
8. Steuerschaltkreis nach Anspruch 7, dadurch gekennzeichnet , daß zusätzlich eine Reihe programmierbarer Schieberegister-Schaltkreise vorgesehen ist, die mit der Taktimpulsquelle und dem Steuerschaltkreis (10) verbunden ist, wobei diese Reihe der Schieberegister so ausgebildet ist, daß sie die Triggerimpulse um einen variablen vorgebbaren Anteil der Periode der Netzwechselspannung verzögert, womit die Arbeitsphase der Triapanordnung (30) gesteuert wird,
9. Verfahren zur Triggerung einer elektronischen Halbleiter-Triac- oder Thyristoranordnung, die als Schalter für im allgemeinen sinusförmigen Wechselstrom zu verwenden ist, gekennzeichnet durch die Verfahrensschritte: Erzeugung zweier Sätze zueinander in Phase liegender digitaler .Taktimpulse, die die Periode eines bit haben, wobei diese Periode viel kürzer als die Periode der Wechselspan-

509887/0697
ORIQiNAL INSPECTED

„17- 2 Rr-101

nung (A) ist und nicht notwendigerweise mit dieser synchron ist,

Festhalten bzw. Festlegen einer (Abtast-)Probe der Wechselspannung (A) zwischen den Werten eines Null-Bezugspotentials und einem niedrigen Gleichspannungswert, der mit einem digitalen Festkörperscholtkreis für niedrige Leistung kompatibel ist, womit eine im allgemeinen trapezförmige Wellenform (B) mit der Periode der Wechselspannung (A) erzeugt wird, Umformung der trapezförmigen Wellenform (B) in eine im wesentlichen rechteckförmige Welle (B) mit derselben Periode der Wechselspannung (A),

Auswahl eines zeitlich nächsten digitalen 1-bit-Taktimpulses jedes Mal dann, wenn diese rechteckförmige Welle einen Übergang bzw. eine Änderung ihrer Spannungsamplitude hat, Verzögerung des digitalen 1-bit-Taktimpulses, bis die Wechselspannung ihren Null-Durchgang durchschritten hat und eine genügend große Spannungsamplitude erreicht ist, um den leitenden Zustand der Triac- oder Thyristoranordnung (30) aufrechtzuerhalten, und

Anlegen des digitalen verzögerten 1-bit-Taktimpulses an den Gate- bzw. Steueranschluß (29) der Triac- oder Thyristoranordnung (30), womit diese Anordnung (30) in von selbst leitend bleibenden Zustand getriggert wird.
10. Verfahren nach Anspruch 9, gekennzeichnet dadurch, daß zusätzlich eine Verstärkung des verzögerten digitalen 1-bit-Steuer- oder Taktimpulses vorgenommen wird, um diesen Impuls an die Durchbruchs- bzw. Zündspannungcharakteristik für Flußrichtung der Triac- oder Thyristoranordnung (30) anzupassen, um damit diese Anordnung (30) in von selbst leitend bleibenden Zustand zu triggern.
11. Verfahren nach Anspruch 9 oder 10, gekennzeichnet dadurch, daß zwei Sätze von digitalen, in Phase liegenden Taktimpulsen 01, 02 erzeugt werden, die eine 1-bit-Periode mit angenähert 100/Usec haben,und dadurch, daß die Wechselspannung eine Frequenz von im allgemeinen 50 oder 60 Hz hat.

509887/0697
ORIGINAL INSPECTED

■_«- 25?51Π1
12. Verfahren nach Anspruch 11 dadurch gekennzeichnet , daß der digitale 1-bit-Taktimpuls um wenigstens 1 bit in bezug auf den Übergang der rechte ckförniigen Welle vom Null-Bezugspotential zu dem niedrigen Gleichspannungswert verzögert wird und daß dieser Taktimpuls um wenigstens drei bits in bezug auf den Übergang der rechteckf örmigen Welle von dem niedrigen Spannungswert auf den Null-Bezugswert verzögert wird.
13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet , daß zusätzlich eine Verzögerung des digitalen 1-bit-Taktimpulses um einen vorgegebenen Anteil der Periode der Wechselspannung (A) vorgesehen ist, wobei dieser Anteil stets nicht größer als eine halbe Periodondauer der Wechselspannung (A) ist, womit die Arbeitsphase der Triac- oder Thyristoranordnung (30) zu steuern ist.
14. Verfahren nach einem der Ansprüche 9 bis 13, angewendet zur Triggerung einer Triac-Anordnung (30).

Der Patentanwalt

509887/0897

Leerseite