DE2518893A1 - Halbleiteranordnung mit einem oder mehreren mos-transistoren - Google Patents

Description

• Halbleiteranordnung mit einem oder mehreren MOS-Transistoren.
• Die Erfindung betrifft eine Halbleiteranordnung, wie sie im Oberbegriff des Patentanspruches 1 angegeben ist.
• Bei integrierten Schaltungen in MOS-Technik ist es in vielen Fällen notwendig, die MOS-Schaltungen über niederobmige Ausgänge an weitere Schaltelemente anzuschließen. Dabei ist es 01.nschenswert, diese niederohmigen Ausgänge zusammen mit den MOS-Schaltungen auf einem Chip herzustellen. Solche niederohmigen Aus gange können mit den üblichen llOS-Tecirnologien jedoch nur mittels großflächigen Ij#S-Schaltelementen realisiert werden. Für den Aufbau niederohmiger Ausgänge sind bipolare Transistoren besser geeignet, da sie kleinflächiger hergestellt werden können, Andererseits bringt es der prinzipiell verschiedene Aufbau von MOS-Transistoren und bipolaren Transistoren mit sich, daß eine Integration dieser beiden Bauelement-Typen auf einen Chip gegenüber der Herstellung von MOS-Strukturen wesentlich mehr Verfahrensschritte und einen höheren technologischen Aufwand erfordert.
• Aufgabe der Erfindung ist es, für eine wie im Oberbegriff des Patentanspruche 5 1 angegebene Ha lbleiteranordnung mit einem oder mehreren lateral aufgebauten bipolaren Transistoren in einem Halbleiterkörper einen Aufbau anzugeben, der es erlaubt, mit geringem technologischen Aufwand sowohl MOS- als auch bipolare Transistoren auf einem Chip integriert herzustellen.
• Diese Aufgabe wird erfindungsgemäß für eine wie im Oberbegriff des Patentanspruches 1 angegebene Halbleiteranordnung nach der im kennzeic#inenden Teil des Patentanspruches 1 angegebenen Weise gelöst.
• Die Erfindung geht von der Erkenntnis aus, daß MOS-Transistoren mit relativ kleinen Abmessungen als laterale bipolare Transistoren betrieben werden können (P.T. Panousis, ~1iEEE Intern. Solidstarte Circuit Conference", 1971; "Electronic Design", Bd.26, 21.12.1972> 5.30; R.A. Nordstrom, "IEEE Intern. Solid-State Circuit Conference", 1971; ~Elektronik" 1974, Heft 2, 5.38).
• Dabei entspricht das Source-Gebiet dem Emitter, das Drain-Gebiet dem Kollektor und das Substrat des MOS-Transistors der Basis eines bipolaren Transistors. Werden solche bipolaren Transistoren mit MOS-Struktur nebeneinander auf einem Chip angeordnet, dann haben alle diese lateralen bipolaren Transistoren eine gemeinsame Basis, da das Substrat des Halbleiters jeweils die Basis eines solchen Bipolartransistors ist. Die für einen Schaltumgsaufbau notwendige elektrischq Trennung dieser einzelnen bipolaren Trans storen wird vollzogen, wenn der Aufbau nach der im Kennzeichen des Patentanspruches 1 angegebenen Weise erfolgt.
• Dabei wird ausgehend von einem sehr hochohmigen Substrat, z.B.
• einem Siliziumsubstrat, jeweils nur im Bereich des Bipolartranw sistors eine niederohmigere Schicht erzeugt, die dann als Basiszone dieses Bipolartransistors fungiert. Der Teil des Chips, auf dem sich der MOS-Teil befindet, weist an der Oberfläche des Halbleiters ebenfalls eine höher dotierte Schicht auf, in der die MOS-Transistoren aufgebaut sind.
• Vorteilhafterweise sind die lateralen bipolaren Transistoren so aufgebaut, daß sich in der für sie vorgesehenen dotierten Schicht des Halbleiterkörpers ein dem Leitfähigkeitstyp der Schicht entgegengesetzt dotiertes Emitter-Gebiet befindet, das ringförmig von einem von dem Emitter-Gebiet getrennt liegenden Kollektor-Gebiet umgeben ist. Ein solcher ringförmiger Aufbau hat den Vorteil einer höheren Stromverstärlrung des bipolaren Transistors. Die Stromverstärlmng kann weiterhin dadurch erhöht werden, daß der Abstand zwischen dem Emitter-Gebiet und dem ringförmigen Kollektor-Gebiet klein gehalten wird. Von Vorteil ist auch, wenn für das Emitter-Gebiet ein möglichst großes Verhältnis von Umfang zur Fläche gewählt ist.
• Im folgenden wird beschrieben und anhand der Figuren näher erläutert, wie eine Anordnung nach der Erfindung aufgebaut ist.
• Fig.1 zeigt schematisch einen Halbleiterkörper mit einem MOS-Transistor und einem lateral aufgebauten bipolaren Transistor, Fig.2 zeigt eine typische Schaltungseinheit mit einem MOS-Inverter, zwei MOS-Treibertransistoren und zwei bipolaren Treiberstufen.
• Die in Fig.1 schematisch dargestellte Anordnung besteht aus einem 5ilizIuiiflr#örper 1, der hochohmig mit einem spezifischen Widerstand von etwa 100#.cm und vom p-Leftfähigkeitstyp ist. In diesem Siliziumkörper befinden sich zwei getrennt voneinander liegende p-dotierte Gebiete 2 und 3, die an die Oberfläche des Siliziumkörpers angrenzen. In dem Gebiet 2 befinden sich ein n+-dotiertes Gebiet 4 mit etwa 1018 Ladungsträgern/cm³ und ein um dieses Kellektor-Gebiet herum ringförmig angeordnetes ebenfalls n+-dotiertes Emitter-Gebiet 5. Die Gebiete 4 und 5 grenzen jeweils an die Oberfläche des Halbleiterkörpers an und sind dort mit Metallkontakten 7,8 versehen. Sie sind voneinander durch die zwischen den n+-dotierten Bereichen und dem p-leitenden Gebiet 2 verlaufende pn-Grenzschichten elektrisch getrennt. Auf der Oberflache des lIalbleiterkörpers befindet sich im Bereich der dotierten Zone 2 ein Mftallkontakt 6, der die Basiselektrode des bipolaren Transistors darstellt. In dem p-dotierten Gebiet 3 befinden sich zwei getrennt voneinander liegende n+-dotierte Gebiete 11 und 12, die an ihrer Oberfläche mit Metallkontakten 13 und 14 versehen sind. Diese dotierten Gebiete 11 und 12 stellen Source-bzw. Drain-Gebiete eines MOS-Transistors dar. Auf der Oberflache des Halbleiterkörpers befindet sich über dem dotierten Gebiet 3 eine isolierende Schicht 15, die im Bereich der Metallkontakte 13 und 14 mit Öffnungen versehen ist, und die eine weitere Offnung aufweist, durch die hindurch ein Metallkontakt 16 zu dem p-leitenden Gebiet 3 geführt ist. Oberhalb des zwischen den Gebieten 11 und 12 liegenden Teil des p-leitenden Gebietes 3 befindet sich auf der isolierenden Schicht15 eine Metall-Elektrode 10, die die Gate-Elektrode des MOS-Transistors ist. Die dargestellte Anordnung betrifft einen n-Kanal-MOS-Transistor und einen npn-Bipolartransistor. Die Anordnung kann bei entsprechender Dotierung auch komplementär dazu getroffen werden.
• In diesem Fall ist unter der Basis-Elektrode 6 ein hoch n-dotierter Bereich 18 vorgesehen, um einen ohmschen Kontakt zu dem als Basis fungierenden dotierten Gebiet 2 zu schaffen.
• Die Fig.2 zeigt eine Schaltung mit einem aus zwei MOS-Transistoren 21 und 22 bestehenden Inverter und zwei an den Inverter angeschlossenen MOS-Treibertransistoren 23 und 24. An diese MOS-Treibertransistoren sind zwei lateral aufgebaute bipolare Transistoren 25 und 26 geschaltet. Zwischen den Basisanschlüssen der bipolaren Transistoren liegt ein parasitärer Widerstand R1 und zwischen den Basis-Gebieten der bipolaren Transistoren und dem Substratanschluß liegen parasitäre Widerstände R. Rir den Fall, daß diese Schaltung auf einem Silizium-Halbleiterkörper aufgebaut ist, arbeiten die beiden bipolaren Treibertransistoren voneinander unabhängig, wenn für die parasitären Widerstände die Bedingung erfüllt ist. Dabei bedeutet USu die Substratvorspannung, die in einer solchen Schaltung beispielsweise nur an die in der Fig.1 dargestellte Elektrode 16 angelegt wird.
• Die Betriebsspannung wird dem Anschluß 27 angelegt, die Substratvorspannung Usu an den Anschluß 28. Der Invertereingang ist der Anschluß 29, die Ausgänge sind die Anschlüsse 30 und 3#.
• 2 Patentansprüche 2 Figuren

Claims (2)

1. P a t e n t a n 5 p r#ü c h e #Halbleiteranordnung mit einem oder mehreren MOS-Transistor(en) in einem Halbleiterkörper, wobei sich in einem ersten Gebiet des Halbleiterkörpers ein oder mehrere Source-Gebiete und ein oder mehrere Drain-Gebiete befinden, dadurch g e k e n n -z e i c h n e t , daß seitlich von dem ersten Gebiet (3) ein oder mehrere an die Oberflache des Harbleitekorpers angrensende Basis-Gebiete (2) vorhanden sind, die jeweils ein Kollektor-Gebiet (5) und ein Emitter-Gebiet (4) umgeben, wobei die Kollektor-Gebiete (5) und die Emitter-Gebiete (4) voneinander durch das jeweilige Basis-Gebiet (2) getrennt sind an die Oberfläche (9) des Halbleiters angrenzen und einen gegenüber dem Leitungstyp des jeweiligen Basis-Gebietes entgegengesetzten Leitungstyp aufweisen, und daß die einzelnen Basis-Gebiete (2) von einem Substratbereich (1) des Halbleiterkörpers umgeben und voneinander getrennt werden, wobei der Substratbereich (1) einen höheren spezifischen elektrischen Widerstand als die Basis-Gebiete (2) hat.
2. 2. Halbleiteranordnung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t, daß jeweils ein Kollektor-Gebiet (5) ringförmig um ein Emitter-Gebiet (4) angeordnet ist.

   Leerseite