DE2503296C3 - System zum verbesserten Erkennen von Fehlern in Datenblöcken - Google Patents

Description

Die Erfindung bezieht sich auf ein System zum verbesserten Erkennen von Fehlern in Datenblöcken eines zusätzlich mit einem Videosigna! auf Magnetband aufgezeichneten Datensignals, dessen Datenblöcke nach dem European Broadcast Union Standard (E.B.U. document, Tech. 3097) codiert sind, wobei jeder Datenblock in einzelne Datenblöcke, die zur Übertragung von Zeit- und Anwender-Informationen sowie einer Synchronisier-lnformation vorgesehen sind, unterteilt ist.

Aus der Zeitschrift »Journal of the SMPTE«, Juni 1973, Vol. 82, S. 482 bis 491, ist bekannt, auf einer Längsspur eines Video-Magnetbandes einen nach dem E.B.U.-Standard codierten 80-Bit-Code aufzuzeichnen. Dieser 80-Bit-Code ist ein sogenannter Bi-Phase-Mark-BCD-Code und erhält eine Zeitinformation in Form ein=¹:· Stunden-, Minuten-, Sekunden- und Bildnummernaingabe, Anwenderinformationen sowie eine Synchronisierinformation. Mit Hilfe des aufgezeichneten Codes werden beispielsweise elektronische Schnitte von Video-Magnetbändern durchgeführt.

Es wurde festgestellt, daß der auf Video-Magnetband aufgezeichnete Code durch Übertragungsfehler, z. B. Materialfehler des Magnetbandes, Aufzeichnungs- und Lesefehler häufig gestört ist. Durch diese Code-Fehler treten Fehler in der Schnittbearbeitung der Videosignale auf.

Aus der DT-OS 15 74 492 ist eine Einrichtung zum Decodieren von Datenblöcken bekannt, die aus je einem Synchronisierblock, einem Informationsblock und einem Prüfblock bestehen und in einen Serien-Parallel-Umsetzer eingegeben werden. Nach dem Decodieren des Synchronisierblockes wird hierbei die Blockierung eines Divisionsschieberegisters, eines Überwachungsre- <>5 gisters und eines Binärzählers in der Aus-Stellung aufgehoben. Die Ein-Stellung des Divisionsschieberegisters wird in dem Überwachungsregister gespeichert.

Nach Eingang des Informations- und Prüfblocks in dem Serien-Parallel-Umsetzer erfolgt nur dann eine Übernahme des Informationsblockes aus dem Serien-Parallel-Umsetzer in ein zugeordnetes Speicherregister, wenn sich das Überwachungsregister und der Borzähler in Ein-Stellung und das Divisionsschieberegister wieder in Aus-Stellung befinden und beim Erreichen der Aus-Stellung des Binärzählers das Divisionsschieberegister, das Überwachungsregister und der Binärzähler so

lu lange in der Aus-Stellung blockiert werden, bis die Decodierung des folgenden Synchronisierblockes erfolgt. Bei dieser Einrichtung wird die Anzahl der bistabilen Kippstufen in dem Serien-Parallel-Umsetzer verringert. Abgesehen von einem verbesserten Erkennen eventueller Schaltfehler, wird eine Verbesserung der Fehlererkennbarkcit von Code-Fehlern durch das an sich bekannte Auswerten der zusätzlich mitübertragenen Blöcke mit dem Divisionsschieberegister nicht erzielt. Weiterhin ist diese Einrichtung durch die Verwendung einer Vielzahl von Registern und Zählern sehr schaltungsaufwendig.

Ferner ist aus der DT-AS 12 93 190 ein Verfahren zur Bildung von Datenblöcken bekannt, die aus einem Synchronisierblock, einem Informationsblock und einem Prüfblock bestehen, wobei Synchronisierblock und Informationsblock über einen Parallel-Serien-Umwandler laufen und der Prüfblock aus dem Informationsblock abgeleitet wird. Bei diesen bekannten Verfahren wird von einer bistabilen Kippstufe erst dann ein Informationsblock in den Parallel-Serien-Umwandler eingespeichert, wenn der Synchronisierblock diesen ausgelesen hat. Bei den nach diesem Verfahren gebildeten Datenblöcken treffen somit vor den Informationsblöcken zunächst die Synchronisierblöcke ein. Die

J5 Fehlererkennung erfolgt durch die den Informationsblöcken zugeordneten Prüf-Bits. Bei dem nach dem E.B.U.-Standard codierten 80-Bit-Code sind jedoch derartige Prüf-Bits, die zur Fehlerkorrektur dienen, nicht vorgesehen.

Aufgabe der vorliegenden Erfindung ist es, ein System nach der eingangs genannten Art anzugeben, welches Übertragungsfehler in den Datenblöcken des codierten Datensignals mit großer Wahrscheinlichkeit erkennt und welches verhindert, daß ein als fehlerhaft erkannter Datenblock im Datensignal zur Auswertung gelangt.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs angegebenen Merkmale gelöst.

Das erfindungsgemäße System weist den Vorteil auf, daß nunmehr im kritischen Zeit- und Anwender-Informations-Bereich (Bit Nr. 0 bis 63) eines jeden Datenblockes eine Fehlererkennung durchführbar ist. Versuche mit dem erfindungsgemäßen System ergaben eine Verbesserung der Fehlererkennung um etwa 500 % gegenüber bekannten Systemen. Ein weiterer Vorteil des erfindungsgemäßen Systems ergibt sich durch die Verwendung derjenigen Bits in einem Datenwort, die nach dem E.B.U.-Standard keiner bestimmten Informationsübermittlung vorbehalten sind. Da diese Bits üblicherweise von Code-Generatoren mit »0« bewertet werden, wird eine Veränderung der festgelegten Datenblöcke und der damit erforderlichen Schaltungsänderung in den Code-Generatoren nicht erforderlich.

Das erfindungsgemäße System soli nunmehr anhand eines ein Ausführungsbeispiel darstellender Figuren näher erläutert werden, wobei nur die zum Verständnis der Erfindung notwendigen Teile in die Zeichnung

aufgenommen sind. Von den Figuren zeigt

Fig. 1 den bekannten Aufbau eines Datenwortes im nach dem E.B.U.-Standard codierten Da;ensignal und

F i g. 2 ein Blockschaltbild nach dem erfindungsgemäßen System. S

Das in der Fig. 1 gezeigte Datenwort eines Datensignais hat eine Wortlänge von 80 Bit und enthält 8-Bit-Gruppen für die Zeitinformation (Bild-Einer und-Zehner, Sekunden-Einer und -Zehner, Minuten-Einer und -Zehner sowie Stunden-Einer und -Zehner), 8-Bit-Gruppen zu je 4 Bit für die Anwenderinformationen (U)' sowie eine Bit-Gruppe zu 16 Bit für den Synchronanteil (Bitnummern 64 bis 79). Die einzelnen Bit-Gruppen des gezeigten Datenwories sind nach dem BCD-Code codiert und mit einem Bi-Phase-Mark-Code moduliert. Ein solcher Bi-Phase-Mark-Code ist dadurch gekennzeichnet, daß am Beginn jeder Bit-Periode ein Impulssprung liegt. Die »1« wird durch einen zweiten Sprung eine halbe Bit-Penode später dargestellt, während die »0« durch das Fehlen eines Sprunges an κ> dieser Stelle gekennzeichnet ist. Wie aus dem Datenwort der Fig. 1 ersichtlich ist, sind die Bits mit den Bit-Nummern 10, 11, 27, 43, 58 und 59 nach dem E.B.U.-Standard nicht definiert. Diese nicht definierten Bits werden von Code-Generatoren üblicherweise mit »0« bewertet.

Ein solches im Bi-Phase-Mark-Code aufgezeichnetes Datensignal wird bei der Wiedergabe vom Magnetband zunächst in einen BCD-Code umgewandelt bevor das Signal nach F i g. 2 über Klemme 1 in ein 80-Bit-Schieberegister 2 geschoben wird. Das 80-Bit-Schieberegister 2 dient zur Serien-Parallel-Umwandlung des an Klemme 1 zugeführten seriellen binären Datensignals. Wird an den Ausgängen des 80-Bit-Schieberegisters 2 bei den Bit-Nummern 64 bis 79 ein ordnungsgemäßer Synchronantdl festgestellt, so werden bei bisher bekannten Systemen die an den Ausgängen des 80-Bit-Schieberegisters 2 parallel vorliegenden Informationsbits (Bit-Nummern 0 bis 63) in einen 64-Bit-Speicher 3 übernommen. Am Ausgang des 64-Bit-Speichers 3 steht der gelesene Informationsteil des Datenwortes in paralleler Form für eine Auswerteinrichtung 4 zur Verfugung.

Die Erkennung des Synchronainteils im Datenwert erfolgt mit einem Komparator 5, welchem zum einen der Synchronanteil des Datenwortes zugeführt wird und zum anderen mit einem Sollwertgeber 6 der »richtige« Synchronanteil. Stellt der Komparator 5 fest, daß der Synchronanteil des Datenwortes mit dem »richtigen« Synchronanteil des Sollwertgebers 6 nicht übereinstimmt, so wird das am Ausgang des Komparators 5 abnehmbare Kennsignal dazu benutzt, die an den Eingängen des 64-Bit-Speichers 3 befindlichen neuen Informationsbit /u sperren. Wie eingangs erwähnt, können einzelne Bits im Datenwort durch Übertragungsfehler gestört werden. Datenworte mit »richtigem« Synchronanteil, aber fehlerhaftem Informationsanteil wurden bisher als richtig erkannt und übernommen. Durch Einfügen eines NOR-Gliedes 7, dessen Eingänge mit den Ausgängen des 80-Bit-Schieberegisters 2 verbunden sind, an denen Bits mit den Bitnummern 10, 11. 27, 43, 58 und 59 liegen, und loigscherVerknüpfung des am Ausgang des Komparators 5 abnehmbaren Kennsignais mit einem UND-Glied 8 wird eine große Sicherheit in der Fehlererkennbarkeit innerhalb eines Datenwortes erreicht. Eine Übernahme in den 64-Bit-Speicher 3 erfolgt nur, wenn der Synchronanteil als richtig und die Bits 10, H, 27, 43, 58 als Nullen erkannt wurden.

Hierzu 1 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   System zum verbesserten Erkennen von Fehlern in Daten-Blöcken eines zusätzlich mit einem Videosignal auf Magnetband aufgezeichneten Datensignals, dessen Datenblöcke nach dem European Broadcast Union Standard (E.B.U. — document, Techn. 3097) codiert smd, wobei jeder Datenblock in einzelne Datenblöcke, die zur Übertragung von Zeit- und Anwender-Informationen sowie einer Synchronisier-lnformation vorgesehen sind, unterteilt ist, dadurch gekennzeichnet, daß das in an sich bekannter Weise seriell in ein Schieberegister (2) geschobene und an don Ausgängen des Schieberegisters (2) parallel abnehmbare Datensignal den Eingängen eines NOR-Gliedes (7) derart zugeführt ist, daß am Ausgang des NOR-Gliedes (7) ein erstes Kennsignal abnehmbar ist, wenn Koinzidenz zwischen den in der Wertigkeit festgelegten Bits der Bitnummern 10 und/oder 11 und/oder 27 und/oder 43 und/oder 58 und/oder 59 vorliegt, und daß das erste Kennsignal und ein vom Synchronanteil des Datensignals in an sich bekannter Weise abgeleitetes zweites Kennsignal mit einem UND-Glied (8) zur Erzeugung eines Signals zur Übernahme der Zeit- und Anwenderinformation in einen Speicher (3) logisch verknüpft ist.