DE2458707A1 - Datenverarbeitungsanlage - Google Patents

Description

Patentanwalt
Dipl.-Phys. Leo Thul

Stuttgart

H.Janssens - 1

INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK

Datenverarbeitungsanlage

Die Erfindung betrifft eine Datenverarbeitungsanlage mit einem Rechner, der einen Speicher für Befehlswörter und Datenwörter aufweist und der ein Rechenwerk aufweist, das Zugriff zu jedem dieser Wörter hat und das die Ausführung von Befehlsphasen mit all diesen Befehlswörtern steuern kann, insbesondere als Steuerung für Fernmeldevermittlungsanlagen.

Eine solche Datenverarbeitungsanlage ist z.B. aus der DT-OS 21 25 688 bekannt. Bei dieser Datenverarbeitungsanlage hat der Speicher eine Kapazität von 2 Wörtern, die mit Hilfe von Adressen aus x-Bit aufgerufen werden können.

Die Aufgabe einer solchen Datenverarbeitungs adage besteht darin, durch Aufruf der eingespeicherten Befehlsfolgen

2.12.1974
Vl/Mr

509825/0958

H.Janssens - 1

selbsttätig Datenverarbeitungsprozesse zu steuern. Insbesondere ist eine solche Datenverarbeitungsanlage geeignet, Fernmeldevermittlungsanlagen zu steuern.

Die Datenverarbeitungsanlage nach der Erfindung ist dadurch gekennzeichnet, daß der Speicher in mindestens zwei Teilspeicher für mehrere Wörter aufgeteilt ist, daß das Rechenwerk ein veränderbares erstes Register aufweist, das in der Lage ist,wenigstens während einer der Befehlsphasen, im Verlaufe derer der Speicher adressiert werden muß, den zu adressierenden Speicherteil anzuzeigen, und daß das Rechenwerk eine Steuerschaltung aufweist, die bei der Adressierung eines Wortes des Speichers den Zustand des Registers zur Auswahl des anzusteuernden Speicherteils berücksichtigt.

Wenn man den Speicher entsprechend den binären Adressen in geeigneter Weise aufteilt, dann verkürzen sich die Befehlswörter im Adressenteil entsprechend. Dadurch vermindert sich der Speicheraufwand für die Befehle. Wenn der Speicher z.B. in zwei gleichgroße Teilspeicher mit je

x—1
2 Wörter aufgeteilt wird, dann reichen Adressen mit x-1 Bit zum Adressieren einer Information innerhalb eines der Teilspeicher. Eine besondere Ausgestaltung der Datenverarbeitungsanlage nach der Erfindung ist dadurch gekenn zeichnet, daß mehrere voreinstellbare zweite Register vorhanden sind, die jeweils wenigstens einer Befehlsphase zugeordnet sind, während der es erwünscht ist, einen Teilspeicher anzusteuern, daß Einstellschaltungen vorhanden sind,um das zweite Register in einen bestimmten Zustand einzustellen, und daß logische Schaltungen vorhanden sind,

509825/0958

H.Janssens - 1

um das erste Register in Abhängigkeit vom Zustand des zweiten Registers und von der Art des Befehls, zu dem die Befehlsphase gehört, zu beeinflussen.

Eine Weiterbildung dieser Datenverarbeitungsanlage ist dadurch gekennzeichnet, daß die Einstellschaltungen einen Decoder umfassen, dessen Ausgänge mit Eingängen des zweiten Registers verbunden sind, und daß einer der Teilspeicher mehrere Steuerbefehle speichert, -die auf Abfrage vom Rechenwerk in den Decoder umgespeichert werden, um die entsprechenden Ausgänge einzuschalten und auf diese Art das zweite Register in den vorbestimmten Zustand zu bringen. Eine Weiterbildung der Datenverarbeitungsanlage ist dadurch gekennzeichnet, daß jedes Befehlswort die Ausführung einer Einholphase, während der das Rechenwerk den Befehl vom Teilspeicher empfängt, eventuell einer Adressenberechnungsphase, während der eine Speicheradresse berechnet wird, eventuell einer ersten Arbeitsphase, während der Informationen verarbeitet werden_; und eventuell einer die erste Arbeits phase verlängernden, zweiten Arbeitsphase umfaßt, daß das zweite Register aus einer der Einholphase züge ordneten ersten Kippstufe und aus einer, der der ersten Arbeitsphase vorangehenden Phase zugordneten zweiten Kippstufe besteht, wobei das zweite Register in einen vorbestimmten Zustand gebracht wird, in dem es in der Lage ist, die erste und zweite Kippstufe in die eine oder andere Stellung zu bringen, wenn während der dieser Kippstufe zugeordneten Phase der erste oder zweite Speicherteil angesteuert werden soll. Bei einer solchen Ausgestaltung der Datenverarbeitungsanlage ist es möglich den be-

5 0 9 8 2 5/0958 -/-

HfJanssens - 1

nutzten Teilspeicher während der Durchführung eines Befehls zu wechseln.

Eine Weiterbildung der Datenverarbeitungsanlage ist dadurch gekennzeichnet, daß das erste Register aus einer dritten Kippstufe besteht, deren einer und anderer Zustand den ersten bzw. zweiten Teilspeicher kennzeichnen, daß die logischen Schaltungen geeignet sind, in Ab — hängigkeit von der Art des Befehls die dritte Kippstufe während der Einholphase eines Befehls in ihren anderen Zustand zu schalten, wenn gleichzeitig die erste Kippstufe im anderen Zustand ist und der Befehl die Durchführung einer Adressenberechnungsphase verlangt, und die dritte Kippstufe ebenfalls während der einer ersten Arbeitsphase vorausgehenden Phase eines Befehls in ihren anderen Zustand zu schalten, wenn gleichzeitig die zweite Kippstufe, im anderen Zustand ist und der Befehl eine erste Arbeitsphase erfordert.

Eine Weiterbildung der Datenverarbeitungsanlage ist dadurch gekennzeichnet, daß einer der Befehle es ermöglicht eine später mit einem anderen Befehl aus einem bestimmten Teilspeicher herauszulesende Information in diesen be stimmten Teilspeicher der beiden Teilspeicher einzuschreiben, und daß die logischen Schaltungen verhindern, daß die dritte Kippstufe in den nicht diesem bestimmten Teilspeicher zugeordneten Zustand gebracht wird, wenn ein solcher Befehl oder der andere Befehl ausgeführt werden muß.

Eine besondere Ausgestaltung der Datenverarbeitungsanlage nach der Erfindung ist dadurch gekennzeichnet, daß die

509825/0958

H.Janssens - 1

logischen Schaltungen die dritte Kippstufe nach dem Umschalten in den anderen Zustand im allgemeinen für die Dauer einer Phase in diesem Zustand festhalten und die · Kippstufe nur dann für die Dauer von zwei Phasen in diesem Zustand festhalten, wenn sie in einer Befehlsphase in diesen Zustand gelangt ist, der zwei aufeinanderfolgenden Arbeitsphasen vorangeht.

Die Erfindung wird nachfolgend im Zusammenhang mit dem in den Zeichnungen dargestellten Ausführungsbeispiel erläutert.

Fig.l zeigt ein Blockschaltbild einer Datenverarbeitungs-. anlage nach der Erfindung;

Fig.2 zeigt den Aufbau einiger Befehlswörter, die im Teilspeicher MEMO nach Fig.l gespeichert sind;

Fig.3 zeigt Impulsdiagramme, die bei der Steuerung der Datenverarbeitungsanlage auftreten;

Fig.4 zeigt gleichfalls Impulsdiagramme, die bei der Steuerung der Datenverarbeitungsanlage auftreten;

Fig.5 zeigt ein Flußdiagramm, das veranschaulicht, wie ein Steuerbefehl verarbeitet wird;

Fig.6 zeigt ein Flußdiagramm, das veranschaulicht, wie ein Worteinschreibbefehl verarbeitet wird; und

Fig.7 zeigt ein Flußdiagramm, das veranschaulicht, wie ein SpeicherSprungbefehl verarbeitet wird.

509825/0958

H.Janssens - 1

Die Datenverarbeitungsanlage nach Fig.1 umfaßt einen Rechner mit einem Speicher MEM und einem Rechenwerk CPU, das aus einer Recheneinheit AU und aus einer Steuereinheit CU besteht.

Der Speicher MEM besteht aus einem ersten Teilspeicher MEMO und einem zweiten Teilspeicher MEMl. Der erste Teilspeicher MEMO enthält eine Vielzahl von 16 Bit-Befehlswörtern und 16-Bit-Datenwörtern (einschließlich Adressen). Der zweite Teilspeicher MEMl enthält nur eine Vielzahl von 16 Bit-Datenwörtern (einschließlich Adressen). Die Adressen der . in den Teilspeichern MEMO und MEMl gespeicherten Wörter stimmen überein.

Die Befehlswörter im Teilspeicher MEMO bestehen aus zwei Arten: Speicherbezogene Befehle, deren Ausführung die Benutzung des Speichers MEM einschließt und andere Befehle, deren Ausführung nicht die Benutzung des Speichers MEM einschließt.

Der Rechner CPU ist in der Lage, jeden der speicherbezogenen Befehle minimal in einer und maximal in vier aufeinanderfolgenden Phasen von je z.B. einer Mikrosekunde Dauer auszuführen. Diese Phasen werden als Einholphase F, während der die Information vom Speicher MEM empfangen wird, als Adressenberechnungsphase I, während der eine tatsächliche Adresse berechnet wird, als Arbeitsphase A, während der Informationen verarbeitet werden, und als Arbeitsphase B bezeichnet, die gegebenenfalls die Arbeitsphase A verlängert. Da ein speicherbezogener Befehl stets eine Einholphase F beinhaltet und da

509825/0958

H.Janssens - 1

eine Arbeitsphase B notwendigerweise eine vorangehende Arbeitsphase A erfordert, bestehen die Speicherbezogenen Befehle aus den Typen F (I), F(I)A oder F(I)AB, wobei (I) bedeutet, daß eventuell eine Adressenberechnungsphase I eingeschlossen ist.

Ein Beispiel für einen speicherbezogenen Befehl 1st der in Fig.2 dargestellte Speichersprungbefehl JST. Dieser Befehl wird zum Einsprung in ein Unterprogramm benutzt und entspricht der Art F(I)AB. Der Speichersprungbefehl JST hat folgenden Aufbau:

- Bit ZOO bis ZO4 speichern den Operationsteil C;

- Bit ZO5 und ZO6 speichern eine Konstante K, die die Art der Adressierung angibt;

- Bit ZO7 bis Z15 speichern die Adresse Y des Unterprogramms, in das eingesprungen werden soll (wobei natürlich die Konstante K berücksichtigt wird).

Ein anderes Beispiel für einen Speicherbezogenen Befehl ist der Akkumulatorladebefehl LDA, der benutzt wird, um eine Information aus dem Speicher MEM in das Akkumulatorregister A einzuschreiben. Dieser Befehl gehört zur Art F(I)A und besitzt den gleichen Aufbau wie der ,Speichersprungbefehl JST, lediglich die Bit ZO7 bis Z15 speichern jetzt die Adresse Y des Datenworts, das in das Akkumulatorregister eingespeichert werden soll (dabei wird wiederum die Konstante K berücksichtigt) _t.

Der Rechner CPU kann auch Befehle verarbeiten, die keinen Bezug auf den Speicher MEM haben. Beispiele für solche Be·^ fehle sind die folgenden Steuerbefehle OCPO44 bis OCP344, die ebenfalls in Fig.2 dargestellt sind und alle zur Art FA

509825/0958

H.Janssens - 1

gehören. Diese Befehle haben folgenden Aufbau;

- die Bit ZOO bis ZO4 bilden den Operationsteil, dies stimmt bei den Befehlen OCPO44 bis OCP344 überein;

- das Bit ZO5 ist bei den Befehlen OCPO44 bis OCP344 vom Wert O. Die Bit ZO6 bis Z15 spezifizieren die auszuführende Funktion. Im einzelnen haben die Bit Z06 bis Z15 folgende Bedeutung:

- der Befehl OCPO44 gibt an, daß beide Kippstufen BIE und BDE (Fig.l) zurückgestellt werden müssen;

- der Befehl OCPl44 gibt an, daß die Kippstufe BIE eingestellt werden muß;

- der Befehl OCP244 gibt an, daß die Kippstufe BDE eingestellt werden muß;

- der Befehl OCP344 gibt an, daß beide Kippstufen BIE und BDE eingestellt werden müssen.

Die Recheneinheit AU nach Fig.l umfaßt ein 16 Bit Zwischenspeicherregister M, das ein in den Speicher MEM einzuschreibendes oder aus diesem ausgelesenes Wort aufnehmen kann, ein 16 Bit Speicherortregister Y, das die Adresse eines Wortes im Speicher MEM aufnimmt, ein Akkumulatorregister A, einen 16 Bit Programmzähler P, der die Befehlsadresse eines gerade ausgeführten oder auszuführenden Befehls aufnimmt, und ein 16 Bit Hinweisregister Q, das die Adresse eines Wortes des Speichers MEM aufnimmt, das im Zusammenhang mit einem"Speichersprungbefehl JST oder einem später noch erläuterten Abspeicherbefehl DMS benutzt wird.

Das Zwischenspeicherregister M, das Speicherortregister Y und das Hinweisregister Q haben über einen Verteiler DB Zugriff zum Speicher MEM, dabei besteht der Verteiler DB

509825/0958

H.Janssens - 1

im einzelnen aus einer Gruppe von Torschaltungen, die von der Steuereinheit CU, genauer gesagt von einer Zeitsteuerlogik TLC, gesteuert werden (angedeutet durch die Eingänge tlc) . Außerdem sind das Zwischenspeicherregister M, das Speicherortregister Y, der Programmzähler P, das Akkumulatorregister A und das Hinweisregister Q mit Torschaltungen GC verbunden, ,die es erlauben, diese Register miteinander zu verbinden und den Inhalt dieser Register zueinander zu addieren und dann die erhaltene Summe in einem der Register abzuspeichern, Diese Vorgänge werden von der Steuereinheit CU und dort insbesondere von der Zeitsteuerlogik TLC gesteuert, was wiederum durch den Eingang tlc angedeutet ist.

Der Verteiler TB und die Torschaltungen GC sind nämlich hier nicht im einzelnen dargestellt ,da sie keine wesentliche Bedeutung für die Erfindung haben und mit bekannten Schaltungen verifiziert werden können.

Die Steuereinheit CU enthält einen Haupttaktgeber MC, ' eine Zeitsteuerlogik TLC, ein 7 Bit Register F, Decoder DECl bis DEC3, bistabile Kippstufen BFCY, BICY, BACY,BBCY, BIE, BDE und BNK, ODER-Schaltungen Ol und 02 und UND-Schal· tungen Gl bis G5.

Jede dieser Kippstufen ist ein sogenanntes JK-Flipflop, das z.B. von der Firma Texas Instruments unter der Typenbezeichnung SN7473 angeboten wird, und für das die folgende Wahrheitstabelle gilt:

	K	tn+i
J	O	Q
O	1	Q
O	O	O
1	1	O
1	Q

Tabelle I

509825/0958

H.Janssens - 1

In Tabelle I bedeuten J und K die Eingänge der 1- bzw. O-Stufe der bistabilen Kippstufe, während Q und Q die Ausgänge der 1- bzw. O-Stu£e darstellen. Diese Wahrheitstabelle zeigt, den Zustand des Q-Ausgangs der bistabilen Kippstufe im Augenblick t , , also wenn der Takteingang der Kippstufe von 1 nach O gewechselt hat, wenn der J-Eingang und der K-Eingang im Augenblick t den angegebenen Zustand einnehmen. Diese bistabilen Kippstufen besitzen außerdem nicht dargestellte Einstell- und RückStelleingänge.

Der Haupttaktgeber MC liefert im Abstand von 250 ns Impulse MC (Fig.3) mit einer Dauer von 50 ns und steuert damit die Zeitsteuerlogik TLC, die logische Schaltung LC und die Takteingänge aller obenerwähnten bistabilen Kippstufen.

Die Zeitsteuerlogik TLC hat Eingänge, die mit den Ausgängen OCP, LDA, JST, DMS des Decoders DECl, mit den Ausgängen AO bis A3 des Decoders DEC2, mit dem Ausgang des Haupttaktgebers MC und mit den Ausgängen BNKO und BNKl der bistabilen Kippstufe BNK verbunden sind. Die Zeitsteuerlogik TLC hat Ausgänge ESI, EOI, 3CY, TOl bis T04 und den Verteilerausgang tic. Die Zeitsteuerlogik TLC steuert alle Vorgänge des Rechners CPU und dies umfaßt im einzelnen:

- über den Verteilerausgang tic steuert sie die Funktion des Verteilers DB, der Torschaltungen GC und der Decoder DECl und DEC2;

- über die anderen Ausgänge steuert sie die Funktion der logischen Schaltung LC und der bistabilen kippstufen BFCY, BICY, BACY, BBCY, BIE und BDE.

Die von dem Haupttaktgeber MC gesteuerte ZeitSteuerlogik TLC erzeugt Taktimpulse TOl bis T04 (Fig.3), die jeder eine

509825/0958

Λλ

H.Janssens - 1 '

Dauer von 250 ns und eine Periode von 1 yus aufweisen. . Jeder dieser Taktimpulse beginnt am Ende eines 50 ns Haupttaktimpulses und hört unmittelbar am Ende des folgenden Haupttaktpulses MC auf. Die an den gleichnamigen Ausgängen der Zeitsteuerlogik TLC abgegebenen Impulse TOl bis T04 sind gegeneinander um 250 ns verschoben. Die .Zeitsteuerlogik TLC gibt außerdem Impulse ESl, EOI und 3CY an gleichnamigen Ausgängen ab. Im einzelnen sind dies <Fig.3) :.

- ein I-Phaseneinleitungsimpuls ESI/wahrend der letzten 750 ns einer F-Phase erzeugt, wenn die Ausführung eines Befehls die Durchführung ,einer I-Phase erfordert;

- ein Befehlsendeimpuls EOI wird während der gesamten letzten Phase der Durchführung eines Befehls erzeugt;

- ein 3-Phasenimpuls 3CY wird mit Ausnahme der ersten 250 ns während der gesamten Ausführungszeit eines Befehls abgegeben, wenn der Befehl eine F-Phase> eine Α-Phase und eine B-Phase aufweist, wenn also der Befehl mit anderen Worten von der Art F(I)AB ist, wie der oben erwähnte Speichersprungbefehl JST.

Die Zeitsteuerlogik TLC ist nicht in weiteren Einzelheiten dargestellt, da es für jeden Fachmahn aufgrund der vorstehenden Funktionsbeschreibung klar ist, wieysie aufbauen kann.

Die Eingänge des 7-Bit-Registers F sind mit den Ausgängen . des Verteilers DB so verbunden, daß die Bit COO bis C06 eines aus dem Speicher MEM gelesenen Wortes durch die • Steuerung der Leitung tlc der Zeitsteuerlogik TLC in das

509825/0958

H.Janssens - 1

Register eingeschrieben werden. Die Ausgänge des Registers F sind mit den Decodern DECl und DEC2 so verbunden, daß die Operationsbits COO bis C04 und die Bits C05 und C06 (Konstante K) eines dort eingeschriebenen Wortes wiederum durch die Steuerung der Zeitsteuerlogik TLC decodiert werden. Der Decoder DECl hat eine Vielzahl von Ausgängen, von denen jeder bei einem bestimmten der möglichen Operationsteile erregt wird. Z.B. werden die Ausgänge LDA, JST, DMS und OCP angesteuert, wenn der Operationsteil zu einem Akkumulatorladebefehl LDA, einen Speichersprungbefehl JST, einem Abspeicherbefehl DMS bzw. einem der OCP-Befehle OCPO44-OCP344 gehört. Der Decoder DEC2 hat vier Ausgänge AO bis A3, von denen jeder bei einem bestimmten Wert 00, 01, 10 oder 11 der Konstanten K angesteuert wird. Wie bereits oben angedeutet wurde, bestimmt die Konstante K die Art der Adressierung. Aus Gründen der vereinfachten Beschreibung wird angenommen, daß die Konstante K der beiden Befehle LDA und JST den gleichen Wert 01 hat. Dies bedeutet, daß die Adressierung direkt ist, und daß die im Befehl enthaltene Adresse Y als die eigentliche Adresse des Speichersprungbefehls JST bzw. des Akkumulatorladebefehls LDA zu betrachten ist, was später noch ausführlicher er läutert wird.

Die Eingänge des Decoders DEC3 sind über Torschaltungen GC so mit Ausgängen des Zwischenspeicherregisters M verbunden, das die Bit COO bis C15 eines Steuerbefehlswortes, wie z.B. der Steuerbefehlsworte OCPO44 bis OCP344 aufgrund der Steueinng über die Leitung tlc der Zeitsteuerlogik TLC aus diesem Zwischenspeicherregistjer M zum Decoder DEC3 übertragen und dort decodiert werden können. Der Decoder DEC3 hat eine •Vielzahl von Ausgängen OCPO44, OCP144, OCP244 und OCP344,

509825/0958

H.Janssens - 1

die angesteuert werden, wenn die Bits CO6 bis C15 der gleichnamigen Befehle in den Decoder DEC3 eingegeben werden.

Die Ausgänge OCPO44 bis OCP344 steuern über die ODER-Schaltungen Ol und 02 die bistabilen Kippstufen BIE und

vBi£

BDE. Die bistabile Kippstufe} wird benutzt, um es einem Programmierer zu ermöglichen, anzuzeigen, daß die während einer I-Phase eines Befehls aufzurufenden Daten aus dem Teilspeicher MEMO (BIE in Ruhestellung). oder aus dem Teilspeicher MEMl (BIE im eingeschalteten Zustand) entnommen werden sollen. In entsprechender Weise kann die bistabile'Kippstufe BDE von einem Programmierer dazu benutzt werden, anzuzeigen,' daß die während einer Arbeitsphase (A oder B-Phase) zu ent nehmenden Daten aus dem Teilspeicher MEMO (BDE zurückgestellt) bzw. aus dem Teilspeicher MEMl (BDE eingeschaltet) entnommen werden sollen.

Der 1-Eingang der bistabilen Kippstufe BIE ist mit dem Ausgang der ODER-Schaltung 01 verbunden, die von den Ausgangssignalen OCPl44 und OCP344 gesteuert wird, die an den gleichnamigen Ausgängen des Decoders DEC3 erscheinen, während der O-Eingang der bistabilen Kippstufe BIE vom Ausgangssignal OCPO44 gesteuert wird. Deshalb wird.die bistabile Kippstufe BIE durch einen Taktimpuls MC in ihre 1-Stellung gebracht, wenn ein Befehl. 0CP144 oder OCP344 in Decoder DEC3 decodiert wurde, und sie wird von einem Taktimpuls MC in ihre O-Stellung zurückgebracht, wenn ein Befehl OCPO44 im Decoder DEC3 decpdiert wurde. Der am 1-Ausgang der bistabilen Kippstufe BIE in ihrer 1-Stellung

509825/0958 -/-

H.Janssens - 1

erzeugte Impuls ist ein Impuls IE, während der an ihrem O-Ausgang erscheinende Impuls der inverse Impuls IE ist.

Der 1-Eingang der bistabilen Kippstufe BDE ist mit dem Ausgang der ODER-Schaltung 02 verbunden, die von den Ausgangssignalen OCP244 und OCP344 gesteuert wird, die an gleichnamigen Ausgängen des decoders DEC3 erscheinen, während der O-Eingang der bistabilen Kippstufe BDE vom Ausgangssignal OCPO44 gesteuert wird. Deshalb wird die bistabile Kippstufe BDE durch einen Taktimpuls MC in ihre 1-Stellung gebracht, wenn im Decoder DEC3 ein Befehl OCP244 oder OCP344 decodiert wurde, und sie wird durch einen Taktimpuls MC in ihre O-Stellung gebracht, wenn in Decoder DEC3 ein Befehl OCPO44 decodiert wurde. Der am 1-Ausgang der bistabilen Kippstufe BIE in ihrer 1-Stellung er zeugte Impuls ist ein Impuls DE, während der an ihrem O-Ausgang erscheinende Impuls der inverse Impuls DEf ist.

Aus vorstehendem ergibt sich folgendes:

- wenn ein Befehl OCPO44 decodiert wird, dann werden beide bistabile Kippstufen BIE und BDE zurückgestellt;

- wenn ein Befehl OCP144 decodiert wird, dann wird die bistabile Kippstufe BIE eingestellt;

- wenn ein Befehl OCP244 decodiert wird, dann wird die bistabile Kippstufe BDE eingestellt;

- wenn ein Befehl OCP344 decodiert wird, dann werden beide bistabilen Kippstufen BIE und BDE eingestellt.

Die bistabilen Kippstufen BFCY, BICY, BACY und BBCY sind der oben erwähnten F-Phase, I-Phase, Α-Phase bzw. B-Phase

509825/0958

H.Janssens - 1

zugeordnet und jede von ihnen kann am Ende der vorausgehenden Phase in ihre 1-Stellung gebracht werden und am Ende der zugehörigen Phase in ihre O-Stellung gebracht werden, dies wird später noch ausführlicher erläutert. Der am Ausgang einer dieser bistabilen Kippstufen in ihrer 1-Stellung erzeugte Impuls ist ein 1 /us Phasenimpuls FCY, ICY, ACY, BCY, während derer jeweils vier aufeinanderfolgende Taktimpulse TOl bis T04 von der Zeitsteuerlogik TLC abgegeben werden. · ' -

Fig.3 zeigt Haupttaktimpulse MC, die Taktimpulse TOl bis T04 und vier aufeinanderfolgende Phasenimpulse FCY, ICY^ ACY und BCY, die erzeugt werden, wenn die Ausführung eines Befehls vier Phasen F, I, A und B erfordert. Diese Figur zeigt außerdem:

- den Impuls ESI,. der erzeugt wird, wenn der Befehl eine I-Phase erfordert. Der Impuls ESI beginnt zugleich mit dem Taktimpuls T02 der F-Phase und"hört mit dem Impuls FCY auf;

- der Impuls EOI fällt mit dem Impuls BCY zusammen, da die B-Phase die letzte Phase eines Befehls ist;

- der Impuls 3CY wird erzeugt, wenn der Befehl 3 Phasen F, A und B erfordert. Der Impuls 3CY beginnt zusammen mit dem Taktimpuls T02 der Phase F und endet zusammen mit dem Impuls BCY.

Der 1-Eingang der bistabilen Kippstufe BFCY ist mit dem Ausgang der UND-Schaltung Gl verbunden, die von dem Befehlsendeimpuls EOI und von dem Taktimpuls T04 gesteuert wird, . während der O-Eingang der bistabilen Kippstufe BFCY mit dem

5098 25/0958

H.Janssens - 1

Ausgang der UND-Schaltung G2 verbunden ist, die von dem inversen Impuls zum Impuls EOI, also dem Impuls EOI, und von dem Taktimpuls TO4 gesteuert wird. Da ein Impuls EOI während der letzten Phase eines Befehls erzeugt wird, wird die bistabile Kippstufe BFCY von der hinteren Flanke eines Haupttaktirapulses MC eingestellt, der ihrem Takteingang MC am Ende des Taktimpulses TO4 zugeführt wird, der während einer solchen letzten Phase (Fig.3) erzeugt wird. Die bistabile Kippstufe wird durch die hintere Flanke des Haupttaktimpulses MC am Ende des Taktimpulses T04 zurückgestellt, der während der darauffolgenden Phase F erzeugt wird, wenn diese Phase F nicht wiederum eine letzte Phase ist. Wenn tatsächlich die Durchführung des folgenden Befehls ausschließlich eine Phase F erfordert, dann handelt es sich bei dieser Phase erneut um eine letzte Phase, so daß es nicht erforderlich ist, die bistabile Kippstufe BFCY zurückzustellen, in diesem Fall^wirddie Rückstellung entsprechend der Bedingung EOI = 0 gesperrt. Aus vorstehendem folgt, daß die einer Phase F zugeordnete bistabile Kippstufe BFCY am Ende der vorausgehenden Phase in ihre 1-Stellung gebracht wird und am Ende· der zugehörigen Phase F in ihre 0-Steilung zurückgebracht werden kann. Der in der 1-Stellung am 1-Ausgang der bistabilen Kippstufe BFCY erzeugte Impuls ist ein Phasenimpuls FCY (Fig.3) von 1 /us Dauer, während der an ihrem 0-Ausgang erscheinende Impuls der entgegengesetzte Phasenimpuls FCY ist.

Der 1-Eingang der bistabilen Kippstufe BICY ist mit dem Ausgang der UND-Schaltung G3 verbunden, die von dem Einschaltimpuls ESI für die Phase I, vom F-Phasenimpuls FCY und vom Taktimpuls T04 gesteuert wird, während der O-Ein-

509825/0958

H.Janssens - 1

gang dieser bistabilen Kippstufe BICY vom Taktimpuls TO4 gesteuert wird. Die anfänglich als im O-Zustand befindlich vorausgesetzte bistabile Kippstufe BICY wechselt ihren Zustand in die 1-Steilung, wenn ihrem Takteingang MC die hintere Flanke des Haupttaktimpulses MC zugeführt wird, am Ende des Taktimpulses TO4, der während der F-Phase (FCY=I) erzeugt wird, und wenn eine Ir-Phase folgt (ESI=I). Die bistabile Kippschaltung BICY wird durch die Rückflanke des Haupttaktimpulses MC am Ende des Takt impulses To4 vorgestellt, der während der 1,-Phase erzeugt wird, weil dann die Bedingung ESI=4FC=O erfüllt ist. Aus vorstehendem folgt, daß die einer I-Phase zugeordnete bistabile Kippstufe BICY am Ende einer F-Phase in ihre 1-Stellung gebracht werden kann und dann am Ende der dieser F-Phase folgenden I-Phase in die Q-Stellung zurückgebracht wird. Der am !-Ausgang der bistabilen Kippstufe BICY in ihrer 1-Steilung erzeugte 1 yus Impuls ist ein Phasenimpuls ICY (Fig.3), während der an ihrem O-Ausgang erscheinende Impuls der inverse Phasenimpuls ICY ist.

Der 1-Eingang der bistabilen Kippschaltung BACY ist mit dem Ausgang der UND-Schaltung G4 verbunden, die von einem Signal gesteuert wird, das durch die folgende BooIsche Funktion beschrieben wird: FCY.ESI oder FCY+ESI, ferner durch die Umkehrung EOI des Befehlsendeimpulses EOI und durch den Taktimpuls T04, während der 0-Eingang der bistabilen Kippstufe BACY vom Taktimpuls T04 gesteuert wird. Die ursprünglich im O-Zustand befindliche bistabile Kippstufe BACY wird durch die Rückflanke des Haupttaktimpulses MC in die 1-Steilung gebracht, wobei der Impuls MC am Ende des Taktimpulses T04 dem Takteingang zugeführt wird, der in der der Α-Phase vorausgehenden Phase erzeugt wird, also

509825/0958

H.Janssens - 1

während der F-Phase, wenn keine I-Phase vorhanden ist (Bedingung FCY+ESO=O+1=1 und EOI=I) oder während der I-Phase (Bedingung FCY+e3T=1+1=1 und EUT=I). Die bistabile Kippstufe BACY wird durch die Rückflanke des Taktimpulses MC in die O-Stellung zurückgeschaltet, der am Ende des Taktimpulses T04 während der A-Phase erzeugt wird. Aus vorstehendem folgt, daß die bistabile Kippstufe BACY, die einer Α-Phase zugeordnet ist, am Ende der vorausgehenden F- oder I-Phase in die 1-· Stellung gebracht werden kann und am Ende der zugehörigen Α-Phase in die O-Stellung zurückgebracht wird. Der am 1-Ausgang der bistabilen Kippstufe BACY in ihrer 1-Stellung erzeugte Impuls ist ein Phasenimpuls ACY von 1 yus Dauer, während der an ihrem O-Ausgang erscheinende Impuls, der inverse Phasenimpuls ACY ist.

Der 1-Eingang der bistabilen Kippstufe BBCY ist mit dem Ausgang der UND-Schaltung G5 verbunden, der vom A-Phasenimpuls ACY, dem 3-Phasenimpuls T04 ^gesteuert wird/ während der O-Eingang dieser bistabilen Kippstufe BBCY vom Taktimpuls T04 gesteuert wird. Die ursprünglich im O-Zustand befindliche bistabile Kippstufe BBCY wird durch die Rückflanke des Taktimpulses MC in die 1-Stellung gebracht, der ihrem Takteingang MC am Ende des Taktimpulses TO4 zugeführt wird, der während einer Α-Phase (ACY=3CY=1) erzeugt wird. Die bistabile Kippstufe BBCY wird durch die Rückflanke des Taktimpulses MC in ihre O-Stellung zurückgeschaltet, der während der B-Phase erzeugt wird, da dann die Bedingung ACY=O erfüllt ist. Aus vorstehendem folgt, daß die der B-Phase zugeordnete , bi -

stabile Kippstufe BBCY am Ende der vorausgehenden A-Phase + 3CY und dem Taktimpuls'

509825/0958 -/-

H.Janssens - 1

in ihre 1-Stellung gebracht werden kann und dann am Ende der B-Phase in ihre O-Stellung zurückgebracht wird. Der am 1 «-Ausgang der bistabilen Kippstufe BBCY in ihrer 1-Stellung erzeugte Impuls ist der Phasenimpuls BCY (Fig.3) von 1 yus Dauer, während der an ihrem O-Ausgang erscheinende Impuls der inverse Phasenirapuls BCY ist.

Die bistabile Kippstufe BNK wird dazu benutzt, den Teilspeicher MEMO (BNK in der Ruhestellung) oder den Teil speicher MEMl (BNK im eingeschalteten Zustand) zu kennzeichnen, der in irgendeinen Zeitpunkt benutzt werden muß, wenn Daten aus dem Speicher abgerufen werden sollen, dabei werden die augenblicklichen Zustände der bistabilen Kippstufen IE, DE und weitere Zustande in Betracht gezogen. ' ·

Die Einstellung und Rückstellung der bistabilen Kippstufe BNK wird durch die logische Steuerschaltung LC gesteuert, die so aufgebaut ist, daß die bistabile Kippstufe BNK so rechtzeitig eingestellt oder rückgestellt wird, daß der Zustand dieser bistabilen Kippstufe bereits dann berücksichtigt werden kann, wenn auf den Teilspeicher MEMO oder MEMl zurückgegriffen werden muß. Da bei der vorliegenden Datenverarbeitungsanlage am Ende des Taktimpulses TO3 einer · Phase auf den Speicher MEM zurückgegriffen werden muß, um die entsprechende Information (Befehl oder Daten) während des ersten Taktimpulses TOl. der unmittelbar nachfolgenden Phase abgeben zu können, ist die logische Steuerschaltung LC in der Lage, die bistabile Kippstufe BNK am Ende eines Taktirapulses TO2 einer Phase einzustellen oder rückzustellen, was später noch ausführlicher erläutert wird.

50982 5/0958

H.Janssens - 1

Die logische Steuerschaltung LC wird gesteuert von den Haupttaktimpulsen MC, den Taktimpulsen TO2 und den Ausgangssignalen, die an den gleichnamigen Ausgängen JST und DMS des Decoders DECl, an den Ausgängen IE, DE, FCY, ACY und ScY der bistabilen Kippstufen BIE, BDE, BFCY bzw. BACY, und an den Ausgängen 3CY, ESI und EOI der Zeitsteuerlogik TLC erscheinen. Die logische Steuerschaltung LC kann an ihren Ausgängen S und R gleichnamige Einstell- und Rückstellsignale S und R er - . zeugen, die durch folgende Boolsche Funktionen gekennzeichnet sind:

S = T02. MC. JSfYDMS" (FCY. ES I. IE + EOT.ACT.FCY.ESI.DE) oder S = TO2.MC.P mit P = (FCY. ES I. IE + BÜT."5cT_t FcY. E 51, DE)

JST.DMS.

R = T02. MC. ACY. 3CY ."Ρ

Man kann auch schreiben: S = TO2.MC.ACY.3CY.P

da der Ausdruck AC,3CY nur den Ausdruck bezüglich DE betrifft und da ACY.3CY.ACY=ACY.

Der innere Aufbau der logischen Steuerschaltung LC ist nicht in Einzelheiten dargestellt, da er für einen Fachmann auf dem vorliegenden Gebiet aufgrund der angegebenen Boolschen Funktion für S und R leicht herstellbar ist. Der Einstellausgang S der logischen Steuerschaltung LC ist mit dem 1-Eingang der bistabilen Kippstufe BNK verbunden, während der Rückstellausgang R mit dem O-Eingang der bistabilen Kippstufe BNK verbunden, deren Takteingang vom Haupttaktgeber MC gesteuert wird, Der 1-Ausgang und der O-Ausgang der bistabilen Kippstufe BNK sind mit BNKO bzw. BNKl bezeichnet/und sind mit der Zeitsteuerlogik TLC verbunden.

509825/0958

H.Janssens - 1

Aus den Boolschen Funktionen S und R folgt, daß unabhängig vom Zustand der bistabilen Kippstufen BIE und BDE die bistabile Kippstufe BNK nicht eingestellt werden kann, wenn ein Speichersprungbefehl JST oder ein Ab speicherbefehl DMS betroffen ist, weil dann gilt JST= DM3~=O und deshalb S=P=O und R=TO2,MC. ACY. JCY, Dies bedeutet, daß die bistabile Kippstufe BNK in ihre O-Stellung zurückgestellt wird, wenn sie nicht bereits diese Stellung einnimmt, sobald das Ende eines Taktimpulses T02 einer ersten oder F-Phase eines Befehls erreicht wird.

Wenn man jetzt davon ausgeht, daß der verarbeitete Befehl nicht ein Speichersprungbefehl JST oder ein Abspeicherbefehl DMS ist (JST=DMS=I), dann bestehen die nachfolgend zu beschreibenden Befehle aus folgenden Phasen: Fr F,A; F,A,B; F,I,A; und F,I,A,B, Dabei wird davon ausgegangen, daß die bistabile Kippstufe BNK ursprünglich sich in der 0-Steilung befindet.

Es wird jetzt auf Fig,4 Bezug genommen, die den Zustand des Ausgangs BNKl der bistabilen Kippstufe BNK für die verschiedenen vorstehend aufgezählten Befehlstypen mit Ausnahme des Typs F darstellt. Die entsprechenden Ausgangsimpulse der Kippstufen FA, FAB, FIA sind dargestellt durch: - .

FA .(IE, TE, DE) FIAB (IE, "SE")

FAB (IE, IE, DE) FIAB (IE, DE)

FIA (IE, DE) FIAB (IE, DE)

FIA (IE,DE)
FIA (IE, DE)

509825/0 958

~²²~ 2A58707

H.Janssens - 1

1. Befehle, die nur eine F-Phase erfordern. Da es weder eine I-Phase noch eine Arbeitsphase gibt, soll die bistabile Kippstufe BNK unabhängig vom Zustand der bistabilen Kippstüfen BIE und BDE in ihrer O-Stellung bleiben. Dies ist unabhängig von den Werten der Kippstufen IE und DE so, weil während der F-Phase S=O, da ESI=EOI=O erfüllt ist, und R=T02.MC, weil ACY.3CY=I und P=I.

2. Befehle von dem Typ, der eine Phase F und A erfordert. Da es keine I-Phase gibt, gilt ESI=O, so daß unabhängig vom Wert der KippstufeIE die Bedingung erfüllt ist P=EOI.ACY.DE,

Demzufolge gilt folgendes:

- wenn sich die bistabile Kippstufe BDE in ihrer O-Stellung befindet, dann gilt,
P=O und daher

S=O und R=TO2,MC.ACY.3CY

so daß die bistabile Kippstufe BNK nicht eingestellt werden kann;

- wenn sich die bistabile Kippstufe BDE in der 1-Stellung befindet, dann gilt,
P=EOLACY entsprechend DE=I

so daß die bistabile Kippstufe BNK am Ende des Taktirapulses T02 in der F-Phase in ihre 1-Stellung gebracht wird. Tatsächlich gilt während dieser Phase: P=I, da EOT=ACY=I und da ferner S=T02.MC und R=O.

Die bistabile Kippstufe BNK wird am Ende des Taktimpulses T02 während der Α-Phase in ihre O-Stellung zurückgestellt, da während dieser Phase gilt: P=O, da EOI=ACY=O, und daher gilt: S=O und R=T02.MC. Die am Ausgang BNKl der bistabilen

509825/09 58

H.Janssens - 1

Kippstufe BNK erscheinenden Impulse sind mit FA. bezeichnet (IE, DE) . .

3, Befehle von einem Typ, der die Ausführung der Phasen F, A und B erfordert. Da es keine I-Phase gibt, gilt ESI=O, so daß unabhängig vom Wert der Kippstufe IE die Beziehung

P = EOf.ACY.DE,

demzufolge gilt:

- wenn sich die bistabile Kippstufe BDE in ihrer O-Stellung befindet, dann gilt
P=O und daher
S=O und

R=TO2.MC.ACY.3CY

so daß die bistabile Kippstufe BNK nicht eingestellt

werden kann befindet,

- wenn sich die bistabile Kippstufe BDE in ihrer l-Stellung^ dann gilt

P=EOI.ACY, da DE=I, - .

so daß die bistabile Kippstufe BNK am Ende des Taktimpulses T02 während der F-Phase in ihre 1-Stellung gebracht wird. Tatsächlich ist während dieser Phase die Bedingung erfüllt: P=I, da EUT=ACY=I, und deshalb gilt S=T02.MC und R=O .·

Die bistabile Kippstufe BNK wird nur während des Taktimpulses T02 der B-Phase in ihre.O-Stellung zurückgestellt, da während dieser Phase gilt: P=O, da EOI=ACY=O, und deshalb gilt S=O und R=T02.MC. Die am Ausgang BNKl der bistabilen Kippstufe BNK erscheinenden Impulse werden mit FAB bezeichnet (IE, Ie, DE) .

509825/0958

H.Janssens - 1

4. Befehle von einem Typ, der die Ausführung einer Phase F, I und A erfordert.

4a) Wenn beide bistabile Kippstufen BIE und BDE sich in der O-Stellung befinden, dann gilt P=O, da IE=DE=O, so daß die bistabile Kippstufe BNK in der O-Stellung verbleibt.

4b) Wenn nur die bistabile Kippstufe BIE sich in der Ια teilung befindet, dann gilt

P=FCY.ESI, da IE=I und DE=O,

so daß die bistabile Kipppstufe BNK am Ende des Taktimpulses T02 der F-Phase in die 1-Stellung gebracht wird. Tatsächlich ist nur während dieser Phase die folgende Bedingung erfüllt: FCY=ESI=I, so daß

S=T02.MC und
R=O.

Die bistabile Kippstufe BNK wird am Ende des Taktimpulses T02 während der I-Phase in ihre O-Stellung zurückgestellt, da innerhalb dieser Phase.P=O, da FCY=ESI=O.

Die am Ausgang BNKl der bistabilen Kippstufe BNK erscheinenden Impulse werden mit FIA bezeichnet (IE, DE).

4c) Wenn sich nur die bistabile Kippstufe BDE in der Ια teilung befindet, dann gilt

P=EOI.ACY.ESI.FCY, da DE=I,

so daß die bistabile Kippstufe BNK am Ende des Taktimpulses T02 während der I-Phase in die 1-Stellung gebracht wird,. Tatsächlich gilt nur während dieser Phase:

509825/0958

H.Janssens - 1

P=I, da EOI=ACY=ESI,FCY=I und deshalb gilt S=TO2.MC und

Die bistabile Kippstufe BNK wird am Ende des Taktimpulses T02 während der A-Phase in ihre O-Steilung zurückgestellt, da während dieser Phase gilt:

P=O, da EOT=AcY=O und deshalb gilt
S=O und

R=T02.MC, da ACY.3CY=I.

Die am Ausgang BNKl der bistabilen Kippstufe BNK erscheinenden Impulse werden mit FIA bezeichnet (ΪΕ_# DE).

4d) Wenn beide bistabilen Kippstufen BIE und BDE sich in der 1-Steilung befinden, dann gilt

P=FCY.ESI+EÖT.ÄCY.ESYTfCY, so daß die bistabile Kippstufe BNK am Ende des Taktimpulses T02 der F-Phase in ihre 1-Stellung gebracht wird. Tatsächlich ist nur während dieser Phase P=I, da.

FCY=ESI=I und EOI=ACY=O und daher gilt S=T02.MC und R=O.

Die bistabile Kippstufe BNK wird am Ende des Taktimpulses TO2 der Α-Phase in ihre O-Stellung zurückgestellt, da nur in dieser Phase gilt:

P=O, da FCY=ESI=EÖI=ÄCY=O daher gilt S=O und R=T02,MC. Der am Ausgang BNKl der bistabilen Kippstufe BNK erscheinende Impuls wird mit FIA bezeichnet (IE, DE).

5. Befehle von einem Typ, der die Ausführung der Phasen F, I, A und B erfordert. Ähnlich wie bei den oben be -

509825/0958

H.Janssens -

schriebenen Befehlen erhält man die Ausgangsimpulse FIAB (IE, DE), FIAB (ΪΕ,ΠΕ) und FIAB (IE, DE) am Ausgang BNKl der bistabilen Kippstufe BNK, wenn sich nur die bistabile Kippstufe BIE, nur die bistabile Kippstufe BDE oder beide bistabilen Kippstufen BIE und BDE in der 1-Stellung befindet bzw. befinden.

Aus vorstehendem und anhand der Fig.4 ergibt sich, daß

die bistabile Kippstufe BNK in die 1-Stellung gebracht wird, wenn es sich bei dem Befehl nicht um einen Speichersprungbefehl JST oder um einen Abspeicherbefehl DMS handelt:

- während einer I-Phase, wenn IE=I und eine I-Phase vorhanden ist;

- während der einer Α-Phase vorausgehenden Phase (also während einer I-Phase oder einer F-Phase) wenn DE-I und wenn eine Α-Phase vorhanden ist,

und daß die bistabile Kippstufe BNK während der nachfolgenden Phase in ihre O-Stellung zurückgebracht wird, wenn es sich dabei nicht um eine B-Phase handelt.

Nachfolgend wird bei der Erläuterung der Funktion der Datenverarbeitungsanlage nach der Erfindung auch auf die Fluß diagramme nach Fig.5 bis 7 Bezug genommen. Alle Vorgänge werden durch die Steuereinheit CU insbesondere durch die Zeitsteuerlogik TLC gesteuert. In den Flußdiagrammen sind die den Taktimpulsen TOl bis T04 entsprechenden Zeit intervalle, die von der Zeitsteuerlogik TLC vorgegeben werden, bei den Phasen F, I, A und B mit FTOl bis FT04; ITOl bis IT04, ATOl bis AT04 und BTOl bis BT04 bezeichnet.

509825/0958 -/-

W.Janssens - 1

Obwohl diese Zeitintervalle jeweils die gleiche Dauer haben, sind sie in den Figuren nicht mit gleicher Länge dargestellt. Es ist zu beachten, daß beim Beginn jedes 250 ns dauernden Taktimpulses verschiedene Funktionen begonnen werden, die aber erst am Ende des Impulses beendet werden.

Es wird vorausgesetzt, daß zunächst alle bistabilen Kippstufen in der O-Stellung.sind und daß der Programmzähler P nacheinander die folgenden Adressen speichert, die zu den. folgenden Befehlen gehören:

Adresse	Befehl	vom Typ
Yl	OCP244	FA ·
Y1+I	LDA	* FA
Yx+2	JST	FAB

Es wird jetzt auf die Fig.l, 2 und 5 Bezug genommen. Unmittelbar vor dem Befehl OCP244 beginnt die Zeitsteuerlogik TLC über die Torschaltung GC während der Ausführung der letzten Phase, beider es sich z.B. um eine A-Phase handeln kann, mit dem Lesen des Speichers MEM aufgrund der im Register Y und im Programmzähler gespeicherten Adresse Yl. Genauer gesagt beginnt das Lesen am Ende des Taktimpulses ATO3. Da der Eingang BNKO der Zeitsteuerlogik TLC geöffnet ist, steuert die Zeitsteuerlogik TLC die Torschaltung GC so, daß über die Leitung tlc der Teilspeicher MEMO gelesen wird. Am Ende dieser letzten Phase, also beim Ende des Taktimpulses AT04, werden die Register M und F und die bistabile Kippstufe BACY zurückgestellt, während die einer Einholphase F zugeordnete bistabile Kippstufe BFCY in ihre 1-Stellung gebracht wird, weil der Ausgang der

5098 25/0958

H.Janssens - 1

UND-Schaltung Gl geöffnet ist. Daraus folgt T04=E0I=l. Demzufolge erscheint ein Einholphasenimpuls FCY am 1-Ausgang der bistabilen Kippstufe BFCY und während dieses Einholphasenimpulses werden nacheinander vier Taktimpulse FTOl bis FT04 von der Zeitsteuerlogik TLC erzeugt.

Am Ende des ersten Taktimpulses FTOl der Einholphase F wird im Register M der 16-Bit-Befehl OCP244, also die Bit COO bis C15 empfangen, der mit Hilfe der im Register Y gespeicherten Adresse Yl aus dem Speicher MEMO abgerufen wurde, und im Register F, das in der Steuereinheit CU enthalten ist, werden die sieben Bit COO bis C06, also das Wort 0001100, empfangen. Der aus den Bit COO bis C04 bestehende Operationsteil wird im Decoder DECl decodiert, während die Bit C05 bis C06 im Decoder DEC2 decodiert werden. Hierdurch wird der Ausgang OCP des Decoders DECl geöffnet, dadurch wird angezeigt, daß einer der Befehle OCPO44 bis OCP344 aus dem Teilspeicher MEMO gelesen wurde. Da es sich bei dem gelesenen Befehl um einen OCP-Befehl (Typ FA) handelt, wird keiner der Ausgänge ESI und 3CY der Zeitsteuerlogik TLC geöffnet, während der Ausgang EOI während der letzten, der Α-Phase des Befehls geöffnet wird. Es wird hier ausdrücklich darauf hingewiesen, daß das Ergebnis der Decodierung der Bit C05 bis C06 im Decoder DEC2 nicht näher erläutert wird, da es für die vorliegende Erfindung keine Bedeutung hat.

Am Ende des zweiten Taktimpulses FT02 der Einholphase werden die Bit C06 bis C15 des Befehls OCP244, die an den Stellen M06 bis Ml5 des Registers M gespeichert sind, in den Decoder DEC3 eingegeben. Die Steuereinheit

509825/0958

H.Janssens - 1

CU erhöht den Inhalt der Register Y und P um 1. Demzufolge enthalten diese beiden Register dann die Adresse Yl+1 des Befehls. LDA.

Es ist zu beachten, daß am Ende des Taktimpulses FTO2 der Ausgang R der Steuerlogik LC entsprechend der folgenden Gleichung geöffnet wird:

R=TO2.MC.ACY.3CY.P=1, .. .■·

so daß die bistabile Kippstufe BNK in ihrer O-Stellung gehalten wird. ■

Während der Taktimpulse FTO3 und FTO4 ereignet sich nichts weiter, aber am Ende des Taktimpulses FTO4 wird der Ausgang der UND-Schaltung G2 geöffnet, um die bistabile Kippstufe BFCY in ihre O-Stellung zurückzustellen, während der Ausgang der UND-Schaltung G4 geöffnet wird, um die bistabile Kippstufe BACY in ihre 1-Stellung zu bringen. Danach gilt EOI.TO4=1 und ESI.FCY.TO4=1. Demzufolge erscheint ein A-Phasenimpuls ACY am 1-Ausgang der bistabilen Kippstufe BACY und während dieses A-Phasenimpulses werden von der Zeitsteuerlogik TLC vier aufeinanderfolgende Zeittaktimpulse ATOl bis ATO4 erzeugt.

Während des Taktimpulses ATOl ereignet sich nichts weiter, aber" am Ende des Taktimpulses AT02 öffnet der Rechner CPU den Ausgang OCP244 des Decoders DEC3, so daß ebenfalls der Ausgang der ODER-Schaltung 02 geöffnet wird und demzufolge die bistabile Kippstufe BDE in ihre 1-Stellung gebracht wird, wobei der Ausgang DE geöffnet wird. Auf diese Art und Weise wird angezeigte/die während einer Arbeitsphase (A oder B) aufzurufenden Daten nachfolgender

509825/0958

rt.Janssens - 1

Befehle jeweils im Teilspeicher MEMl abzulesen sind, es sei denn es handelt sich bei diesem Befehl um einen Speichersprungbefehl JST oder um einen Abspeicherbefehl DMS.

Am Ende des Taktimpulses ATO2 wird der Ausgang R der Steuerlogik LC geöffnet, obwohl DE=I, auf diese Art und Weise wird die bistabile Kippstufe BNK in der O-Stellung gehalten.

Am Ende des dritten Taktimpulses ATO3 der Α-Phase wird mit Hilfe der im Register Y gespeicherten Adresse Yl+1 des Befehls LDA das Auslesen des Speichers begonnen. Genauer gesagt steuert die Zeitsteuerlogik TLC die Torschaltungen GC über die Leitung tlc wegen des angesteuerten Eingangs BNKO der Zeitsteuerlogik TLC in der Weise, daß der Teilspeicher MEMO gelesen wird.

Am Ende des vierten Taktimpulses AT04 der Α-Phase wird die bistabile Kippstufe BACY in ihre O-Stellung zurückgestellt während die bistabile Kippstufe BFCY aufgrund der Bedingung EOI.TO4=1 in ihre 1-Stellung gebracht wird. Demzufolge erscheint am 1-Ausgang der bistabilen Kippstufe BFCY ein Einholphasenimpuls FCY, und während dieses Einholphasenimpulses werden vier aufeinanderfolgende Taktimpulse FTOl bis FT04 von der Zeitsteuerlogik TLC erzeugt. Außerdem werden die Register M und F und der Decoder DEC3 zurückgestellt.

Aus vorstehendem folgt, daß der Befehl OCP244 die Ein- · Stellung der bistabilen Kippstufe BDE gesteuert hat.

509825/0958

H;Janssens - 1

Es wird jetzt auf die Fig.l, 2 und 6 Bezug genommen. Am Ende des ersten Taktimpulses FTOl der Einholphase wird im Register M der 16-Bit-Befehl LDA empfangen, also die Bit ZOO bis Z15, der mit Hilfe der im Register Y gespeicherten Adressen Yl+1 im Teilspeicher MEMO angesteuert wurde. Die sieben Bit COO bis C06, also der Operationsteil C und die Konstante K, werden in dem in der Steuereinheit CU enthaltenen Register F empfangen. Der aus den Bit ZOO bis Z04 bestehende Operationsteil wird im Decoder DECl decodiert, während die die Konstante K bildenden Bit Z05 und Z06 im Decoder DEC2 decodiert werden. Hierbei wird der Ausgang LDA des Decoders DECl geöffnet, dadurch wird angezeigt, daß aus dem Teilspeicher MEMO ein Akkumulatorladebefehl LDA gelesen wurde. Außerdem wird durch das öffnen des Ausgangs 1 des Decoders DEC2 angezeigt, daß die in den Bit C07 bis C15 des Registers M gespeicherte Adresse Y als direkte Adresse zu betrachten, ist bezüglich der Adresse Yl+1 des Akkumulatorladebefehls LDA. Da es sich bei dem Befehl um einen Akkumulatorladebefehl LDA handelt und aufgrund des Werts der Konstanten K (Fehlen einer I-Phase) gehört der Akkumulatorladebefehl LDA zum Typ FA, so daß keiner der Ausgänge ESI und 3CY der Zeitsteuerlogik TLC geöffnet ist oder geöffnet wird, während der Ausgang EOI der Zeitsteuerlogik TLC während der letzten oder Α-Phase des Befehls geöffnet ist.

Am Ende des zweiten Taktimpulses FT02 der F-Phase werden über die Torschaltungen GC die im Register M gespeicherten Bit M08 bis M15 zu den entsprechenden Bit im Register Y

509825/0958

H.Janssens - l

addiert und die Summe wird im Register Y gespeichert. Auf diese Art und Weise wird im Register Y die Adresse Y2 eines Wortes erhalten. Außerdem wird der Ausgang S der Steuerlogik LC geöffnet, so daß die bistabile Kippstufe BNK in ihre 1-Stellung gebracht wird und ihr Ausgang BNKl erregt wird, so wie es in Fig. 4 durch den Impuls FA (IE, ΪΕ", DE) angedeutet ist. Da der Eingang BNKl der Zeitsteuerlogik TLC geöffnet ist, steuert letztere über die Leitung tlc die Torschaltungen GC in der Weise, daß bei,einer Be nutzung des Registers Y zur Adressierung des Speichers MEM der Teilspeicher MEMl angesteuert wird.

Am Ende des dritten Taktimpulses FTO3 der Einholphase wird der Inhalt des Programmzählers P um 1 erhöht, so daß der Programmzähler die Adresse Y+2 des Speicher Sprungbefehls YST enthält.Außerdem wird mit der Adresse Y2 das Lesen des Teilspeichers MEMl begonnen.

Am Ende des vierten Taktimpulses FTO4 der Einholphase wird die bistabile Kippstufe BFCY in ihre O-Stellung zurückgestellt, während das Register M zurückgestellt wird und die bistabile Kippstufe BACY in die 1-Stellung gebracht wird, wobei ein A-Phasenimpuls ACY an ihrem 1-Ausgang erscheint. Während dieses A-Phasenimpulses werden von der Zeitsteuerlogik TLC vier aufeinanderfolgende Taktimpulse ATO bis AT04 erzeugt.

Am Ende des ersten Taktimpulses ATOl der Α-Phase wird im Register M das 16-Bit-Datenwort empfangen, also die Bit COO bis C15, daß mit Hilfe der im Register Y gespeicherten Adresse Y2 in Teilspeicher MEMl angesteuert

509825/0958

H.Janssens - 1

wurde. Außerdem wird der Inhalt des Programmzählers P, der die Adresse Yl+2 des Speichersprungbefehls JST enthält, im Register Y gespeichert.

Am Ende des Taktimpulses ATO2 wird die bistabile Kippstufe BNK in ihre O-Stellung (Fig.4) zurückgestellt, da ihr Eingang R angesteuert wird, so daß wiederum nur Zugriff zum Teilspeicher MEMO möglich ist. Außerdem wird der Inhalt des Registers M über die Torschaltungen GC im Akkumulatorregister A gespeichert.

Am Ende des Taktimpulses ATO3 wird mit Hilfe der im Register Y gespeicherten Adresse Yl+2 des Speichersprungbefehls JST das Lesen des Teilspeichers MEMO begonnen.

Am Ende des Taktimpulses ATO4 wird die bistabile Kippstufe BACY in ihre O-Stellung zurückgestellt, die bistabile Kippstufe BFCY wird in ihre 1-Stellung eingestellt und die Register M und F werden zurückgestellt.

Aus vorstehendem folgt, daß der Akkumulatorladebefehl LDA ein Datenwort aus dem Teilspeicher MEMl in das Akkumulatorregister A lädt, weil die bistabile Kippstufe BNK in ihrer 1-Stellung war, als dieser Teilspeicher angesteuert wurde. Hierbei war das Einstellen der bistabilen Kippstufe BNK in ihre 1-Stellung möglich, weil sich die bistabile Kippstufe BDE in der 1-Stellung befand und weil der Befehl ein Akkumulatorladebefehl LDA und kein Speichersprungbefehl JST oder ein Abspeicherbefehl DMS war.

5098 25/0958

tf.Janssens - 1

Es wird jetzt auf die Fig.l, 2 und 7 Bezug genommen. Am Ende des ersten Taktimpulses FTOl der Einholphase wird im Register M der 16-Bit-Befehl JST empfangen, also die Bit COO bis C15,. der mit Hilfe der im Register Y stehenden Adresse Yl+2 des Teilspeichers MEMO gelesen wurde. In dem in der Steuereinheit CU enthaltenen Register F werden die sieben Bit COO bis C06, also der Operationsteil und die Konstante K empfangen. Der aus den Bit COO bis C04 bestehende Operationsteil wird im Decoder DECl decodiert, während die aus den Bit C05 und C06 bestehende Konstante K im Decoder DEC2 decodiert wird. Hierbei wird der Ausgang JST des Decoders DECl geöffnet, wodurch angezeigt wird, daß aus dem Teilspeicher MEMO ein Speichersprungbefehl JST gelesen wurde, während der Ausgang 1 des Decoders DEC2 geöffnet wird und anzeigt, daß die in den Bit Z07 bis Z15 des Registers M stehende Adresse Y als direkte Adresse eines Wortes bezüglich der Adresse Yl+2 des Speichersprungbefehls JST aufzufassen ist. Da es sich um einen SpeicherSprungbefehl JST handelt und aufgrund des Wertes der Konstanten K (Fehlen einer I-Phase), gehört der Speichersprungbefehl JST zum Typ FAB, so daß der Ausgang ESI nicht geöffnet wird, während die Ausgänge EOI und 3CY während der letzten Phase oder Α-Phase des Befehls bzw. während der gesamten Dauer des Befehls geöffnet sind.

Am Ende des zweiten Taktimpulses FT02 der Einholphase werden die im Register M gespeicherten Bit M08 bis M15 über die Torschaltungen GC zu den entsprechenden Bit des Registers Y addiert und die Summe im Register Y gespeichert. Auf diese Art und Weise wird im Register Y die Adresse Y3 eines Wortes gebildet. Die Adresse Y3

509825/0958

-A-

H.Janssens - 1

ist die Adresse, zu der gesprungen werden muß. Es ist zu beachten, daß am Ende des Taktimpusles FTO2 die bistabile Kippstufe BNK nicht in ihre 1-Steilung gebracht wird, da
S=O, weil JST=O
R=TO2.MC,

so daß es die Zeitsteuerlogik TLC nur ermöglicht, den Teilspeicher DiEMO zu adressieren.

Am Ende des dritten Taktimpulses FT03 der Einholphase wird der Inhalt des Programmzählers P um 1 erhöht, so daß dieser Zähler die Adresse Yl+3 des Befehls speichert, der dem Speichersprungbefehl JST folgt, also die Rücksprungadresse.

Am Ende des vierten Taktimpulses FT04 der Einholphase wird die bistabile Kippstufe BFCY in ihre O-Stellung zurückgestellt, während das Register M zurückgestellt wird und die bistabile Kippstufe BACY in ihre 1-Stellung gebracht wird, in der ein A-Phasenimpuls ACY an ihrem 1-Ausgang erscheint. Während dieses A-Phasenimpulses werden von der Zeitsteuerlogik TLC vier aufeinanderfolgende Taktimpulse ATOl bis AT04 erzeugt.

Während des ersten und zweiten Taktimpulses ATOl, AT02 ereignet sich nichts besonderes, aber am Ende des dritten Taktimpulses AT03 wird der Inhalt des Hinweisregisters Q dazu benutzt, den Teilspeicher MEMO anzusteuern, und der Inhalt Yl+3 des Programmzählers P wird im Speicherregister M eingeschrieben. Der Inhalt des Hxnweisregisters Q be steht aus der Adresse Y4 des Platzes im, Teilspeicher MEMO₁

509825/0958

l+.Janssens - 1

in den die im Speicherre.gister M eingeschriebene Rücksprungadresse Yl+3 eingespeichert werden soll. Deshalb wird am Ende des Taktimpulses ATO2 damit begonnen, die Rücksprungadresse Yl+4 an den Platz mit der Adresse Y4 des Teilspeichers MEMO einzuschreiben.

Am Ende des vierten Taktimpulses ATO4 wird die bistabile Kippstufe BACY in ihre O-Steilung zoirückgeschaltet, während die bistabile Kippstufe BBCY in ihre 1-Stellung gebracht wird, wobei ein B-Phasenimpuls BCY am 1-Ausgang dieser bistabilen Kippstufe BBCY erscheint. Während dieser Phase werden von der Zeitsteuerlogik TLC vier aufeinanderfolgende Taktimpulse BTOl bis BTO4 erzeugt.

Während der Taktimpulse BTOl und BTO2 ereignet sich nichts besonderes_/ aber am Ende des dritten Taktimpulses BTO3 wird mit Hilfe der im Register Y gespeicherten Sprungadresse Y3 · das Lesen des Teilspeichers MEMO begonnen.

Am Ende des Taktimpulses BTO4 wird der Inhalt Y3 des Registers Y in den Programmzähler P eingespeichert, die bistabile Kippstufe BBCY wird zurückgestellt, die bistabile Kippstufe BFCY wird eingestellt und die Register M und F werden zurückgestellt.

Wie oben bereits angedeutet, wird bei einem Speichersprungbefehl JST der Teilspeicher MEMl nicht benutzt. Dies geschieht aus folgendem Grund: während der Ausführung des Speichersprungbefehls JST ist es erforderlich, die Rücksprungadresse Yl+3 an einen Platz des Speichers MEM mit der Adresse Y4 zu speichern, da später diese Rücksprung-

509825/0958

H.Janssens - 1

adresse durch, den Abspeicherbefehl DMS wieder in den Programmzähler P eingeschrieben werden muß, damit das laufende Programm wieder aufgenommen werden kann.Wenn man jetzt diese Rücksprungadresse an irgendeinen Platz des Teilspeichers MEMO oder des Teilspeichers MEMl speichern würde, dann wäre es erforderlich, diese Tatsache festzuhalten, bis der nachfolgende Abspeicherbefehl DMS ausgeführt ..ist. Dies würde natürlich den Fall komplizierter gestalten, wodurch ein zusätzlicher Speicherauf wand erforderlich ist. Deshalb wird die Rücksprungadresse Yl bis 3 stets durch den Speichersprungbefehl JST im Teilspeicher MEMO eingeschrieben und dort durch einen Abspeicherbefehl DMS unabhängig vom Zustand der bistabilen Kippstufe DE ausgelesen. Natürlich könnte man auch die Anlage so einrichten, daß der Speicher Sprungbefehl JST die Rücksprungadresse stets im Teilspeicher MEMl anstelle im Teilspeicher .MEMO einschreibt, wenn man dafür sorgt, daß dann der Abspeicherbefehl DMS die Rücksprungadresse auch stets im Teilspeicher MEMl abliest.

In der vorstehenden Beschreibung wurde stets davon ausgegangen, daß nur die bistabile Kippstufe BDE eingestellt ist, aber die Funktion der Datenverarbeitungsanlage ist genau gleich, wenn nur die bistabile Kippstufe BIE sich in der !-Stellung befindet, oder wenn beide bistabilen Kippstufen BDE und BIE sich in der 1-Steilung befinden.

50982 5/0958 . ~^l~

Claims (7)

H.Janssens - 1 Patentansprüche

1.J Datenverarbeitungsanlage mit einem Rechnender einen Speicher für Befehlswörter und Datenwörter aufweist und der ein Rechenwerk aufweist, das Zugriff zu jedem dieser Wörter hat und das die Ausführung von Befhelsphasen mit all diesen Befehls Wörtern steuern kann, insbesondere als Steuerung für Fernmelde verraitt lungs an lagen, dadurch gekennzeichnet, daß. der Speicher (MEM) in mindestens zwei Teilspeicher (MEMO, MEMl) .für mehrere Wörter aufgeteilt ist, daß das Rechenwerk (CPU) ein veränderbares erstes Register (BlNlK) aufweist, das in der Lage ist, wenigstens während einer (F; F oder I) der Befehlsphasen (F, I, A, B), im Verlaufe derer der Speicher (MEM) adressiert werden muß, den zu adressierenden Speicherteil (z.B. MEMO) anzuzeigen, und daß das Rechenwerk (CPU) eine Steuerschaltung (TLC) aufweist, die bei der Adressierung eines Wortes des Speichers den Zustand des Registers (BNK) zur Auswahl des anzusteuernden Speicherteils (MEMO) berücksichtigt.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß mehrere·voreinstellbare₍zweite Register (BIE, BDE) vorhanden sind, die jeweils wenigstens einer Befehlsphase (F; F oder I) zugeordnet sind, während der es erwünscht ist, einen Teilspeicher anzusteuern, daß Einstellschaltungen (DEC 3, 01, 02) vorhanden sind, um das zweite Register in einen bestimmten Zustand einzustellen, und daß logische Schaltungen (LC) vorhanden sind, um das erste Register (BNK) in Abhängigkeit vom Zustand des zweiten Registers (BIE, BDE) und von der Art (JST, DMS) des Befehls, zu dem die Befehlsphase gehört, zu beeinflussen.

509825/0958

H.Janssens - 1

3. Datenverarbeitungsanlage nach Anspruch 2, dadurch gekennzeichne t, daß die Einstellschaltungen (DEC, 3, Öl, 02) einen Decoder (DEC 3) umfassen, dessen Ausgänge (OCPO44 bis OCP344) mit. Eingängen des zweiten Registers (BIE, BDE) verbunden sind, und daß einer der Teilspeicher (MEMO) mehrere Steuerbefehle (OCPO44¹ bis OCP344¹) speichert, die auf Abfrage vom Rechenwerk in den Decoder (DEC 3) ümgespeichert werden, um die entsprechenden Ausgänge einzuschalten und auf diese Art das zweite Register in den vorbestimmten Zustand zu bringen.. .

4. Datenverarbeitungsanlage nach Anspruch 3, dadurch gekenn -zeichnet, daß jedes Befehlswort die Ausführung einer Einholphase (F), während der das Rechenwerk den Befehl vom Teilspeicher (MEMO) empfangt, evtl. einer Adressenberechnungs phase (I), während der eine Speicheradresse berechnet wird, evtl. einer ersten Arbeitsphase (A), während der Informationen verarbeitet werden, und evtl. einer die erste Arbeitsphase

(A) verlängernden, zweiten Arbeitsphase (B) umfaßt, daß das zweite Register aus einer der Einholphase (F) zugeordneten ersten Kippstufe (BIE) und aus einer der der ersten Arbeitsphase vorangehenden Phase (F oder I) zugeordneten zweiten Kippstufe (BDE) besteht, wobei das zweite Register in einen vorbestimmten Zustand gebracht wird, in dem¹es in der Lage ist, die erste und zweite Kippstufe in die eine (O) oder andere (1) Stellung zu bringen, wenn während der dieser Kippstufe zugeordneten Phase der erste (MEMO) oder zweite (MEMl) Speicherteil angesteuert werden soll.

5. Datenverarbeitungsanlage nach Anspruch 4, dadurch gekenn -zeichnet, daß das erste Register aus einer dritten Kippstufe (BNK) besteht, deren einer (0) und anderer (1) Zustand den

509825/0958

H.Janssens - 1

ersten (MEMO) bzw. zweiten (MEMl) Teilspeicher kennzeichnen, daß die logischen Schaltungen (LC) geeignet sind in Abhängigkeit von der Art des Befehls die dritte Kippstufe (BNK) während.der Einholphase eines Befehls in ihren anderen Sustand zu schalten, wenn gleichzeitig die erste Kippstufe (BIE) im anderen Zustand ist und der Befehl die Durchführung einer Adressenberechnungsphase .(I) verlangt (ESI), und die dritte Kippstufe ebenfalls während der einer ersten Arbeitsphase (A) vorausgehenden Phase (F oder I) eines Befehls in ihren anderen Zustand zu schalten, wenn gleichzeitig die zweite Kippstufe (BDE). im anderen Zustand ist und der Befehl eine erste Arbeitsphase (A) erfordert (EOT.A"cY.FcY~ESI) .

6. Datenverarbeitungsanlage nach Anspruch 5, dadurch gekennzeichnet, daß einer (JST) der Befehle es ermöglicht, eine später mit einem anderen (DMS) Befehl aus einem bestimmten Teilspeicher (MEMO) herauszulesende Information in diesen bestimmten Teilspeicher (IiEMO) der beiden Teilspeicher (MEMO, MEMl) einzuschreiben, und daß die logischen Schaltungen (LC) verhindern,· daß die dritte Kippstufe (BNK) in den nicht diesem bestimmten Teilspeicher (MEMO) zugeordneten Zustand gebracht wird, wenn ein solcher Befehl (JST) oder der andere Befehl (DMS) ausgeführt werden muß.

7. Datenverarbeitungsanlage nach Anspruch 5, dadurch gekenn zeichnet, daß die logischen Schaltungen (LC) die dritte Kippstufe (BNK) nach dem Umschalten in den anderen Zustand im allgemeinen für die Dauer einer Phase in diesem Zustand festhalten und die Kippstufe nur dann für die Dauer von zwei

. Phasen in diesem Zustand festhalten, wenn sie in einer Be-

509825/0958 ,

H.Janssens - 1

fehlsphase in diesen Zustand gelangt ist, der zwei aufeinanderfolgenden Arbeitsphasen (A, B) vorangeht.

509825/0958