DE2453247A1

DE2453247A1 - Anordnung zur digitalen frequenzumwandlung

Info

Publication number: DE2453247A1
Application number: DE19742453247
Authority: DE
Inventors: Jaroslav Dr Valis
Original assignee: ASEA AB
Current assignee: ABB Norden Holding AB
Priority date: 1973-11-22
Filing date: 1974-11-09
Publication date: 1975-05-28
Also published as: DE2453247B2; SE378037B; JPS5818629B2; GB1480527A; JPS5086378A; DE2453247C3; US3928798A; SE7315792L

Description

Patentanwälte 63 Giessen 28. 10. 1974

Dipl.-ing. Helmut MiSSling ■ Bismarckstrasse 43

DipL-Ing. Richard Schlee Telefon, a>64i> 71019

Dr.-Ing. Joachim Boecker Boe/Prs 12.246

Allmänna Svenska Elektriska Aktiebolaget Västeras/Schweden

Anordnung zur digitalen Frequenzumwandlung

Die vorliegende Erfindung betrifft eine Anordnung zur digitalen Frequenzumwandlung gemäß dem Oberbegriff des Anspruches 1.

Digitale Drehzahlmessungen werden gewöhnlich in der Weise durchgeführt, daß die Drehzahl beispielsweise mittels eines mit der Motorwelle gekuppelten Impulsgebers in eine Impulsfolge umgewandelt wird, deren Frequenz so groß ist, daß eine gewisse Anzahl von Impulsen pro Umdrehung erzeugt wird. Die zu messende Drehzahl ist somit der Frequenz der Impulsfolge proportional. Die Impulsfolge wird dabei einer Recheneinheit (Zähler) zugeführt, und die Anzahl der innerhalb eines bestimmten Zeitabschnittes gezählten Impulse ist ein direktes Maß für die Drehzahl.

Eine solche Methode ergibt aufgrund einer kristallgesteuerten Zeitbasis eine hohe Auflösung, Meßgenauigkeit,' sowie hohe Zeit- und Temperaturstabilität.

5 09 822/0 8 69

Um mittels einer solchen Methode eine Auflösung von z.B. 0.1^o zu erhalten, müssen 10. 000 Meßimpulse bei voller Drehzahl ■gezählt werden. Wenn der Impulsgeber "bei dieser Drehzahl 10 kHz gibt, so betragt die Zählzeit 1 sek.

Für Hegelzwecke ist diese Meßgeschwindigkeit ungenügend, da eine Änderung der Meßfrequenz im ungünstigsten Falle erst nach zwei Meßperioden, d.h. nach 2 sek. erfaßt wird. Für Regelungen ist es oft wünschenswert,- mit einer Zählzeit von nur etwa 20 Millisekunden auszukommen. Eine Drehzahlmessung der eingangs beschriebenen Art muß in diesem Falle durch einen analog arbeitenden Tachogenerator ergänzt werden, wodurch die Messung kompliziert und kostspielig wird.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur digitalen Frequenzumwandlung der eingangs genannten Art zu entwickeln, bei der eine sehr schnelle Drehzahlmessung bei sehr hoher Auflösung (Genauigkeit) durch Verwendung üblicher Standardbauelemente möglich ist.

Zur Lösung dieser Aufgabe wird eine Anordnung zur digitalen Frequenzumwandlung der eingangs genannten Art vorgeschlagen, die erfindungsgemäß die im kennzeichnenden Teil des Anspruches 1 genannten Merkmale aufweist. Vorteilhafte Weiterbildungen und Ausgestaltungen des Erfindungsgegenstandes sind in den Unteransprüchen enthalten.

■ - 3 509822/0869

Anhand des in den Figuren dargestellten Ausführungsbeispieles soll die Erfindung näher erläutert werden. Es zeigen:

Fig. 1 ein vereinfachtes Blockschaltbild zur

Erläuterung des Prinzips der Erfindung,

Fig. 2 eine detailliertere Darstellung der Prinzipschaltung nach Fig. 1,

Fig. 3- den zeitlichen Zusammenhang zwischen einer

Reihe von Signalen in der Schaltung nach Fig. 2,

Fig. 4 in Diagrammform das Ergebnis eines Falls aus der Praxis, bei dem die Anordnung nach der Erfindung angewendet ist.

In dem gezeigten Ausführungsbeispiel nach Fig. 1 besteht die Anordnung gemäß der Erfindung aus einem Impulsgenerator CLC, der eine Impulsfolge CP bestimmter Frequenz erzeugt, einer Synchronisierungs- und' Steuereinheit SCL, der eine Impulsfolge FX mit der nicht bekannten Frequenz f^ von einem Meßglied PU und die Impulsfolge von dem Impulsgenerator CLC zugeführt wird, einer Recheneinheit UDC, in die ein erstes Steuersignal Wp von der Synchronisierungs- und Steuereinheit SCL eingespeist wird, einer an die Recheneinheit UDC mit mehreren Verbindungen zur Überführung des Inhalts G in der Recheneinheit UDC angeschlossenen und mittels eines zweiten Steuersignals TCH von der Synchroni sierungs- und Steuereinheit beeinflußbaren Registereinheit RL.

S09822/0869 -4-

Ferner ist eine digitale frequenzmultiplizierende Einheit DRM vorhanden, in welche die Impulsfolge GP von dem Impulsgenerator CLC und der Inhalt F der Registereinheit RL mittels mehrerer Verbindungen eingespeist werden. Die digitale frequenzmultiplizierende Einheit DRM gibt dabei eine Impulsfolge FR, welche über die Synchronisierungs- und Steuereinheit SCL den Inhalt in der Recheneinheit UDC mittels eines dritten Steuersignals N₁ beeinflußt.

Anhand von Fig. 1 wird zunächst das Funktionsprinzip beschrieben, bevor auf die detailliertere Darstellung in Fig. 2 eingegangen wird.

Das Ausgangssignal von der multiplizierenden Einheit DRM, also die Impulsfolge FR, deren Frequenz f-o proportional dem Produkt der Frequenz f~ der vom Impulsgenerator CLC abgegebenen Impulsfolge CP und dem Inhalt F in der Registereinheit RL ist, beträgt

f _ J
R -

R - M '
wobei 2 eine Proportionalitätskonstante und O^ F-<M ist.

Mit jedem Impuls in der Impulsfolge FR wird der Inhalt in der Recheneinheit UDC um N₁ Einheiten kleiner. Nach jedem Impuls in der unbekannten Impulsfolge FX mit der Frequenz f_x erzeugt die Synchronisierungs- und Steuereinheit zunächst ein Steuersignal Np für die Recheneinheit UDC, wobei deren Inhalt G um N2 Einheiten zunimmt. Danach erzeugt die Synchronisierungs-

509822/0869

und Steuereinheit ein zweites Steuersignal TCH für die Registereinheit EL, wobei der Inhalt G in der Recheneinheit UDC auf die Registereinheit RL übergeführt wird. Die Synchronisierungsund Steuereinheit SCL steuert hierbei die Zeitpunkte für die genannte Subtraktion und Addition, so daß diese nicht zusammenfallen. Die Addition der N₂ Einheiten und die Überführung des Inhalts G- erfolgt dabei zwischen zwei Impulsen der Impulsfolge CP. Siehe in Fig. 3 die gegenseitige Lage der Impulsfolgen CP, FX, N₂, FR, N₁ und TCH.

Aus Fig. 4 ist das -Verhältnis zwischen den Größen F und G .bei getrennten Frequenzen f_y ersichtlich, wenn M = 10 000, N₁ = 1, N₂ = 100 und f_c = 1.MHz.

Während einer Periode Τ_χ der unbekannten Frequenz f χ = m wird

^LX

der Inhalt in' der Recheneinheit UDC schrittweise (wenn N₁ = 1) um insgesamt f-r, . T~ kleiner und nimmt danach um N₀ zu.

Xt Λ. <L

Wird der Inhalt in der Re gist er einheit RL zu Beginn der n-ten Periode der unbekannten Frequenz f-^ mit F, bezeichnet, so gilt:

- = F - f T₊N=F-^

j£ Xl Λ. ^- JlC

Durch Zusammenfassung der Gleichungen (1) und (2) erhält man:

509 8 2 2/0869

Ist ί_η konstant und 1 -

rs sr

^f X ^> M ⁼ %min, ; (4)

so konvergiert F_fe in der Gleichung (3) gegen F gemäß

F = lim F_k = ^XN2 ' k -»oü ^fc

doh. der Inhalt F in der Registereinheit RL ist proportional der unbekannten Frequenz ΐ_χ.

^fC
Wenn außerdem 1 - ψ ss- ^_- 0, d.h. wenn

¹X = _M = ^fXmin, . (6)

so ist die Konvergenz monoton.

Aus der Gleichung (2) erhält man für eine Änderung Λ F, von F während der k-ten Periode der Frequenz f

f P

· W (7)

Diese Änderung.!F, erfolgt während der Zeit Τ_χ . Für T^. -=^0, d.h· f■«—-τ*· cr^ erhält man

-²^- ··'· und das dsmamische Verhalten der Anordnung

gemäß der Erfindung kann durch die Differentialgleichung

509822/0869

beschrieben werden, die eine Lösung

M . N₉ ^f G

F(t) = —y-^ . f_x ( 1 - e " ΊΓ'^τ > (9)

I_n X .

hat. Für t -^r ⁰^erhält man
M-. N₀

, £ „ f

= ρ (10)

Der Quotient C gemäß Gleichung (9) entspricht dem rezi-

M"
proken Wert der Zeitkonstante der Exponentialfunktion

M ^{= f}C (11)

Hierbei kann festgestellt werden, daß F, d.h. der Inhalt in der Hegistereinheit EL, für hohe Frequenzen exponential zu

MN

* 2 . f_T konvergiert mit der Zeitkonstante

fC ^A

Aus den Gleichungen (11) und (6) erhält man

M = -s

■Xmin

d.h. die Zeitkonstante ^L „ ist gleich der Periodendauer T^ für die niedrigste Meßfrequenz, die eine monotone Konvergenz ergibt. Der Konvergenzverlauf bei niedrigeren Frequenzen weicht

6098227 0869 "⁸ "

von dem exponentialen umso mehr ab, je mehr f^. sich f^^n

nähert. Den richtigen Meßwert erhält man jedoch genauso schnell wie bei hohen Frequenzen, d.h. in einer Zeit, die 3 - 5 mal Jl _M entspricht,.

Pur einen in Pig. 4 gezeigten praktischen Pail erhält man eine Auflösung von P mit 0.1 foo_f £ = 10 msek, niedrigste Meßfrequenz für stabile Konvergenz f_Xmin = 100 Hz, niedrigste Meßfrequenz für stabile Konvergenz f^^ = 50 Hz, wobei die maximale Meßfrequenz 9999 Hz und der Meßbereich = 100 ist.

Fig. 2 zeigt eine detaillierte Ausführungsform der prinzipiellen Anordnung gemäß Pig. 1.

Der Impulsgenerator CIC besteht aus einem kristallgesteuerten Oszillator OSC sowie einer Anzahl Negationsglieder IN₁, IN₂ und IN., mit Zusatzelementen IL, Rp und C. Das Negationsglied IN-. und das in die Synchronisierungs- und Steuereinheit SCL eingehende Negationsglied IN. verstärken das Ausgangssignal vom Oszillator und formen es in eine Rechteckimpulsfolge CP bzw. CP um. Siehe hierbei Pig. 3, welche die Zeitrelationen zwischen den nachstehend angegebenen Impulsfolgen beschreibt.

Die digitale Frequenzmultiplikatoreinheit DRM besteht aus vier kaskadengeschalteten Multiplikationselementen DRMO, DRM1, DRM2 und DRM3 sowie einem NAND-Glied A₁.

Die Kaskadenschaltung wird durch die Verbindung zwischen den Eingängen EIN und den Ausgängen AUS der betreffenden Multiplikationselemente hergestellt.

509822/0869 - ⁹ ~

Jedem Multiplikationselement wird die Impulsfolge CP zugeführt, und die Elemente sind über ihre Eingänge A, B, C und D an die betreffenden Eingänge Q., Q^, Q_n und Q-. der vier Elemente RIiO, RL1, RL2 und RL3 umfassenden Registereinheit RL angeschlossen. Jedes Multiplikationselement DEMO, DRM1, DRM2 und DRM3 erzeugt

hierbei eine Impulsfolge F_ÜT0» ^PUT1» *UT2 ^bzw* ^PUT3' ^deren Mittelfrequenz wie folgt ist:

^fUT3 ^{= P}3 * °·^{1 f}C
^fUT2 ⁼ ^¥2 ' °·^{01 f}C

^fUT1 = ^P1 · °·^{001 f}C
und

^fUTO = ^F0 · °·^{0001 f}C . '

wobei P_Q, P₁,. Pp und P^ der Inhalt (vorzugsweise im BCD-Code) des betreffenden Registerelementes RLO, RL1, RL2 und RL3 ist und wobei f_c.die Frequenz der Impulsfolge CP ist.

Negierte Ausgangssignale ^_UT0, "^₁J₁₁, "^jj^ ^und *UT3 ^werden mittels des NAND-Gliedes A₁ zu einer Impulsfolge PR addiert, deren Mittelfrequenz f_R

R ~ UT3 UT2 ⁺ UT1 UTO ~ C ^K 3 ⁺ 2 0.001 P₁ + 0.0001 -P₀) ist ο

Die Recheneinheit UDC besteht aus vier reversiblen Zählelementen UDCO, UDC1, UDC2 und UDC3. Jedes Zählelement hat separate Eingänge für Vorwärts- und Rückwärtszählung, hier VORWÄRTS und

- 10 -

509S22/0869 .

RÜCKWÄRTS genannt. Eine Änderung des Zustandes VORWÄRTS oder RÜCKWÄRTS eines Zählelementes erfolgt mit der positiven Flanke des betreffenden Eingangssignals für VORWÄRTS oder RÜCKWÄRTS, während das Eingangssignal auf dem anderen VORWÄRTS oder RÜCKWÄRTS die logische Wertigkeit "L" hat, d.h. Spannung vorhanden, im Gegensatz zur Wertigkeit "0" = Spannung nicht vorhanden.

Bei der Vorwärts(Rückwärts)-Zählung passiert ein Zählimpuls zum CRR- (BRW)-Ausgang, wenn der Zustand des Zählelements von 9 in 0 (0 in 9) geändert wird. Dies bedeutet, daß die Zählelemente kaskadengeschaltet werden können, indem ein CRR-(BRW-)Ausgang an einen VORWÄRTS-(RÜCKWÄRTS)-Eingang am nächsten Zählelement geschaltet wird. Der jeweilige Zustand eines jeden Zählelementes ist an seinen Qa-» Q-r-> Qo~ ^νϋαά- GU-Ausgängen zugänglich, die an die A-, B-, C- bzw. D-Eingänge des zugehörigen Registerelements in der Registereinheit RL angeschlossen sind.

Entsprechend der Schaltung in Fig. 2 sind sämtliche Zählelemente UDCO - UDC3 für die Rückwärtszählung von -1 Impulsen an dem RÜCKWÄRTS-Eingang des Zählelementes UDCO kaskadengeschaltet. Am VORWÄRTS-Eingang bei UDCO liegt hierbei ein logisches I. Nur die Zählelemente UDC2 und UDC3 sind zur Vorwärtszählung eines Impulses am VORWÄRTS-Eingang des Zählelementes UDC2 kaskadengeschaltet, was bedeutet, daß jede Rückwärtszählung mit -1 Einheit beim Zählelement UDCO den Inhalt des ganzen Zählele-

- 11 -

5 09 822/0 86 9.

mentes UDC um 1 verringert, während Jedes Signal Np den Inhalt der ganzen Recheneinheit Tim 100 Einheiten erhöht.

Die Synchronisierungs- und Steuereinheit SCL besteht aus vier Kippstufen FF1, FF2, FF3 und FF4, einer Anzahl Negationsglieder IN₄, IN₅, IN₆-IL₁, IL₂, IL,, IL₄, IL₅ und ILg sowie den NAND-Gliedern A₂, A~, A₄, A₁- und Ag.

Mit jeder abfallenden Flanke der Impulsfolge CP (d.h. mit jeder ansteigenden Flanke der Impulsfolge CP) kippt der Ausgang Q der Kippstufe FF3, und sein Ausgangssignal DCP nimmt die Wertigkeit L an. Das Signal DCP wird in den Negationsgliedern IL^, IL₂ und INp- zum Signal S1 verzögert, das über den CLR-Eingang. der Kippstufe FFR die Kippstufe FFR3 und damit auch das Signal DCP auf Null kippt.

Das Signal DCP wird also zu einem positiven Impuls bestimmter Breite.

Durch das NAND-Glied Ap wird ein negiertes logisches Produkt aus dem Signal DCP, dem Ausgangssignal FR von der Multiplikationseinheit DRM und dem Signal.DCE gebildet. (Betreffend DCE, siehe unten.)

Wenn das Signal DCE die Wertigkeit L hat und während der andauernden Impulsgeneratorperiode T„ ein Impuls der Impulsfolge FR auftritt, so erhält man am Ausgang des NAND-Gliedes Ap ein

- 12 -

509 8 2 2/0869

Signal, das einen negativen Impuls mit derselben Breite abgibt, wie der vom Signal DCP gebildete Impuls, und das den

Inhalt der Recheneinheit UDC um eine Einheit verkleinert. Wenn kein Impuls der ame/Impulsfolge FR auftritt, so behält das Ausgangssignal vom NAND-Glied A_? die Wertigkeit L, und es werden keine Subtraktionen durchgeführt.

Die vorgenannte Subtraktion wird solange wiederholt, wie der Inhalt der Recheneinheit DDC positiv ist. Wenn der Inhalt der Recheneinheit UDC negativ wird, d.h. 9999> so erhält man einen negativen Impuls am BWR-Ausgang des Zählelementes UDC3, und die wie eine Kippstufe verbundenen und arbeitenden NAND-G-lieder A-. und A. verändern den Zustand des Ausgangssignals DCE, und ein weiteres Rückwärtszählen der Recheneinheit UDC wird gestoppt,

Es wird vorausgesetzt, daß das Signal FX, dessen Frequenz fy umgewandelt werden soll, zu einer Impulsfolge mit logischen Niveaus gemäß TTL umgeformt ist.

Wenn das Signal FX den Wert 0 hat, sind die Kippstufen FF1, FF2 und FF3 nullgestellt, d.h. das Signal Np vom Q-Ausgang der Kippstufe FF2 ist L, und das Signal TCH vom Q-Ausgang der Kippstufe FF4 ist 0. Wenn das Signal FX den Wert L annimmt, so wird die Kippstufe FF1 bei der folgenden positiven Flanke des Signals S1 auf I gestellt, d.h. eine gewisse Zeit nachdem das Signal N₁ am Ausgang vom NAND-Glied A₂ 1 geworden ist und eine Einheit von der Recheneinheit UDC subtrahiert wurde.

- 13 509822/0869

Ein L-Signal S2 am Q-Ausgang der Kippstufe PF1 kippt die Kippstufe PP2 auf I, deren Signal am Q-Ausgang, d.h. W₂, zu O wird. Nach einer gewissen Zeit wird die Kippstufe FF2 dadurch auf O gekippt, daß das Signal S4, welches das Ausgangssignal für den Q-Ausgang der Kippstufe FF2 ist, das durch die Negationsglieder IL,, IL. und INg negiert und verzögert wurde, zu 0 wird.

Das Signal N₂ wird am VORWÄRTS-Eingang des Zählelementes UDC2 eingespeist, wobei der gesamte Inhalt in den Zählelementen UDC2 und ÜDC3 um eine Einheit zunimmt und demzufolge der Inhalt in der ganzen Recheneinheit UDC um 100. Das Signal N₂ beeinflußt außerdem die Kippstufe A..-A., so daß das Signal DCE zu L wird, wenn dies nicht bereits der Pail ist. .

Das Signal S4 wird in den Negationsgliedern IL₁- und ILg und in den wie Negationsglieder geschalteten NAND-Gliedern A^ und Ag zum Signal S5 verzögert, dessen anwachsende Planke die Kippstufe FF4 kippt, wenn deren D-Eingang den Wert L hat. Die. Zeitverzögerung des Signals S4 ist langer als die Zeit, die erforderlich ist für die Änderung des Zustandes der Zählelemente UDC2 und UDC3 nach deren Addition von 100 Einheiten.

Wenn die Kippstufe PP4 auf L gestellt ist und das Signal TCH den Wert L annimmt, wird der Inhalt in UDCO, UDC1, UDC2 und UDC3 auf die betreffenden Registerelemente RLO., RL1, RL2 und RL3 übergeführt, wobei die Registereinheit RL einen neuen Meßwert erhält. Die. Kippstufe PP4 und das Signal TCH gehen dadurch bei ansteigender Planke des nächsten Impulses in der Impulsfolge CP

auf den Wert 0. - 14 -

509822/0 8 69

Vom letztgenannten Impuls ab erzeugt die multiplizierende Einheit DEM eine Impulsfolge mit einer Mittelfrequenz, die dem neuen Inhalt P in der Registereinheit RL entspricht.

Wenn das Signal FX den Wert 0 annimmt, wird die Kippstufe ST1 auf 0 gekippt,und damit ist das oben beschriebene Verfahren bereit für eine Wiederholung, wenn das Signal IX das nächste Mal zu Beginn einer neuen Periode der Meßfrequenz f-^· den Wert L annimmt.

Als Meßglied PU kann z.B. ein AIRPAX Zero Velocity Digital Pickup Modell 4-0001 benutzt werden.

Die vier Multiplikationselemente DRM0-DRM3 können beispielsweise vier Texas-Instruments-SN-74167-Bausteine sein.

Zähl

Die vier XSEÖEÖ&elemente UDC0-UDC3 können beispielsweise vier Texas-Instruments-SN-74192-Bausteine sein.

Die vier Registerelemente RL0-R13 können beispielsweise vier Texas-Instruments-SN-7475-Bausteine sein.

Die vier Kippstufen FFI-FIty können beispielsweise zwei Texas-Instruments-SN-7,474-Bausteine sein.

Die zwei NAND-Glieder A₁ und Ap können beispielsweise ein Texas-Instument-SN-7420-Bausteine sein.

- 15 -

509822/0 8 69

Die vier NAND-Glieder A.., A., Ai- und Ag können "beispielsweise ein Texas-Instrument-SN-7400-Baustein sein.

Die sechs Negationsglieder IL. - ILg können beispielsweise ein Texas-Instrument-SN-74L04-Baustein und die sechs Invertierer IN₁ -

IN,- ein Texas-Instrument-SN-7404-Baustein sein, ο ■ -

Der Kristallgesteuerte Oszillator OSC kann vom Typ HC-6 sein.

Die Recheneinheit UDC und die Multiplikationseinheit DEM können auch so angeordnet werden, daß sie mit einem anderen Code als dem hier gezeigten BCD arbeiten. Dazu werden die betreffenden Elemente beispielsweise gegen Elemente ausgetauscht, die mit einem binären Code arbeiten, bei dem das Verhältnis N₁ZNp eine Potenz von 16 wird.

Mittels einer Anordnung gemäß der Erfindung kann eine Drehzahl in digitaler Form mit ausreichender Schnelligkeit gemessen werden, wodurch man auch die Möglichkeit erhält, innerhalb einer gewünschten Regelzeit einen Mihrungs- bzw. Sollwert zu bilden und eine Regelabweichung von hoher Präzision und Auflösung zu erhalten, wodurch eine schnelle und einfache Drehzahlregelung möglich ist.

Die Anordnung gemäß der Erfindung kann mit Vorteil auch als Geschwindigkeitsgeber anstelle von Gleichstromtachogeneratoren in Positionierungsservosystemen mit digitaler inkrementaler bzw. absoluter Meßwerterfassung oder mit Stufenmotoren verwendet werden.

509822/0869

- 16 -

Mittels der Anordnung gemäß der Erfindung erhält man außerdem die Möglichkeit einer genauen und schnellen Messung sehr niedriger Frequenzen. Für beispielsweise einen Meßbereich von 0,01 - 1 Hz und eine Auflösung von 0,1 ^o bekommt man mittels der Anordnung gemäß der Erfindung eine Meßzeit von nur 100 sek., während die konventionelle Impulsrechnung eine Zeit von 2,8 Stunden erfordern würde.

Die Anordnung nach der Erfindung ist nicht auf das gezeigte Ausführungsbeispiel beschränkt. Sie kann vielmehr im Rahmen des offenbarten allgemeinen Erfindungsgedankens in vielfacher Weise abgewandelt werden.

- 17 -

509822/0869

Claims

Patentansprüche

J Anordnung zur digitalen Frequenzumwandlung, besonders für digitale Drehzahl- und Geschwindigkeitsmessungen,, welche Anordnung einen Impulsgenerator, eine Steuereinheit und eine Recheneinheit enthält, wobei der Impulsgenerator eine erste Impulsfolge mit konstanter Frequenz erzeugt, dadurch gekennzeichnet, daß die Anordnung eine multiplizierende Einheit (DEM) enthält, die eine zweite Impulsfolge (FR) erzeugt, deren Frequenz (fjj von dem Produkt der konstanten Frequenz (f_c) des Impulsgenerators (CLC) und dem letzten Maximalwert (F) des Inhalts (G) der Recheneinheit (UDC) abhängig ist, daß die Recheneinheit (UDC) derart angeordnet ist, daß sie für jeden Impuls der zweiten Impulsfolge (FR) ihren Inhalt (G) um eine erste Größe (N₁) verringert, daß ein Meßglied (PU) vorhanden ist, welches der Steuereinheit (SCL) eine dritte Impulsfolge (FX) unbekannter Frequenz (F_x) zuführt, daß die Steuereinheit (SCL) derart angeordnet ist, daß sie an die Recheneinheit (UDC) bei jedem Impuls der dritten Impulsfolge ein Steuersignal abgibt, daß die Recheneinheit (UDC) beim Auftreten dieses Steuersignals ihren Inhalt (G) um eine zweite Größe (N₂) vergrößert, daß die genannte zweite Größe (N₂) größer als die genannte erste Größe (N₁) ist und daß der Inhalt (G) der Recheneinheit (UDC) nach einer jeden solchen Addition einen neuen Maximalwert (F) erreicht, der die Frequenz (fy) der dritten Impulsfolge (FX) in digitaler Form abbildet.

- 18 -

509822/0869
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Frequenz (f-n) der zweiten Impulsfolge gleich dem Produkt der genannten konstanten Frequenz (f_n) und dem genannten Maximalwert (F) ist, dividiert durch eine Proportionalitätskonstante (M), die größer als der genannte Maximalwert (F) ist.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung eine zwischen die Recheneinheit (UDC) und die multiplizierende Einheit (DRM) angeschlossene Registereinheit (RL) enthält, die einen ersten Maximalwert (F, ) des Inhalts (G) in der Recheneinheit (UDC) so lange speichert, bis ein zweiter Maximalwert (P, -) vorliegt.
4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Verhältnis zwischen der genannten ersten Größe (JL) und der genannten zweiten Größe (Np) 10^ ist, wobei ρ eine ganze Zahl ist.

5· Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Verhältnis zwischen der genannten ersten Größe (N₁) und der genannten zweiten Größe (Np) 16^· ist, wobei q eine ganze Zahl ist.

5098 2 2/0869