-
Verfahren zur Bildung und Auflösung eines Multiplexes aus mehreren
Datenkanälen in einer Durchschaltwinheit einer PCM-Zeitsultiplex-Fernmeldevermittlungsanlage.
-
Die vorliegenae Erfindung betrifft ein Verfahren und eine Einrichtung
zur Bildung und Auflösung eines Multiplexes aus n Datenkanälen in einer Durchschalteeinheit
einer a Zeitmultiplex-Fernmeldevermittlungsanlage, wobei die Bittaktfrequenz der
PCM-Anlage höher ist als die Datenbittaktfrequenz, in welcher Anlage pheripnere
Einheiten über PCM-Vielfacnleitungen mit einer ersten Anzahl von Zeitkanälan mit
einem Durcascahltenetzwerk verbunden sind, das aus mehreren Durchschalteeinheiten
besteht, die je für den Anschluß einer zweiten Anzahl von PCM-Vielfachleitungen
vorgesehen
sind, wobei jeder der Datenkanäle zwischen der Peripherie
und der der Bildung und Auflösung des Multiplexes dienenden Durchschalteeinheit
einen Zeitkanal einer Vielfachleitung belegt und im Durchschaltenetzwerk an die
genannte Durchschalteeinheit vermittelt wird, in weleher Einheit für jede an sie
angesclilossene Vielfachleitung eine eigene Vielfachleitungsplatte vorgesellen is-t.
-
Bei Vorhandensein eines integrierten PCH-Ferniiieldenetzes ist es
wünschenswert, auf dem selben Netz neben Sprache auch Daten übermitteln zu können,
insbesondere auch Daten mit einer kleineren Bitrate als jene des PCM-Systems. Normalisierte
PCt1-Systerne verfügen über PCM-Vielfachleitungen mit 30 + 2 Kanälen, d.h.
-
Sprachkanäle und je ein Kanal für Signalisierung und Synchronisierung,
wobei sich bei einer Abtastfrequenz von 8 kHz und 8-Uit Codeworten eine Uebertragungskapazität
von 64 kBit/s pro Kanal ergibt.
-
Eq ist natürlich ohne weiteres möglich, über einen solchen Sprachkanal
einen langsamen Datenkanal von z.B. 3,2 kBit/s zu übertragen, indem der langsame
Datenkanal durch geeignetes Hinzufügen von Redundanz auf eine systemkonforme Bitrate
von 64 kBit/s gebracht wird.
-
Es ist leicht einzusehen, dass die Belegung eines Sprachkanals mit
einem möglichen Informationsfluss von 64 kBit/s durch einen langsamen Datenkanal
von z.B. 3,2 kBit/s eine sehr schlechte Ausnützung der Uebertragungskapazität ergibt.
Dieser Nachteil kann zwischen einem Durchschaltenetzwerk und der zugehörigen Peripherie
wegen der geringen Leitungslänge ohne grosse Bedeutung sein, bei
Fernleitungen
jedoch ist eine derart schlechte Ausnützung der Uebertragungskapazität kaum annehmbar.
-
Es ist daher ein Zweck der vorliegenden Erfindung, ein Verfahren
und eine Einrichtung vorzusehen, das (die) mit geringem zusätzlichem Aufwand und
ohne Sonderprogramm in der zentralen Steuerung die Bildung und Auflösung eines Multiplexes
aus mehreren Datenkanälen in einer Durchschalteeinheit ermöglicht.
-
Das erfindungsgemässe Verfahren zeichnet sich dadurch aus, dass bei
der Multiplexbildung der Inhalt von n mit Daten belegten Vielfachleitungskanälen
in der genannten Durchschalteeinheit in einer ersten Durchschalteoperation einem
bestimmten Kanal einer als virtuelle Vielfachleitung bezeichneten Vielfachleitung
angeboten wird, dass eine logische Schaltung eine Auswahl unter der angebotenen
Dateninformation durchführt, dass die ausgewählte Dateninformation in einer dem
genannten Kanal der virtuellen Vielfachleitung zugehörigen Speicherzeile gespeichert
wird, dass in einer zweiten Durchschalteoperation der Inhalt dieser Speicherzeile
an einen bestimmten Kanal einer weiteren PCM-Vielfachleitung, der als Datenmultiplexkanal
für eine Zielrichtung dient, vermittelt wird, dass bei der Multiplexauflösung der
Inhalt des ankommenden Datenmultiplexkanales in einer ersten Durchschalteoperation
an die virtuelle Vielfachleitung vermittelt wird, wobei die genannte logische Schaltung
die ankommende Information derart auf n Speicherzeilen verteilt, dass jede Zeile
nur die für einen einzigen zur Peripherie.abgehenden, mit Daten belegten PCM-Vielfachleitungskanal
bestimmte Information erhält, und dass in einer zweiten
Durchschalteoperation
in jedem PCM-Rahmen der Speicherinhalt jeder Zeile an die als Datenkanäle benutzten
PCM-Vielfachleitungskanäle vermittelt wird.
-
Die erfindungsgemässe Einrichtung zur Durchführung dieses Verfahrens
zeichnet sich dadurch aus, dass mindestens eine Durchschalteeinheit eines Durchschaltenetzwerkes
mindestens eine Vielfachleitungsplatte aufweist, deren Eingang eine Multiplexerlogik
vorgeschaltet ist und deren Ausgangsvielfachleitungj zum Eingang der Multiplexerlogik
führt.
-
Ausführungsbeispiele der Erfindung werden nun anhand der Zeichnung
näher erläutert. In der Zeichnung zeigt: Die Fig. 1 das allgemeine Prinzip eines
Datenmultiplexes mit Hilfe einer virtuellen Vielfachleitung; Die Fig. 2 ein Prinzipschema
einer Schnittstelle zwischen einem langsamen Datenkanal und einem PCM-Kanal für
die Multiplexbildung nach der time slot interleaving Methode; Die Fig. 3 ein Prinzipschema
einer Durchschalteeinheit mit einer virtuellen Vielfachleitung mit Angaben für die
Multiplexbildung nach der time slot interleaving Methode; Die Fig. 4 schematisch
den Zusammenhang zwischen Einschreib zeit und Speicherzellen des Sprachspeichers
der virtuellen Vielfachleitung nach Fig. 3; Die Fig. .5 die Multiplexbildung in
Form einer Tabelle; Die Fig. 6 die Multiplexauflösung in Form einer Tabelle; Die
Fig. 7 ein Prinzipschema einer Durchschalteeinheit mit einer virtuellen Vielfachleitung
mit Angaben für die Multiplexbildung
nach der bit interleaving
Methode.
-
Zunächst sollen einige allgemeine Betrachtungen angestellt werden.
Es wird angenommen, es sei: zwischen den Orten A und B, die eine beträchtliche Distanz
voneinander entfernt seien, ein einigermassen regelmässiger Bedarf an Datenkanälen
mit geringer Bittaktfrequenz vorhanden.
-
Wie bereits in der Einleitung erwähnt, ist es zwar möglich, aber
unrationell, jedem dieser Datenkanäle einen PCM-Sprachkanal mit einer gegenüber
der Datenbittaktfrequenz mehrfachen Bittaktfrequenz zur Verfügung zu stellen. Es
drängt sich die Verwendung eines Multiplexes auf. Andererseits besteht die Forderung,
dass die Durchschaltung von Datenverbindungen, von der zentralen Steuerung aus gesehen,
keine Sonderhandlung erfordere.
-
In Fig. 1 ist an jedem der Orte A und B je ein Durchschaltenetzwerk
DNW vorhanden. Mindestens eine Durchschalteeinheit DE in jedem der Durchschaltenetzwerke
DNW ist mit mindestens einer virtuellen Vielfachleitungsplatte VVF ausgerüstet.
Diese virtuelle Vielfachleitungsplatte verfügt im Gegensatz zu den übrigen Vielfathleitungsplatten
weder über eine ankommende, noch über eine abgehende Vielfachleitung.
-
Die zentrale Steuerung ist so programmiert, dass langsame Datenkanäle,
die von A nach B oder umgekehrt zu vermitteln sind, über die virtuelle Vielfachleitung
VVF vermittelt werden, solange in dieser noch freie Kanäle vorhanden sind, wobei
pro virtuelle Vielfachleitung, bedingt durch funktionelle Eigenschaften der verwendeten
Durchschalteeinheit, maximal 30 langsame Datenkanäle zu
einem Multiplex
zusammengefasst werden können.
-
Von der virtuellen Vielfachleitung VVF-A gelangt der Datenstrom,
der über verschiedene Kanäle z.B. K13, K21, K5 verschiedener Vielfachleitungen VFl-VF3
in das Durchschaltenetzwerk DNW-A gelangte und in einer ersten Durchschalteoperation
an die virtuelle Vielfachleitung VVF-A vermittelt wurde, über einen semipermanent
durchgeschalteten Zeitkanal auf einen Zeitkanal einer nach B verlaufenden Vielfachleitung
VF5, wird im Durchschaltenetzwerk DNW-B ebenfalls über einen semipermanent durchgeschalteten
Zeitkanal an eine virtuell.e Vielfachleitung VVF-B vermittelt und von dieser auf
Zeitkanäle z.B. Kl9, K23, K7 von in den Ortsbereich B abgehenden Vielfachleitungen
VF7 - VF9.
-
Semipermanent durchgeschaltet heisst, dass die Durchschaltung normalerweise
dauernd besteht, aber auf Befehl der zentralen Steuerung aufgehoben oder umgelegt
werden kann. Eine solche semipermanente Durchschaltung wird bei Zeitmultiplexvermittlungen
dadurch erhalten, dass die entsprechenden Vermittlungsadressen dauernd bzw. bis
zum Widerruf durch die zentrale Steuerung im Adressspeicher verbleiben.
-
Da die zentralen Steuerungen beim Aufbau einer Datenverbeizung für
einen langsamen Datenkanal von A nach B und von B nach A nur Befehle zur Durchschaltung
auf die entsprechenden virtuellen Vielfachleitungen VVF zu geben haben, sind die
Verhältnisse für die zentrale Steuerung nicht anders, als wenn die in Fig. l gestrichelt
gezeichnete Leitung zwischen A und B tatsächlich vorhanden wäre. Aus diesem Grunde
wurde für diese Leitung die Bezeichnung
virtuelle Vielfachleitung"
gewählt. In Wirklichkeit wird aber durch diesen Datenstrom statt einer ganzen Vielfachleitung
mit 30 + 2 Kanälen nur ein Kanal einer Vielfachleitung zwischen A und B belegt.
-
Es sind natürlich verschiedene Möglichkeiten für die Multiplexbildung
vorhanden. Bei Ausnützung der Uebertragungskapazität eines PCM-Kanals von 64 kBits/s
und bei Berücksichtigung der bereits erwähnten Beschränkung der Anzahl der zu einem
Multiplex zusammenfassbaren Anzahl von langsamen Datenkanälen von 30 Kanälen ergeben
sich beispielsweise: a) 20 Datenkanäle mit je 3,2 kBit/s = 64 kBit/s b) 5 Datenkanäle
mit je 12,8 kBit/s - 64 kBit/s Eine Zusammenfassung von Datenkanälen mit unterschiedlichem
Datenfluss ist aber ebenfalls möglich, beispielsweise:
| c) 2 Datenkanäle mit .je 12,8 kBit/s) |
| 8 Datenkanäle mit je 3,2 kBit/s = total 64 kBit/s |
| 16 Datenkanäle mit je 0,8 kBit/s; |
Bei vollständiger Ausnützung der Uebertragungskapazität von 64 kBit/s muss einer
der Datenkanäle für die Aufnahme einer Ueberrahmensynchronisierung frei bleiben.
Das Ueberrahmensynchronsignal kann irgend ein Bitmuster haben, wird jedoch mit Vorteil
so gewählt, dass die gleiche Systematik für die Ueberrahmensynchronisation verwendet
werden kann wie für die PCM-Rahmensynchronisation.
-
Für die Beschreibung wird angenommen, jeder an der Peripherie ankommende
Datenkanal stamme von einer einzigen Datenquelle.
-
In Wirklichkeit könnte aber bei einem Datenteilnehmer bereits eine
Zusammenfassung
mehrerer Datenkanäle in einen einzigen Kanal in irgend einer Form erfolgt sein,
wobei natürlich alle diese zusammengefassten Kanäle das gleiche Ziel haben müssten.
-
Wie aus der Einleitung hervorgeht, belegt jeder langsame Datenkanal
von der Peripherie bis zu der der Multiplexbildung und -auflösung dienenden Durchschalteeinheit
einen Zeitkanal einer Vielfachleitung. Die Art und Weise, wie ein langsamer Datenkanal
auf die für die Benützung von PCM-Kanälen notwendige Bitrate von 64 kBit/s gebracht
wird, und umgekehrt, wie -die Rückübersetzung von 64 kBit/s auf die dem langsamen
Datenkanal entsprechende Bitrate erfolgt, ist nicht Gegenstand der vorliegenden
Erfindung, wird jedoch, soweit dies zum Verständnis der Multiplexbildung und -auflösung
nötig erscheint, beschrieben.
-
Um.Datensignale verschiedener Quellen in einem Multiplex zusammenzufassen,
werden hauptsächlich zwei verschiedene Methoden verwendet. Bei der ersten Methode
werden Codeworte verschachtelt (im englischen Sprachraum mit time slot interleaved"
bezeichnet).
-
Dabei wird im Multiplexkanal jedes Codewort innerhalb eines Ueberrahmens
einer anderen Datenquelle bzw. einem anderen Datenempfänger zugeteilt. Um also einen
Multiplex aus n langsamen Datenkanälen zu bilden, wird in n aufeinanderfolgenden
PCM-Rahmen jeweils ein Codewort einer andern Datenquelle übertragen und für die
eindeutige Zuweisung der Codeworte muss eine Ueberrahmenstruktur aus n PCM-Rahmen
vorhanden sein.
-
Bei der zweiten Methode werden Bits verschachtelt (.im englischen
Sprachraum mit "bit interleaved" bezeichnet). Dabei
wird im Multiplexkanal
jedes verfügbare Bit einer andern Datenquelle bzw. einem andern Datenempfänger zugeteilt.
Da in den meisten normierten PCM-Systemen Codeworte mit 8 Bits verwendet werden,
sind auf diese Art 8 langsame Datenkanäle zu einem Multiplex zusammenfassbar, wobei
keine Ueberrahmenstruktur erforderlich ist, da die Lage jedes Bits innerhalb eines
Codewortes durch die PCM-Rahmensynchronisation gegeben ist. Um eine höhere Anzahl
von langsamen Datenkanälen zu einem Multiplex zusammenzufassen, kann auch hier eine
Ueberrahmenstruktur aus m PCM-Rahmen verwendet werden, so dass ein Bit in einer
bestimmten Position eines Codewortes des Multiplexkanals in jedem m-ten PCM-Rahmen
dem momentanen Stand eines bestimmten langsamen Datenkanals entspricht.
-
Diese beiden Methoden einer Multiplexbildung und -auflösung bedingen
unterschiedliche Methoden der Umsetzung bzw. Rückumsetzung des langsamen Datenkanals
auf die PCM-Bitrate von 64 kBit/s bzw. von der PCM-Bitrate auf die Datenbitrate.
-
Es soll nun zunächst die erste Methode der Multiplexbildung und -auflösung,
d.h. die Methode des time slot interleaving näher betrachtet werden.
-
Für die nachfolgende Erklärung wird angenommen, es sei ein Multiplex
mit 20 gleichen Datenkanälen mit je 3,2 kBit/s zu bilden. Die Fig. 2 zeigt eine
Schnittstelle zwischen einem langsamen Datenkanal und einem PCM-Kanal. Die ankommende
langsame Datenleitung 1 weist einen Informationsfluss von 3,2 kBit/s auf. Die seriell
ankommenden Daten werden in ein Serie-Parallel-Register 2 eingeschrieben. Sobald
das Register 2 mit acht Bits gefüllt ist,
wird das 8-Bit Wort parallel
an das Pufferregister 3 übertragen, dessen Ausgang mit dem Kanal Nr. 4 der PCM-Endausrüstung
4 verbunden ist. Während des Zeitschlitzes ZS4 dieses Kanals wird das Datenwort
mit dem PCM-Grundtakt aus dem Pufferregister 3 ausgelesen. Da nur alle 2,5 ms ein
neues Datenwort in das Pufferregister eingeschrieben wird, letzteres aber alle 125/us
aus gelesen wird, tritt auf Kanal Nr. 4 in 20 aufeinanderfolgenden Rahmen das gleiche
Datenwort auf.
-
In der in Fig. 3 teilweise gezeigten Durchschalteeinheit kommen diese
Datenworte auf der Vielfachleitung VF 1 Kanal 4 an.
-
In der Durchschalteeinheit ist jeder angeschlossenenVielfachleitung
eine Vielfachleitungsplatte zugeordnet, die im wesentlichen einen Serie-Parallel-Wandler
S/P für die ankommende Vielfachleitung, einen Parallel-Serie-Wandler P/S für die
abgehende Vielfachleitung, einen Sprachspeicher SS und einen Zuordnungsspeicher
ZOS aufweist.
-
Wie bereits erwähnt, können an-eine Durchschalteeinheit maximal 28
Vielfachleitungen angeschlossen werden, ein Betrieb mit weniger Vielfachleitungen
ist aber ohne weiteres möglich. Die Ausgange aller Sprachspeicher einer Durchschalteeinheit
sind an einen Sammelschienensatz IH angeschlossen, über welchen die Vermittlung
bitparallel erfolgt.
-
Zum besseren Verständnis der nachfolgenden Beschreibung werden zunächst
die bekannten Vorgänge beschrieben, die in der Durchschalteeinheit bei einer Sprachverbindung
auftreten. Zu diesem Zwecke wird angenommen, es sei eine Sprachverbindung in beiden
Uebertragungsrichtungen zwischen Kanal 7 von VF 1 und Kanal 11 von
VF
2 herzustellen. Dazu wird unter Mithilfe der zentralen Steuerung die Adresse VF2
11 auf Zeile 7 von ZOSl und die Adresse "VFl K7" auf Zeile 11 von ZOS2 eingeschrieben.
Ein im Zeitschlitz von Kanal 7 von VFl eintreffendes Codewort wird nach einer Serie-Parallel-Wandlung
in Zeile 7 des Sprachspeichers SSl eingeschrieben.
-
Wenn bei der zyklischen Abtastung der Zordnungsspeicher Zeile 11 von
ZOS2 an die Reihe kommt, wird entsprechend der in dieser Zeile gespeicherten Adresse"FV1
K7" das in der Zeile 7 von SSl gespeicherte Codewort auf den Sammelschienensatz
In ausgelesen und nach erfolgter Parallel-Serie-Wandlung im Zeitschlitz von Kanal
11 auf der Vielfachleitung VF2 ausgesandt. In der umgekehrten Uebertragungsrichtung
wird ein im Zeitschlitz von Kanal 11 auf der Vielfachleitung VF2 ankommendes Codewort
in Zeile 11 des Språchspeichers SS2 eingeschrieben und über den Sammelschienensatz
IH im Zeitschlitz von Kanal 7 auf der Vielfachleitung VFl ausgesandt. Die für diese
Verbindung belegten Speicherplätze in den Sprachspeichern SS und den zuordnungsspeichern
ZOS sind in den entsprechenden Speichern gestrichelt eingezeichnet, wobei die Zahlen
am Rande die Speicherzeilen angeben.
-
Für die Bildung und Auflösung eines Multiplexes aus mehreren Datenkanälen
wird mindestens eine Vielfachleitungsplatte einer Durchschalteeinheit durch eine
Multiplexerplatte ersetzt.
-
Die Vielfachleitung mit der ersetzten Vielfachleitungsplatte wird,
wie bereits erwähnt, virtuelle Vielfachleitung genannt, weil die.
-
Ansteuerung zwar erfolgt, wie wenn eine normale Vielfachleitungsplatte
vorhanden wäre, diese Platte aber tatsächlich weder eine
abgehende
noch eine ankommende Vielfachleitung aufweist, sondern der Ausgang ihres Parallel-Serie-Wandlers
über eine Multiplexerlogik, im folgenden als MUX-Logik bezeichnet, mit dem Eingang
des entsprechenden Sprachspeichers verbunden ist. Im vorliegenden Falle ist die
Vielfachleitung VF 12 die virtuelle Vielfachleitung.
-
Die Arbeitsweise der virtuellen Vielfachleitung und der zugehörige
MUX-Logik lässt sich am besten anhand des Beispiels von Fig. 3 erklären, wobei angenommen
wird, es sei ein Multiplex gemäss a) zu bilden und aufzulösen, also maximal 20 Datenkanäle
mit einem Informationsfluss von je 3,2 kBit/s. Aus Gründen der Uebersichtlichkeit
sind in Fig. 3 lediglich Kanal 4 von VFl und Kanal 18 von VF2 je mit einem solchen
Datenkanal belegt, wobei K Kanal 26 von VF22 den Multiplexkanal führt.
-
Die Bildung des Multiplexes erfolgt in zwei Durchschalteoperationen.
In einer ersten Operation werden alle mit Daten belegten Kanäle der virtuellen Vielfachleitung
angeboten. Zu diesem Zwecke werden im Zuordnungsspeicher ZOSl2 der virtuellen Vielfachleitung
"VFl2" die Adressen "VFl K4" und "VF2 K18" in die Zeilen 8 bzw. 10 eingeschrieben.
Die auf den durch diese Adressen bezeichneten Kanälen ankommenden Datenworte werden
genau gleich wie Sprachcodeworte in den entsprechenden Sprachspeichern gespeichert
und zu den entsprechenden Abtastzeiten von ZOSl2 auf den Sammelschienensatz IH ausgelesen,
verlassen aber die Durchschalteeinheit nicht, da der Ausgang des Parallel-Serie-Wandlers
P/Sl2 an den Eingang der MUX-Logik angeschlossen ist. Das Einspeichern und Auslesen
geschieht für jeden Kanal einmal pro Rahmen
von 125/us, wobei aber
im vorliegenden Fall die jeweiligen Datenwörter während 20 Rahmen gleich bleiben.
-
Die MUX-Logik ist nun derart ausgebildet, dass sie in jedem Rahmen
nur eines der von den zwanzig verschiedenen Datenkanälen angebotenen Datenwörtern
ausgewählt und in Zeile 1 des Sprachspeichers SS12 der virtuellen Vielfachleitung
einspeichert, wobei in 20 aufeinanderfolgenden Rahmen immer ein anderer Kanal ausgewählt
wird, sodass jedes der Datenwörter der 20 Kanäle innerhalb von 20 Rahmen einmal
in den Sprachspeicher SS12 eingespeichert wird. Bei der MUX-Logik handelt es sich
um eine verdrahtete Logik, die auf einen Multiplex bestimmter Art, z.B. mit der
unter a), b) oder c) genannten Aufteilung, abgestimmt ist.
-
In einer zweiten Durchschalteoperation wird der Inhalt von Zeile
l des Sprachspeichers SSl2 auf Kanal 26 von VF22 ausgelesen.
-
Zu diesem Zwecke ist in Zeile 26 des Zuordnungsspeichers ZOS22 die
Adresse "VFl2 K1 semipermanent eingespeichert. Das Auslesen geschieht in der bereits
mehrmals erwähnten Form. Da in Zeile 1 des Sprachspeichers SSl2 in 20 aufeinanderfolgenden
Rahmen jeweils ein Datenwort eines andern ankommenden Kanals eingespeichert wird,
alle diese Datenwörter aber aus Kanal 26 von VF22 ausgelesen werden, erscheinen
diese 20 Datenkanäle als Zeitmultiplex auf dem einzigen Kanal VF22 K26, wobei ein
einzelner Datenkanal alle 20 Rahmen erscheint. Damit die Auflösung des Multiplexes
richtig er folgen kann, muss eine Ueberrahmensynchronisierung vorhanden sein.
-
Die- Fig. 4 zeigt, dass bei der Multiplexbildung das Einschreiben
immer in Zeile 1 des Sprachsp&ichers SS12 erfolgt und
zwar
z.B. im Rahmen 7 innerhalb des Ueberrahmens in der Kanalzeit 8. Dies erklärt, warum
im Zuordnungsspeicher ZOSl2 die Adresse "VFl K4" in Zeile 8 eingespeichert ist,
obwohl das Datenwort tatsächlich in Zeile 1 von SS12 gespeichert wird.
-
Die Auflösung des Multiplexes erfolgt ebenfalls in zwei Durchschalteoperationen.
In einer ersten Operation werden die auf Kanal 26 von Vf22 ankommenden Datenwörter
an die virtuelle Vielfachleitung durchgegeben. Zu diesem Zwecke ist in Zeile 1 des
Zuordnungsspeichers ZOSl2 die Adresse "VF22 K26" semipermanent eingeschrieben. Genau
gleich wie bei der ersten Durchschalteoperation zur Bildung des Multiplexes gelangen
die Codeworte vom Sammelschienensatz IH an die MUX-Logik. Diese sorgt dafür, dass
die 20 zu einem Ueberrahmen gehörenden Datenwörter in 20 aufeinanderfolgende Zeilen
des Sprachspeichers SS12 eingeschrieben werden, beginnend mit Rahmen 1 in Zeile
2 bis Rahmen 20 in Zeile 21, wie dies aus Fig. 4 ersichtlich ist. Der Beginn des
Rahmens 1 wird mit Hilfe der bereits erwähnten Ueberrahmensynchronisation festgestellt.
-
In der zweiten Durchschalteoperation werden die Datenwörter aus dem
Sprachspeicher SS12 auf die entsprechenden Vielfachleitungen ausgelesen. Dazu sind
in den Zuordnungsspeichern ZOSl bzw. ZOS2 die Adressen "VFl2 K8" in Zeile 4 bzw.
'VFl2 KlO1, in Zeile 18 eingeschrieben. Da in jedem Rahmen auf jeden dieser Kanäle
ausgelesen wird, der Inhalt einer bestimmten Zeile des Sprachspeichers SSl2 aber
nur alle 20 Rahmen ändert, wird 20 mal das gleiche Datenwort in einen bestimmten
Kanal ausgelesen. In
der PCM-Endstelle erfolgt ähnlich wie in Fig.
2 eine Zwisctlenspeicherung mit anschliessendem Auslesen auf die Datenleitung im
langsamen Datentakt.
-
Die Fig. 5 zeigt in Tabellenform die Bildung des Multiplexes aus
20 Datenkanälen DK. In den Kolonnen DKl bis DK20 sind sind die Datenworte angegeben,
die über die verschiedenen Kanäle an die Durchschalteeinheit(en) übertragen und
in der ersten Durchschalteoperation der MUX-Logik der virtuellen Vielfachleitung
angeboten werden. Die eingerahmten Datenworte werden in den in der zweitletzten
Kolonne angegebenen Rahmen durch die MUX-Logik ausgewählt für die Einspeicherung
in Zeile 1 des Sprachspeichers SS12. Die Kolonne zuäusserst rechts zeigt, wie die
einzelnen Datenworte im Multiplexkanal (VF22 K26) geordnet sind, wobei die Ueberrahmenstruktur
ersichtlich ist.
-
Die Fig. 6 zeigt ebenfalls in Tabellenform die Auflösung des Multiplexes,
wobei die eingerahmten Datenworte in den Kolonnen DKl bis DK20 angeben, in welchem
in der zweiten Kolonnen angegebenen Rahmen ein neues Datenwort in die Sprachspeicherzeilen
2 bis t 21 vorl SS12 eingeschrieben wird.
-
Aus dem bisher Gesagten ist ersichtlich, das-s für die Vermittlung
von langsamen Datenkanälen an ferne Empfänger Adressen in entsprechende Zuordnungsspeicher
eingeschrieben werden müssen in genau gleicher Weise, wie dies für Sprachverbindungen
-notwendig ist, wobei die Multiplexbildung und -auflösung in der virtuellen Vielfachleitungsplatte
erfolgt und die zweite Durchschalteoperation auf den für die Uebermittlung der Daten
zum fernen
Ziel tatsächlich belegten einzelnen Zeitkanal mit Hilfe
von semipermanent gespeicherten Adressen erfolgt. Daher sind die Verhältnisse für
die zentrale Steuerung gleich, wie wenn die virtuelle Vielfachleitung eine reelle
Vielfachleitung wäre, so dass in der zentralen Steuerung kein Sonderprogramm für
die Vermittlung von langsamen Datenkanälen über einen die Uebertragungskapazität
von PCM-Kanälen besser ausnützenden Multiplexkanal notwendig ist.
-
Zur Erklärung der eingangs erwähnten zweiten Methode der Multiplexbildung
und -auflösung, der Methode des bit interleaving, wird angenommen, es sei ein Multiplex
aus 8 Datenkanälen mit einem Informationsfluss von je 3,2 kBit/s zu bilden und aufzulösen.
-
Um die Dateninformation jedes Kanals von der Peripherie bis zu der
der Multiplexbildung und -auflösung dienenden Durchschalteeinheit zu übertragen,
muss die Datenbitfrequenz von 3,2 kBit/s auf die PCM-Taktfrequenz von 64 kBit/s
gebracht werden. Das kann dadurch geschehen, dass das langsame Datensignal ein Flip-Flop
aussteuert, dessen normiertes Ausgangssignal im Abtastzeitpunkt des zugeteilten
Kanales abgetastet wird. Je nach dem momentanen Zustand des Flip-Flops ergeben sich
dabei Codeworte 0000 0000 oder 1111 1111, die systemkonform zum Durchschaltenetzwerk
übertragen werden, wobei im vorliegenden Falle abwechselnd zwei bzw. drei mal hintereinander
das gleiche Codewort übertragen wird, bis sich der Zustand des Flip-Flops wieder
ändert.
-
Es ist leicht ersichtlich, dass in diesem Falle irgend eines der
8 Bits der Codeworte ausgewählt werden kann als Angabe des momentanen Zustandes
des Signales auf der langsamen Datenleitung.
Diese Tatsache wird
bei der Multiplexbildung ausgenützt..
-
Die Fig. 7 zeigt nun ein Prinzipschema eines Teiles einer Durchschalteeinheit
mit einer virtuellen Vielfachleitung, das praktisch gleich jenem von Fig. 3 ist,
jedoch Angaben enthält für eine Multiplexbildung und -auflösung nach der Methode
des bit interleaving.
-
Aus Gründen der Uebersichtlichkeit sind nur die Kanäle 4 und 9 von
Vielfachleitungen VF 1, Kanal 7 von VF2 und Kanal 17 von VF 3 mit Datenkanälen belegt,
wobei Kanal 3 von VF 4 den Multiplexkanal führt und die Vielfachleitung VF 7 als
vituelle Vielfachleitung ausgeLegt ist.
-
Die Bildung des Multiplexes erfolgt auch bei dieser Methode in zwei
Durchschalteoperationen. In einer ersten Durchschalteoperation werden alle mit Daten
belegten Kanäle der virtuellen Vielfachleitung VF 7 angeboten. Zu diesem Zwecke
sind im Zuornungsspeicher ZOS 7 der-virtuellen Vielfachleitung die entsprechenden
Adressen eingeschrieben. Wie bei der Vermittlung eines normalen Sprachkanals wird
daher z.B. im Zeitschlitz von Kanal 6 von VF 7 entsprechend der in Zeile 6 von ZOS
7 angegebenen Adresse das in der Sprachspeicherzeile 9 von VF 1 gespeicherte Codewort
auf den Sammelschienensatz IH ausgelesen. Da aber der Ausgang von VF 7 auf den Eingang
der MUX-Logik führt, verlässt dieses Codewort die Durchschalteeinheit nicht, sondern
wird der MUX-Logik angeboten.
-
Die MUX-Logik ist nun derart ausgebildet, dass sie von jedem angebotenen
Codewort ein Bit auswählt zu Einspeicherung in einer bestimmten Bitposition der
Zeile 1. von Sprachspeicher SS 7.
-
Da dieser Speicher gleich ausgerüstet ist wie die Sprachspeicher der
normalen Vielfachleitungsplatten, d.h. für die Speicherung von 8-Bit Codeworten,
sind 8 mögliche Bitpositionen vorhanden, es kann also je ein Bit von 8 verschiedenen
Datenkanälen gespeichert werden. Wie bereits erwähnt, kann irgend eines der aus
den entsprechenden Sprachspeicherzeilen ausgelesenen Bits für die Einspeicherung
in Zeile 1 von SS 7 ausgewählt werden, da jedes den momentanen Zustand der an der
Peripherie ankommenden Datenlçitung angibt. A Q Schutz gegen Bitfehler in der Uebertragung
zwischen Peripherie und Durchschalteeinheit könnte die t1UX-Logik aber auch für
jeden Kanal einen Mehrheitsentscheid durchführen und das Resultat dieses Entscheides
in Zeile 1 von SS 7 einspeichern.
-
In einer zweiten Durchschalteoperation wird der Inhalt von Zeile
1 von SS 7 auf Kanal 3 von VF 4 ausgelesen, wofür in Zeile 3 von ZOS 4 die Adresse
"VF7 Kl" semipermanent eingespeichert ist. Jedes Bit der auf Kanal 3 von VF 4 zu
einer fernen virtuellen Vielfachleitung (Demultiplexer) abgehenden Codeworte gibt
den momentanen Zustand eines andern der an die virtuelle Vielfachleitung (Multiplexer)
angeschlossenen Datenkanäle an. Eine Ueberrahmenstruktur ist nicht nötig, da die
Bitposition für die richtige Zuweisung verwendet werden kann und die Bitposition
durch die normale PCM-Synchronisation gegeben ist.
-
Die Auflösung des Multiplexes erfolgt ebenfalls in zwei Durchschalteoperationen.
In einer ersten Durchschalteoperation werden die auf Kanal 3 von VF 4 ankommenden
Codewörter an die MUX-Logik abgegeben. Diese sorgt dafür, dass jedes Bit eines
Codewortes
unter gleichzeitiger Ergänzung auf ein 8-Bit-Codewort in einer getrennten Zeile
des Sprachspeichers SS7 gespeichert wird, wobei die Ergänzung durch gleiche Bits
wie das entsprechende vom Multiplexkanal erhaltene erfolgt. Aufgrund der in die
Zuordnungsspeicher ZOSl, ZOS2 und ZOS3 eingeschriebenen Adressen werden in einer
zweiten Durchschalteoperation die im Sprachspeicher SS7 enthaltenen Codeworte in
den entsprechenden Zeitschlitzen zur Peripherie übermittelt, wo z.B. eines der Bits
jedes Codewortes ein Flip-Flop steuert, dessen Ausgangssignal mit der Datentaktfrequenz
des langsamen Datenkanals abgetastet wird.
-
Wenn statt 8 nur 7 langsame Datenkanäle zu einem Multiplex zusammengefasst
werden und eine Abtastfrequenz von 4 kz keine unzulässige Verzerrung des Datenstromes
auf dem langsamen Datenkanal verursacht, so ist es möglich, als Datenmultiplexkanal
den für die Synchronisierung reservierten Kanal 0 mitzuverwenden, da die Synchroninformation
auf zwei Rahmen verteilt ist und in jedem zweiten Rahmen nur eine Bitposition belegt.
-
Da der Sprachspeicher bzw. der Zuordnungsspeicher der virtuellen
Vielfachle.itung Platz für die Speicherung von 30 Codeworten bzw. 30 Vermittlungsadressen
aufweist,atio zur Bildung und Auflösung eines Multiplexes von 30 Kanälen geeignet
wäre, kann auch mit der Methode des bit interleaving eine Ueberrahmenstruktur verwendet
werden. In diesem Falle können nur 7 der 8 Bits der Codeworte des Multiplexkanals
mit Daten belegt werden, da ein Bit für die Ueberrahmensynchronisation benötigt
wird. Mit
einem Ueberrahmen aus 4 PCM-Rahmen könnten auf diese
Weise 4 x 7 = 28 langsame Datenkanäle in einem Datenmultiplexkanal zusammengefasst
werden.
-
Die zugehörige MUX-Logik muss in diesem Falle bei der Multiplexbildung
in jedem von vier aufeinanderfolgenden PCM-Rahmen jeweils ein Bit aus jedem von
jeweils sieben mit langsamen Datenkanälen belegten Sprachkanälen auswählen für die
Einspeicherung in entsprechende Bitpositionen einer Sprachspeicherzeile der virtuellen
Vielfachleitung. Bei der Multiplexauflösung muss die MUX-Logik den Ueberrahmenbeginn
feststellen und jedes für Daten verwendete Bit des Datenmultiplexkanals von vier
aufeinanderfolgenden Rahmen unter gleichzeitiger Ergänzung auf ein 8-Bit Codewort
je einer andern Zeile des Sprachspeichers der virtuekken Vielfachleitung zuweisen.
-
Wie bereits in Zusammenhang mit der time slot interleaving Methode
erwähnt, ist auch bei der bit interleaving Methode kein Sonderprogramm der zentralen
Steuerung notwendig. Es ist auch ohne weiteres möglich, eine Durchschalteeinheit
mit mehreren virtuellen Vielfachleitungsplatten auszurüsten, von denen einzelne
nach der time slot interleaving Methode und andere nach den bit interleaving Methode
arbeiten.