DE2451481B2 - Empfangsseitige Schaltungsanordnung zur Erweiterung des Meßbereichs von Bitfehlermeßeinrichtungen - Google Patents
Empfangsseitige Schaltungsanordnung zur Erweiterung des Meßbereichs von BitfehlermeßeinrichtungenInfo
- Publication number
- DE2451481B2 DE2451481B2 DE19742451481 DE2451481A DE2451481B2 DE 2451481 B2 DE2451481 B2 DE 2451481B2 DE 19742451481 DE19742451481 DE 19742451481 DE 2451481 A DE2451481 A DE 2451481A DE 2451481 B2 DE2451481 B2 DE 2451481B2
- Authority
- DE
- Germany
- Prior art keywords
- quasi
- random signal
- sequence
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/241—Testing correct operation using pseudo-errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifli eine empfangsseiiige Schaltungsanordnung
zur Erweiterung des Meßbereiches von Bilfehlermeßeinriehiungen.
Bilfehlerraicnmessungen sind grundlegende Qualitätsprüfungen
von digitalen Übertragungsgeräten, wie Regeneratoren und Modems, und Überlragungsstrekken,
wie Koaxialkabeln, I lohlkabeln und Cilasfascrleitungen.
Das Prinzip einer Bilfehlerralenmessung besteht
darin, daß auf der Sendeseile einer Übertraguirgsstrckke eine Quasizufallssignalfolge von I/O-Impulsen nach
einem exakt festgelegten Bildungsgeseiz erzeugt wird. Diese impulsfolge wird über die übeiiiagungsstrccke
geschickt und kann dort von äußeren Störungen beeinflußt werden, so daß pro Zeiteinheit eine
bestimmte Zahl von 1- ind O-Bits bzw. von 0- ind !-Bits
umgeformt wird. Die Gesamtzahl der so gestörten Bits pro Sekunde, bezogen auf die Bitfolgefrcqucnz, wird als
Bitfchlerratc bezeichnet. Die Bilfehlerrale einer Übertragungsstrcckc
ist ein umgekehrt porportionalcs Maß für die Übertragungsgüte. Auf der Empfangsseiie der
Übcrtragungsstrccke wird eine /weile Quasi/.ufallssignalfolge
nach einem zur Sendeseile identischen Bildungsgeseiz erzeugt und in einer Synchronisierschaltung
mit der empfangenen, fehlerfrei gedachten Quasizufallssignalfolge zeitlich zur Übereinstimmung
gebracht. Empfangene und auf der Empfangsscitc erzeugte Quasizufallssignalfolgcn werden dann in einer
Komparalorschaltung bitweise verglichen; bei Nichtübereinstimmung wird pro falschem Bit ein Fehlerimpuls
abgegeben. Die Zahl der ; e'ilcrimpulse pro
Sekunde, bezogen auf die Bitfolgefrcquen/, ist gleich der Bitfchlcrrale der Übcriragungsstrccke (F ig. 1).
Es isl bekannt. Quasi/.ufallssignalfolgen maximaler
Länge mit einem rückgekoppelten .Schieberegister zu erzeugen, z. B. S chwcitzer, L.: Eigenschaften und
Anwendungen von binären Quasi/ufallssignalfolgen. Frequenz 24 (1970)8, S. 230-234. weiterhin sind
Bitfehlerralen-Mcßeinrichtungen nach dem oben beschriebenen Prinzip bekannt, /.B. Edward, S.D.:
Measuring digital error rale with pseudorandom signals. Telecommunications, Vol.5 (1971)11. p.28-32, b2.
Außerdem sind folgende Eigenschaften von Quasi/ufaMssignalfolgcn
maximaler Länge, die /.. B. in einem rückgekoppelten Schieberegister erzeugt werden, /.. B.
durch McMos Handbook, First Edition October 1973. Molorola Inc., Semiconductor Products Division, Seilen
11 /34. bekannt:
1. Werden 2 oder mehr Quasizufallssignalfolgcn
gleicher Länge und gleicher Bitfolgefrequenz, die sich aber durch eine beliebige gegenseitige
Verschiebung ihrer Pulsmuster unterscheiden, modulo-2-addicrt, so entsteht wieder eine Quasi/ufallssignalfolgc
gleicher Länge und gleicher Bitfolgefrcquenz, ώί. jedoch bezüglich ihres Piilsmusters
gegenüber den beiden addierten Quasi/.ufallssignalfolgen verschoben ist.
2. Wird eine Quasi/.ufallssignalfolge mit der Länge 2"-1 und der Bitfolgcfreqiien/ /), mit einer
Ireqiieriz /λ/21 (k = I, 2, 1 ...) abgetastet, el. It., und
jedes 21Ie Kit der l'olge abgenommen, so entsteht
durch die Abtastung eine neue Qiiasi/ulallssignal·
folge, ilie ebenfalls die Länge 2"-I, über die
Bilfolgefrei|tienz fiJ2k hai.
Die bekannten cmpfangsseiligen Verfuhren zur
Uitfehlerralenmessung eignen sich nur bis zn Uiilolgcfrequenzen,
bis zu denen rückgekoppelte Schieberegister noch sicher betrieben werden können. Innerhalb
/. H. einer Logikfamilie monolithischer integrierter .Schaltungen ist dies eine relativ niedrige Irequen/,
Verkniipfungssehallungcn dieser l'amilie können fast
die doppelte Erequenz verarbeiten. Gerade aber für das Schieberegister, das im allgemeinen I r), 22, JJ oder noch
mehr Stufen hat, kommen aus Gründen der Zuverlässigkeit, der Packungsdichte und der Kosten nur monolithische
integrierte Schaltungen in l'rage, so dnli /. 15. die
obere l:rcquenzgrenze für Bitfehlerratenmessungen nach den bekannten Prinzipien bei 250 bis iOOMIIz
liegt.
Der Erfindung liegt die Aufgabe zugrunde, diese
Nachteile der bekannten empfangsseitigen I'.in/ipien zur Kitfehlerralenmessung aus/uschallen un<\ unter
Verwendung eben dieser Prinzipien die obere Irequenz weitestgehend unabhängig von der oberen Erequenz
der verwendeten Schieberegister zu machen.
Die Aufgabe der Erfindung ist also die Erweiterung des Meßbereiches von BilfehlerralenmclJeinrichtungen.
die als Priifsignale in rückgekoppelten Schieberegistern erzeugte Quasizufallssign a !folgen verwenden.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß die empfangene Quasizulallssignalfolge mit
der Länge /. — 2"'— I und einer hohen liilfolgefrcqucnz
/j, an eine Abtastschaltung gelegt ist, die wenigstens eine
Quasizufallssignalfolgc gleicher Länge, aber einer durch
2* (mit k = I. 2, 3 ...) unterteilten Bilfolgefrequenz fiJ2k
abgibt und daß die in der Uilfolgefrequenz unterteilte Quasizufallssignalfolge als Eingangssignal wenigstens
eines mit der Taktfrequenz (\J2k betriebenen Bitfehlerraicnmeßger.'.les
dient.
|c nach der Art der Fehler auf der Mcßstreeke ergeben sich verschiedene Ausgestaltungen der Erfinilung.
Hei slochastiseher. d. h. rein zufällig (/.. B. durch
Wärmerauschen) entstehender lehlerverteilung auf dei Meßsirecki ist die Abtastschaltung tJnsiufig. insbesondere
als UND-, NAND- NOK-Schaltung ausgebildet. und die einzige abgegebene, in der Uitfolgefremienz
unterteilte Quasi/ufallssignalfolge dient als Eingangssignal
eines einzigen herkömmlichen Uitfehlerratenmcßgerrites.
Die so gemessene Fehlen ate ist gleich der I"ehlerrate
der empfangenen Quasizufallssignalfolge mit der Uilfolgefrequenz /)* jedoch mit der Einschränkung, daß
auf der Übcrtragungsstrecke nur slochasiische Störungen
vorkommen dürfen.
Um die Kitfchlerratc auch bei beliebigen Störungen
nach diesem Prinzip messen zu können, sind folgende weitere Ausgestaltungen der Erfindung möglich.
Zweckmäßig ist bei allen folgenden Ausführungsformcn
bei beliebiger Fehlerverteilung auf der McfJstreeke
als Abtastschaltung ein 2A-stufiger Scricnparallelwandler
vorgesehen, und es stehen demzufolge 2* in der Kitfolgefrcqucnz unterteilte Quasizufallssignalfolgcfrequcnzcn
an den 2<r-'\iisgängcn des Scricnparallelwandlcrs.
Diese 2'-Quasizufalls! ,gnalfolgen steuern in der
/weilen Air.iiihrungslnrni 2* voueinaiulei iiuabliiingi>.'L*
KiifehlerralenineU'.'iiirichiuniieii herkoinmlichcr K.m.iri
.in. die bei der Taklfreqnen/ ιΊ/2* arbeiten. Pro liiilclikr
einer beliebigen I "Ige entsteht .in dem betreuenden
Koniparalorausgang der HiifehlerraicnnicUeini u liiuirj
ein Ausgangsimpiuls. Die Summe der Impulse aller 2·
Komparatoren pro Sekunde, be/ngen aiii ehe Knlnlge-Ircqiicn/
/i» isi gleich der I ehlerrate der Ouasi/ulallsignalfolge
am Ausgang der Ubertragungssirecke.
l-line Vereinfachung der vorstehend beschriebenen
Ausgestaltung der Erfindung ist vorteilhalt dann möglich, wenn der Serienparallelwandler entweder
direkt von der Sendeseile oder aus dem empfangenen Signal so synchronisiert werden kann, daß die 2*
Quasizulallssignailfolgeii an seinen Ausgängen in einer
solchen Reihenfolge auftreten, dali der gegenseitige zeitliche Abstand der Pulsmuster der Folgen (Γ) und (2)
und(J')...und(2'- I')und(211JJeWeil- 2"/2^bM ist.
Hierzu liegen in beiden I allen die 2A Quasi/ufallssignalfolgen
an den ersten Kingüngen von 2k Koiiiparaloren,
deren zweite Eingänge mit den 2' Ausgängen eines
«stufigen rückgekoppelten Schieberegister angesteuert
ist, das in bekannter Weise auf die den ersten Komparator ansteuernde Quasizufallssignalfolge des
Serienp.-rallclwandlers synchronisiert ist.
Für den Einsät/ der vorstehend beschriebenen Schallungsvariante gibt es zwei Moglichkeilen.
Im ersten Rill erhält der Serienparallelwandler ein
festes Abtastsignal direkt von der Serdeseile her im
Kurzschlußverfahren, dessen zeitliche Lage zur empfangenen Quasizufallssignalfolge die richtige Reihenfolge
der 2A Ausgangssignale des Serienparallelwandlers
sichert. Dieser RtII ist dann gegeben, wenn Sender und Empfänger der Einrichtung beispielsweise für Schleifenmessungen
am gleichen Ort sind.
Dann sind die 2* Quasizufallssignalfolgen — abgesehen
von den IJilfehlern. die auf der Strecke entstanden sind und die gezählt werden sollen — identisch mit
ebenfalls 21 Quasizufallssignalfolgen. die auf der Empfangsseite nach dein bekannten Verfahren der
Mo(1.!lo-2-Adtlition von Ausgangssignalen des .'i-stufigcn
rückgekoppelten Schieberegisters des Empfangsteils der Bitfehlermeßeinrichlung abgeleitet werden.
Diese stellen bekanntlich ebenfalls Quasizuf.illssignalfolgen
der Länge / = 2"- 1 und der Biifolgefrcqticn/
I)J2' dar. Dabei ist es gleichgültig, wie die empfangene
Quasizufallssignalfolge der Länge 2"-I und mit der nitrate f/, auf der Sendeseile erzeugt worden ist. solange
es sich um eine Quasi/ufallss'gnalfolge maximaler
Länge und mit bekanntem Bildungsgesetz handelt. Eine, aber nicht die einzige bekannte Möglichkeil hierzu
findet sich beispielsweise in Siemens. Forschungs- und Entwicklungsberichte. Bd. i/1974, Nr. 4, Springer Verlag
Das eigentliche Bitfehlcrralenmeßgerä't unterscheidet
sich von einem herkömmlichen nun nur dadurch, daß das rückgekoppelte Schieberegister der Empfangsscite
in bekannter Weise auf nur eines der 21 Ausgangssignale
bfi des Sericnparallelv andlcrs synchronisiert wird und daß
dadurch jeweils die entsprechenden Quasizufallssignalfolgen paarweise identisch sind.
In 2* Komparalorschaltungen werden paarweise die
entsprechenden Quasizufallssignalfolgen bitweise ver-
hr) glichen, jedes auf der Übertragungsstrecke gestörte Bit
wird damit erkann, und als Fehlerimpuls an dem zugehörigen Komparatorausgang angezeigt. Die Sum
me der Fehlerimpulse aller 2* Komparatorausgänge pro
Sekunde, bezogen .ml die liitlolgclrcqucn/ /... entspricht
der I'clilcrriik" au! der I Micrtraguiigssi recke.
Da MoIHIiIk1IUt1ISL1 Sende und Finplangsscile räumlich
voneinander getrennt sind, mult der ScnenparallcF
wandler auf der Fmplaiigsscilc .ms dem empfangenen
Signal sc> synchronisier! werden, dal.t seine 2* Ausgangs
signale in der richtigen Reihenfolge an den 2l
Ausgängen erscheinen. I lier/ii muli das Abtaslsignal des
ScncnparallclwaiiilliTs. das die I olgefrequcnz ///2l hai.
so ofl gegenüber dem Fiiigangssignal des Scricnparallelwandlers
/eillicli um jeweils eine Itilbreile (I - Uli,)
verschoben werden, bis die richtige Keihenlolge
vorhanden isi. ma\. also (2l l)mal. Als Kriterium Im
den ss Millionen Zustand des Scrieiiparallclwanillcis
können die einzelnen I chlcrrateii an den 21 Komparatoraiisgängen
dienen, lici Asynchronismiis /wischen einsprechenden (,hiasi/iifallssignalfulgen ist die Fehler
rale am /!!gehörigen Komparalorausgang 0.5. Sie fallt bei Synchronismus abrupt von ().r>
aiii einen Wen. der der I elilerrate auf der llbcrtragiiiigsslreckc einspricht.
/. Ii. auf 0.01 bei einer I chlerrale von IO ■'. Solange
demnach mindestens einer der 2l Komparaiorausgängc
die I elilerrate 0,5 zeigt, arbeitet der Serienparalleluandler
nicht synchron. Die bereits oben beschriebene Weiterschaltung des Abfragetakies um jeweils eine
liilbreite muli demnach so oft wiederholt werden, bis
alle Komparatoren eine I elilerrate an/eigen, die deutlich niedriger als 0.5 ist.
llier/u ist in der vierten Ausgestaltung der l'.rfindiing
eine an die 2' Ausgänge der Komparalorcn geschaltete
Aiiswertelogik vorgesehen, die dann einen program
mierbaren l'ulsgeneralor ansteuert, wenn mindestens einer der 2i-Komparatorausgängc eine I elilerrate von
0,5 an/eigt. Dieser programmierbare l'ulsgeneralor er/engt ein Impulssignal der I-Olgefrc(|iicn/ I)J 2k. das als
Abtaslsignal für den Serienparallclw amtier dicni.
Hei nicht synchronem Arbeiten des Scrienparallelwandler'
liegt lediglich eine zyklische Verschiebung /wischen den Qiiasi/iifallssigiialfoli'cii an den Scrienparallelwaiidlcrausgängen
und den Ouasi/iifallssignalfolgen
an den Ausgängen lies Motliilo-2-Addierers vor. 2' solcher Verschiebungen sind denkbar, wobei eine der
2l Verschiebungen I !bereinstimiming und ilamil Synchronismus
bedeutet. |ede der 2* - I verbotenen Verschiebungen ruft aber ein ihr allein charakteristisches
Auftreten des Meßwertes 0.5 an verschiedenen der 2l Komparalorausgänge hervor. Die Auswertelogik
zur Ansteuerung des programmierbaren Pulsgenerator kann deshalb so ausgelegt werden, daß sie aus jeder der
2' verschiedenen Verteilungen des Meßwertes 0.5 an den 2k Komp..ratorausgängen dem programmierbaren
Pulsgenerator ein Steuersignal S anbietet, daß dieser eine entsprechende Verschiebung der zeitliehen Lage
des Abfragetaktes um so viele Zeitabständc \/fh auf
einmal ausführt, daß der Synchronismus des Scrienparallelwandlers
damit schon erreicht isl. Dadurch wird, im Vergleich zur dritten Ausgestaltung der F.rMndung, die
Zahl der erforderlichen Synchronisicrsehritte von max. 2k — 1 auf I verringert, die Synchronisierzeit also auf den
Wert I /(2* - I) verringert.
Die Erfindung wird anhand von 4 Figuren verdeutlicht.
Die bereits erwähnte F'i g. 1 zc'gi eine Bitfehlcrmcßcinrichtung
nach dem Stand der Technik, die
F i g. 2 die erste Ausführungsform der Erfindung mit
einer einstufigen Abtastschaltung, die
F i g. 3 eine Ausführungsform. die mehrere herkömmliche
Bitfchlcrmeßgeräie benötigt, die I ι)'. ·( eine Aiislulii ungsloi in lür ilen lall der
gemeinsamen Aulsiclliing von Sende und l.uipfangsieil
der Uilfehlermeltemnchliing an einem ()rt. die
I ι g. 5 eine Ausluhrungslorm lur den I all.dall Sende
und l.mplangstcil der liillelilcniicHciiinclitiiiig an
verschiedenen ()rlen aulgestelll werden.
Fig. 2 zeigt ein spezielles Aiisfiilirungsbcispiel der
FrI milling dir die I mplangsscitc lur den I all. daIt auf der
I Ibertragiiiigsstrecke nur slochaslische Störungen aiii
treten und deshalb lur die I ehlerralenmessiing Stich
proben bei icilem 2' ten bit (k 1.2.)...) genügen. I )ie
empfangene (^iiasizulallssignallolge mit der Lange
/ 2" I und der lind ilgeli eqiien/ //, wird in einer
einstufigen Abtastschaltung, die /Il aus einer UND
Sch.illuiig bestehen kann, mit einer Ablastfrequeii/
l)J2k. Tastverhältnis (l:2l). abgelaslet und die so
gewonnene (Jiiasi/ulallssignallolgc ebenfalls mil der
I.auge / 2" I, aber der IJilfolgcfrequcii/ l)J2k einer
üblichen ! ciiicrraleiimcitciiinciiuiiig zugeführt. i)ie am
Ausgang //des Koiiiparalors gemessene I elilerrale isl
gleich der I ehleirate aiii der I Ibeitragungssirecke.
I ig i zeigt ein weiteres spezielles Ausfuhriingsbei
spiel der Frfindiiug lur den Fall, dall A■ = 2 (2l =-. 4) ist
und beliebige Störungen gemessen werden sollen. Das Schieberegister isl 4sluiig. "s bekommt von der
I Iberiraguiigsstrecke die (,hiasiziifallssignalfolge mit der
Fänge /--- 2" I und der l!itlolgefrei|uen/ //,. sein
Abl.i .!signal hat die Folgelre(|iien/ A/21 - I]J4. An den
4 Ausgängen (Γ). (2), (J') und (Γ) eiitstehe'i damit 4
(,hiasi/ufallssignallolgcti der Fänge / ■- 2" 1 und mil
der liitlolgefrecitien/ li.'A. die 4 unabhängige Uilfehlerra
tenmeßeinrichlimgeii Ii1 bis H, ansteuern. |ede ilieser
llilfehlerratenmeltcinncliluiigeii gibt pro gestörtem l!il
seiner ansteuern.ten Oiiasiziilallssignallolge einen Fehlerimpuls
an seinem Ausgang // ab. Die Summe iler
Fehlerimpulse aller 4 Ausgänge pro Sekunde, bezogen auf die I requenz //- ist gleich der Hnfehlerrate der
empfangenen (Juasi/ufallssignalfiilgc am FmIe der
I Ibertragungsslreckc.
I i g. 4 zeigt ein weiteres spezielles Aiisfiihrungsbei
spiel der Frfindiing. ebenfalls für den I all k = 2. wobei
der Abfragelakt mit der Folgefrequenz (tJA für den
Serienparallelwaniller direkt von der Senileeinrichlung
geliefert wird und zeitlich so auf die empfangene Quasizufallssignalfolge am Fingang des Wandlers
festgelegt ist. daß die 4 Ausgangssignale (Γ), (2'). (J') und
(4) des Serienparallelvv andlers bezüglich ihrer Pulsmuster
so gegeneinander verschoben sind, daß zwischen (I') und (]"). (2) und (2"), (J') und (J) sowie (4') und (4")
eine Verschiebung von jeweils 2"/4 bit. hier gleich 4 bit.
besteht.
Dann vereinfacht sieh die I chlerratenmcßanordnung
gegenüber I' i g. 3 insofern, als nur noch I synchronisicrbarcs
n-stufigcs rückgekoppeltes Schieberegister mit der Taktfrequenz A/74 erforderlich ist. das in bekannter
Weise z. B. auf die Folge (I ) synchronisiert wird und das einen Modulo-2-Addiercr ansteuert, der ebenfalls in
bekannter Weise 4 Quasizufallssignalfolgcn der Länge / - 2"-\ und mit der Bitfolgefrcqucn/. /ä/4 erzeugt, die
sieh ebenfalls paarweise, beginnend mit (I"). um jeweils
2"/4 bit = 4 bit bezüglich der zeitlichen Lage ihrer
Pulsmuster unterscheiden. Diese 4 Quasizufallssignalfolgcn
werden in 4 Komparalorcn mit den ihnen zugeordneten 4 Ausgangssignalcn des Scricnparallelvvandlcrs
bitweise verglichen. |cdes gestörte Bit ruft am Ausgang Fi des ihm zugeordneten Komparators einen
Fehlcrimpuls hervor.
Die Gesamtzahl der Fehlerimpulse pro Sekunde an
den 4 Ausgängen Fi\ bis FU der Komparatoren. bo/ogcn
auf die Bitfolgefrequcnz fh. entspricht der Fehlerrate auf
der Übertragungsstrecke.
F i g. 5 zeigt ein allgemeines Ausführungsbeispiel der
Erfindung für die Empfangsseite für den Fall, daß Sender und F.mpfänger räumlich voneinander getrennt
sind, der Serienparallelwandler mithin aus dem empfanger!;· 1 Signal synchronisiert werden muß.
Die empfangene Quasizufallssignalfolge der Länge z= 2"-I und der Bitfolgefrequenz /J, wird in einem in
2*-stufigcn Serienparallelwandler mit H.er Abtastfrequenz
4 in 2* Quasizufallssignalfolgen (V). (T) ... (2*')
der Länge /. — 2"—\ und der Bitfolgefrequenz ftJ2k
zerlegt, die in 2k Komparatoren K\. K2... K;k mit den in
bereits beschriebener Weise intern gewonnenen 2* Quasizufallssignalfolgen (1"), (2") ... (2*") paarweise
verglichen werden. Die Synchronisation des Quasizufallssignalgenerators erfolgt wie in Fig. 4 aus dem
rer Pulsgenerator, der den Abfrageimpuls für den ><>
Serienparallelwandler mit der Pulsfolgefrequenz //, erzeugt, kann diesen Impuls nach Maßgabe eines
Steuerimpulses 5 mit max. 2* äquidistanten Zeitlagen liefern, deren gegenseitige Abstände jeweils I/fr
betragen. Eine Auswertelogik mißt die Fehlerraten sämtlicher 2k Komparatoren und schaltet den programmierbaren
Pulsgenerator so oft jeweils um einen Zeitabstand weiter, bis alle Komparatoren einen
deutlich kleineren Wert der Fehlerrate als 0.5 anzeigen. Die Auswertelogik kann zusätzlich so geartet sein, daß jo
sie '.wischen der Verteilung des Meßwertes 0,5 der Fehlcrratc auf die 2* Komparnlorausgängc und der
erforderlichen zeitlichen Verschiebung q ■ \/fh(q = 0.1.
2 ... 2') des Abfragetaktes gegenüber der empfangenen
Quasizufallssignalfolge eine direkte Verknüpfung herstellt und dem programmierbaren Pulsgenerator ein so
geartetes Steuersignal S anbietet, daß dieser die Verschiebung in einem Schritt ausführt.
Die Gesamtzahl der Fehlcrimpulse pro Sekunde an den Ausgängen der 2' Komparatoren. bezogen auf die
Bitfolgefrcquenz fr. entspricht der Fehlerrate auf der Übertragungsstrecke.
Die mit der F.rfindung erzielten Vorteile bestehen insbesondere darin, daß im Vergleich zu Bilfehlerriilenmeßeinrichtungen
bei der Bitfolgefrequenz fh. mit nur
geringem zusätzlichem Aufwand Bitfehlerratcnmeßeinrichtungcn
bei der 2(-fachen Bitfolgefrcquenz durchgeführt werden können (k - I. 2, 3 ...). Sie bestehen
weiter darin, daß die vorhandenen cmpfangsseitigen
Cierälc und Prinzipien für Messungen bei der Bitfolgefrcquenz
/(,ohne wesentliche Änderungen übernommen
werden können und nur durch zusätzliche Schaltungen ergänzt werden müssen. Als zusätzlicher Vorteil ist
schließlich zu nennen, daß selbst bei einer Beibehaltung der bisherigen Bitfolgefrequenz /f,eine Verbilligung der
Geräte bei Anwendung der Erfindung dadurch eintritt,
daß diejenigen Teile der Fehlerratenmeßeinrichtung, die bisher mit einem hohen Aufwand an hochwertigen
Bauelementen verbunden waren, dann mit Bauelementen für eine um den Faktor 1/2* niedrigere Frequenz, die
damit wesentlich preiswerter sind, betrieben werden können.
Hierzu 4 Blatt Zeichnungen
Claims (8)
1. Empfangsseiiige .Schuliungsiinordniing zur
Erweiterung des Meßbereiches von Bitfehlerralenmeßeiniichiungen,
die als Prüfsignalc in rückgekoppelten Schieberegistern erzeugte Quasizufallssignalfolgen
verwenden, dadurch gekenn zeichne
l, daß die empfangene Quasi/.ufallssignalfolge
mit der Länge * = 2"- I und einer hohen Bitfolgefrequenz
Ah an eine Abtastschaltung gelegt ist, die wenigstens eine Quasizufallssignalfolgc gleicher
Länge, aber einer durch 2k (mit k = 1, 2, 3 ...)
unterteilten Bitfolgefrequenz fiJ2t abgibt und daß
die in der Bitfolgefrcqucnz unterteilte Quasizufallssignalfolge als Eingangssignal wenigstens eines mit
der Taktfrequenz ftJ2k betriebenen Bitfehlerratenmeßgeräies
dient.
2. Schaltungsanordnung nach Anspruch !,dadurch
gekennzeichnet, daß bei stochastischcr Fehlerverteilung auf der Mcßstrccke die Abtastschaltung
einstufig, insbesondere als UND-, NAND- oder NOR-Schailung ausgebildet isi und die einzige
abgegebene, in der Bitfolgcfrequcnz unterteilte Quasizufallssignalfolge als Eingangssignal eines
einzigen Bilfehlerratcnmcßgeräies dient (F i g. 2).
3.Schaltungsanordnung nach Anspruch !,dadurch
gekennzeichnet, daß bei belieb'gcr Fchlcrvcrteilung auf der Mcßstrccke als Ablastschaltung ein 2*-stufiger
Sericnparallclwandlcr vorgesehen ist und 2l in der Bitfolgefrcquen/. unterteilte Quasizufallssignalfolgen
an den 2k Ausgängen des Scricnparallclwandlers
stehen.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß jede der 2* erzeugten, in der
Bitfolgefrcqucnz untericili.cn Q".asizufallssignalfolgen
an je einen Eingang von lk herkömmlichen
Bitfehlcrratenmeßgerätcn gelegt ist (F i g. 3).
5. Schaltungsanordnung nach Anspruch 3,dadurch gekennzeichnet, daß die 2* Quasizufallssignalfolgcn
cn den ersten Eingängen von 2* Komparatoren
liegen, deren zweite Eingänge mit den 2* Ausgängen eines Modulo-2-Addierers verbunden sind, der von
einem n-slufigen rückgekoppelten Schieberegisic·
angesteuert ist, das in bekannter Weise auf die den ersten Komparator ansteuernde Quasi/ufallssignalfolge
des Sericnparallelwandlers synchronisiert ist.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Sericnparallclwandlcr ein
festes Abtastsignal direkt von der Scndcscile her im Kurzschlußverfahren erhält, dessen zeitliche Lage
zur empfangenen Quasizufallssignalfolgc die richtige
Reihenfolge der 2* Ausgangssignalc des Sericnparallelwandlers
sichert (F i g. 4).
7. Schaltungsanordnung nach Anspruch 5, dadurch
gekennzeichnet, daß eine an die 2* Ausgänge der Komparatoren geschaltete Auswcrtclogik vorgcsclicn
wird, die dann einen programmierbaren Pulsgenerator ansteuert, wenn mindestens einer der
2* Komparatorausgängc eine Fchlerratc von 0,5 anzeig1, und daß dieser programmierbare Pulsgencrator
ein Impulssignal der Folgefrequenz /^/2*
erzeugt, das als Abtastsignal für den Scricnparallelwandler dient (F ig. 5).
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die innere Schaltung der
Auswertelogik so geartet ist, daß sie zwischen der Verteilung des Meßwertes 0,5 der Fehlcrrate auf die
2* Komparatorausgängc und der erforderlichen
/eillichen Verschiebung des Aiisgangssigmils des
programmierbaren Pulsgenerator*, gegenüber der empfangenen Quai.sziifallssigmilfolge eine direkte
Verknüpfung herstellt und dem Pulsgenerator ein solches Steuersignal anbietet, daß dieser die
Verschiebung in einem Schritt ausführt (F · g- "*)·
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742451481 DE2451481C3 (de) | 1974-10-30 | 1974-10-30 | Empfangsseitige Schaltungsanordnung zur Erweiterung des Meßbereiche von Bitfehlermeßeinrichtungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742451481 DE2451481C3 (de) | 1974-10-30 | 1974-10-30 | Empfangsseitige Schaltungsanordnung zur Erweiterung des Meßbereiche von Bitfehlermeßeinrichtungen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2451481A1 DE2451481A1 (de) | 1976-05-06 |
DE2451481B2 true DE2451481B2 (de) | 1979-03-08 |
DE2451481C3 DE2451481C3 (de) | 1979-11-15 |
Family
ID=5929551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742451481 Expired DE2451481C3 (de) | 1974-10-30 | 1974-10-30 | Empfangsseitige Schaltungsanordnung zur Erweiterung des Meßbereiche von Bitfehlermeßeinrichtungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2451481C3 (de) |
-
1974
- 1974-10-30 DE DE19742451481 patent/DE2451481C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2451481C3 (de) | 1979-11-15 |
DE2451481A1 (de) | 1976-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2537937C2 (de) | Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht | |
EP0008608A1 (de) | Schaltungsanordnung zur Durchführung eines Schleifentests für Datenübertragungsstrecken | |
CH645224A5 (de) | Testanordnung fuer eine datenuebertragungsstrecke. | |
DE3813068A1 (de) | Filter mit geschaltetem kondensator fuer einen digital-analog-konverter | |
DE2703930C3 (de) | Adressenfreie Pulsfehlerortung für Übertragungsstrecken digitaler Signale | |
DE2451481B2 (de) | Empfangsseitige Schaltungsanordnung zur Erweiterung des Meßbereichs von Bitfehlermeßeinrichtungen | |
DE2832228C2 (de) | Vorrichtung zum Simulieren von Ortungssignalen einer Bodenstation | |
EP1145439B1 (de) | Phasendetektor | |
DE112005002545T5 (de) | Taktgenerator und Prüfvorrichtung | |
DE3246211C2 (de) | Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte | |
DE60206150T2 (de) | Eingangsschaltung für einen Multiplexer mit einem DLL Phasendetektor | |
DE2030991B2 (de) | ||
DE836046C (de) | Anordnung zum Umcoden von wenigstens zwei zeitlich ineinanderliegenden codemodulierten Pulsen | |
EP0009192B1 (de) | Schaltungsanordnung zur Erzeugung einer Abtastimpulsfolge für ein periodisches Signal | |
DE2900970B2 (de) | Prüfsignalgenerator | |
DE1284450B (de) | Mit einer eintreffenden Impulsfolge synchronisierbarer Taktgeber | |
DE2715939C2 (de) | Verfahren zur Erzeugung eines Taktvielfaches | |
WO1990013191A1 (de) | Schaltungsanordnung zum erzeugen von synchronisationssignalen bei einer übertragung von daten | |
DE2362004C3 (de) | Schaltungsanordnung zum Übertragen von Daten | |
DE10345163B4 (de) | Verfahren und Vorrichtung zur Frequenzteilung und zum Demultiplexen | |
DE1762336C (de) | Schaltungsanordnung zur Sprachanalyse und Sprachsynthese nach Art eines Vocoders | |
DE2223842C3 (de) | Anordnung zur Übertragung eines Signals | |
DE1437187C (de) | Verfahren und Schaltungsanordnung zum Decodieren von binaren Impulssignalen | |
EP0261476A1 (de) | Verfahren und Schaltungsanordnung zum Synchronisieren eines Taktgenerators | |
DE1537055C3 (de) | Farbfernsehkamera |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OGA | New person/name/address of the applicant | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |