DE2451235C2 - Schaltungsanordnung für ein digitales Filter - Google Patents

Schaltungsanordnung für ein digitales Filter

Info

Publication number
DE2451235C2
DE2451235C2 DE2451235A DE2451235A DE2451235C2 DE 2451235 C2 DE2451235 C2 DE 2451235C2 DE 2451235 A DE2451235 A DE 2451235A DE 2451235 A DE2451235 A DE 2451235A DE 2451235 C2 DE2451235 C2 DE 2451235C2
Authority
DE
Germany
Prior art keywords
memory
adder
input
add
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2451235A
Other languages
German (de)
English (en)
Other versions
DE2451235A1 (de
Inventor
Henri J.C. La Gaude Nussbaumer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2451235A1 publication Critical patent/DE2451235A1/de
Application granted granted Critical
Publication of DE2451235C2 publication Critical patent/DE2451235C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/04Recursive filters
    • H03H17/0405Recursive filters comprising a ROM addressed by the input and output data signals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)
DE2451235A 1973-12-11 1974-10-29 Schaltungsanordnung für ein digitales Filter Expired DE2451235C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7345377A FR2255754B1 (en, 2012) 1973-12-11 1973-12-11

Publications (2)

Publication Number Publication Date
DE2451235A1 DE2451235A1 (de) 1975-06-12
DE2451235C2 true DE2451235C2 (de) 1985-09-05

Family

ID=9129406

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2451235A Expired DE2451235C2 (de) 1973-12-11 1974-10-29 Schaltungsanordnung für ein digitales Filter

Country Status (6)

Country Link
US (1) US3914588A (en, 2012)
JP (1) JPS5444547B2 (en, 2012)
DE (1) DE2451235C2 (en, 2012)
FR (1) FR2255754B1 (en, 2012)
GB (1) GB1460370A (en, 2012)
IT (1) IT1022969B (en, 2012)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020333A (en) * 1975-05-06 1977-04-26 International Business Machines Corporation Digital filter for filtering complex signals
US3979701A (en) * 1975-06-17 1976-09-07 Communications Satellite Corporation (Comsat) Non-recursive digital filter employing simple coefficients
US4356558A (en) * 1979-12-20 1982-10-26 Martin Marietta Corporation Optimum second order digital filter
US4374426A (en) * 1980-11-14 1983-02-15 Burlage Donald W Digital equalizer for high speed communication channels
US4454590A (en) * 1981-10-30 1984-06-12 The United States Of America As Represented By The Secretary Of The Air Force Programmable signal processing device
US4691293A (en) * 1984-12-28 1987-09-01 Ford Aerospace & Communications Corporation High frequency, wide range FIR filter
US5146494A (en) * 1989-07-31 1992-09-08 At&T Bell Laboratories Overlapping look-up-and-add echo canceller requiring a smaller memory size
US6470405B2 (en) * 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
US7054896B2 (en) * 2002-04-29 2006-05-30 Industrial Technology Research Institute Method for implementing a multiplier-less FIR filter
GB2514595B (en) * 2013-05-30 2017-10-18 Imp Innovations Ltd Method and apparatus for estimating frequency domain representation of signals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1214371A (en) * 1968-02-15 1970-12-02 Raytheon Co Digital canonical filter
FR2116224B1 (en, 2012) * 1970-10-29 1974-10-31 Ibm France
FR2118410A5 (en, 2012) * 1970-12-17 1972-07-28 Ibm France
FR2137346B1 (en, 2012) * 1971-05-13 1973-05-11 Ibm France

Also Published As

Publication number Publication date
JPS50106549A (en, 2012) 1975-08-22
IT1022969B (it) 1978-04-20
GB1460370A (en) 1977-01-06
US3914588A (en) 1975-10-21
FR2255754A1 (en, 2012) 1975-07-18
DE2451235A1 (de) 1975-06-12
FR2255754B1 (en, 2012) 1978-03-17
JPS5444547B2 (en, 2012) 1979-12-26

Similar Documents

Publication Publication Date Title
DE2158378C2 (de) Digitales Filter
DE3044208C2 (de) Interpolator zur Erhöhung der Wortgeschwindigkeit eines digitalen Signals
DE1901343C3 (de) Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen
DE2628473C3 (de) Digitales Faltungsfilter
DE2451235C2 (de) Schaltungsanordnung für ein digitales Filter
DE2729912C2 (de) Anordnung zum Erzeugen digitaler Ausgangssignalwerte
DE3116042C2 (de) Digitalfilter
DE2133638C3 (de) Verfahren zum Betrieb eines lernfähigen Systems aus in Kaskade geschalteten, zur nicht linearen Datenverarbeitung geeigneten lernfähigen Datenverarbeitungseinheiten
DE2524749C2 (de) Digitale Filteranordnung
DE69029796T2 (de) Adressierprozessor für einen Signalprozessor
DE2218839A1 (de) Verfahren und einrichtung zur zuteilung von speicheradressen zu datenelementen
DE2357654C2 (de) Assoziativspeicher
DE2846054C2 (de) Schaltungsanordnung zur Erweiterung des Adressierungsvolumens einer Zentraleinheit, insbesondere eines Mikroprozessors
DE2918692A1 (de) Digitalfilter
DE2554562C3 (de) Nichtrekursives Digitalfilter mit herabgesetzter Ausgangsabtastfrequenz
DE2039228A1 (de) Verfahren und Vorrichtung zum Konvertieren und Stellenwert-Verschieben von Zahlsignalen unterschiedlicher Codes in einer Datenverarbeitungsanlage
DE3127189C2 (de) Digitalfiltervorrichtung mit Resonanzeigenschaften
DE2211376C3 (de) Digitalfilter
DE4218769A1 (de) Verfahren und Anordnung zum Bilden der Summe einer Kette von Produkten
DE3640355A1 (de) Verfahren zur bestimmung des zeitlichen verlaufs eines sprachparameters und anordnung zur durchfuehrung des verfahrens
DE3345656C2 (en, 2012)
DE19637369C2 (de) Digitaler Signalprozessor mit Multipliziereinrichtung und -Verfahren
DE2253746A1 (de) Modul-signalprozessrechner
DE2200744A1 (de) Verfahren und Vorrichtung zum Aussortieren
DE1952020A1 (de) Verfahren und Einrichtung zum Addieren oder Subtrahieren einer Binaerzahl zum oder vom Inhalt eines assoziativen Speichers

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee