DE2444655C3 - Scheitelwertgleichrichter mit geringer Welligkeit der Ausgangsspannung - Google Patents

Description

Die Erfindung bezieht sich auf einen Scheitelwertgleichrichter mit zwei über einen Impedanzwandler mit großem Eingangs- und kleinem Ausgangswiderstand miteinander verbindbaren Ladekondensatoren, deren erster von den gleichgepolten Halbwellen der ersten Polarität einer Wechselspannung über einen einen Gleichrichter enthaltenden Ladekreis mit kleiner Zeitkonstante aufgeladen wird, während der zweite ausgangsseitig angeordnet ist und sich über einen Ausgangskreis mit sehr großer Zeitkonstar.te entlädt, wobei der zweite Ladekondensator ausgehend von den Halbwellen der zweiten Polarität in Abhängigkeit von der Betätigung eines im Takte der Wechselspannung steuerbaren ersten Schalters auf den Momentanwert der Ladespannung des ersten Ladekondensators umgeladen und anschließend der erste Ladekondensator kurzzeitig über einen zweiten Schalter entladen wird.

Ein Scheitelwertgleichrichter dieser Art ist aus der DE-OS 17 66 387 bekannt. Durch eine solche Schaltungsanordnung läßt sich erreichen, daß eine relativ schnelle Anpassung des angezeigten Meßwertes an den tatsächlichen Scheitelwert durchgeführt werden kann. Bei der bekannten Schaltung ist für die Ansteuerung des zweiten Ladekondensators eine im Längszweig liegende Diode vorgesehen, die bei zu starkem Absinken der Spannung am zweiten Ladekondensator einen Ladestrom fließen läßt.

Bei der Ausführungsform nach F i g. 6 der DE-OS 17 66 387 erfolgt die Ansteuerung des den zweiten Ladekondensator aufladenden elektronischen Schalters in Abhängigkeit von einer Spannung, die am Eingang der Schaltung mittels eines Rechenverstärkers gebildet wird. Dieser Rechenverstärker gibt ein Signal ab, wenn die an ihm liegende Eingangsspannung unter den im ersten Ladekondensator gespeicherten Spannungswert abfällt. Dieser Fall tritt kurz nach dem Erreichen des Maximums der jeweils im ersten Ladekondensator abgespeicherten Halbwelle ein. Dabei können Schwierigkeiten dadurch auftreten, daß bei mehrere Spannungsmaxima aufweisenden, also stark verzerrten Eingangswechselipannungen bereits im Bereich der Anstiegsflanke durch kleinere Nebcnmaxima Schaltbefehle an den der Anschaltung des zweiten Ladekondensators dienenden Schalter gegeben werden, die das Meßergebnis verfälschen, weil das tatsächliche Spannungsmaximum der zu erfassenden Wechselspannung noch gar nicht erreicht ist.

Zur Beseitigung dieser durch das Auftreten von Nebenmaxima bei der bekannten Schaltungsanordnung bedingten Schwierigkeiten ist in der DE-OS 17 66 387 ergänzend auf die Möglichkeit hingewiesen, einen eigenen Abfragetakt vorzusehen, der unabhängig von der zu messenden Wechselspannung einem ffeischwingenden Taktgeber zu entnehmen ist. Ein derartiger Taktgeber stellt jedoch einen zusätzlichen Aufwand dar und bringt, insbesondere bei der Messung innerhalb sehr breiter Frequenzbänder neue Schwierigkeiten mit sich.

In der DE-OS 17 66 387 ist in der in Fig.8 dargestellten Ausführungsform eine weitere Lösung für die durch die Nebenmaxima bedingten Schwierigkeiten angegeben. Die Meßanordnung wird hierbei so

aufgebaut, daß sie für beide Halbwellen arbeitet, d, h. es sind zwei paralle Meßkanäle vorgesehen. Die am Eingang der beiden Kanäle vorgesehenen Rechenverstärker steuern einen Speicher an, und zwar so, daß dieser zunächst nur einmal in eine bestimmte Lage umschalten kann, während er in die entgegengesetzte Lage nur vom Rechenverstärker der entgegengesetzten Polarität gebracht werden kann. Dies bedeutet, daß die Umschaltung mit Sicherheit erst in der nächsten Halbwelle erfolgt, allerdings hier ebenfalls wieder im Bereich der Spannungsmaxima. Der Nachteil dieser Schaltungsanordnung liegt vor allem darin, daß der Aufwand relativ hoch ist. Darüber hinaus treten bei sehr stark verzerrten Signalen, z. B. mit sehr steilen Anstiegsoder Abfallflanken trotzdem noch Schwierigkeiten hinsichtlich einer ausreichend genauen Erfassung des Umschaltzeitpunktes auf.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, in möglichst einfacher Weise ein Schaltkriterium für die Betätigung des der Umladung vom ersten Ladekondensator auf den zweiten Ladekondensator dienenden Schalters zu gewinnen. Gemäß der Erfindung, welche sich auf einen Scheitelwertgleichrichter der eingangs genannten Art bezieht, wird dies dadurch erreicht, daß der erste Schalter in Serie zum Ausgang des Impedanzwandlers angeordnet ist und daß die Steuervorgänge für die Betätigung des ersten Schalters von den Zeitpunkten der Nulldurchgänge abgeleitet werden, die jeweils an der Rückflanke der der Aufladung des ersten Ladekondensators dienenden Halbwellen der ersten Polarität auftreten.

Durch die Verwendung des in Serie liegenden ersten Schalters zusammen mit dem entsprechenden Impedanzwandler ergibt sich ein einfacher Aufbau für die Umsteuerschaltung und eine ausreichend zuverlässige Umspeicherung der Spannung von dem ersten Ladekondensator auf den zweiten Ladekondensator. Die Wahl des Zeitpunktes für die Umschaltung, nämlich dahingehend, daß der auf die zu messende Halbwelle folgende Nulldurchgang als Auslösung für die Steuervorgänge benutzt wird, vermeidet Schwierigkeiten, welche bei bekannten Anordnungen dadurch gegeben sind, daß auf Amplitudenmaxima abgestellt wird, wobei eine Unterscheidung zwischen Haupt- oder Nebenmaxima notwendig wird. Der Nulldurch^ang ist unabhängig von der jeweiligen Kurvenform sowohl in seiner zeitlichen Lage als auch in seiner Erfaßbarkeit wesentlich genauer zu bestimmen als irgendwelche maximale Amplitudenvrzrte und ist darüber hinaus von der Verzerrung, der Zahl und Art der Nebenmaxima usw. unabhängig.

Die Erfindung wird nachfolgend anhand einiger in der Zeichnung teilweise dargestellter, bevorzugter Ausführungsbeispiele naher erläutert. Dabei zeigt

F i g. 1 das Prinzip eines Ausführungsbeispiels,

Fig.2 Spannungs-Zeit-Diagramme zur Erläuterung der Wirkungsweise von F i g. 1 und

Fig. 3 eine zweckmäßige schaltungstechnische Durchbildung des Ausführungsbeispiels nach F i g. I.

In Fig. 1 ist der Eingang ί eines Scheiteiwertgleichrichters über eine Gleichrichterdiode Gl mit der ersten Belegung eines Speicherkondensators Cl verbunden, dessen zweite Belegung an das Bezugspotential geschaltet ist.

Parallel zu Cl ist ein Schalter 52 vorgesehen, über den Cl kurzzeitig en'Jiden wird. Die erste Belegung von Cl ist weiterhin an den nicht invertierenden Eingang eines Differenzverstärkers 2 geführt, dessen invertierender Eingang mit seinem Ausgang verbunden ist. Der Ausgang von 2 ist über einen Schalter 51 mit einem einpolig auf Bezugspotential liegenden Ladenkodensator C2 verbunden, dem ein im einzelnen nicht dargestellter Ausgangskreis über den Ausgang 3 parallel geschaltet ist. Der hochohmige Widerstand des Ausgangskreises an der Klemme 3 wird in F i g. 1 durch einen parallel zu C2 liegenden Widerstand Ra angedeutet

Die in Fig.2 über der Zeit t dargestellten Wechselspannung Ue liegt an der Eingangsklemme 1, während die ebenfalls über der Zeit dargestellte Spannung U1 am Speicherkondensator Cl auftritt. Die Funktionsweise der Schalter 51 und S 2 wird in F i g. 2 durch die zeitabhängigen Funktionsverläufe 4 und 5 veranschaulicht Die von den Zeitachsen dieser Verläufe nach oben abgesetzten, horizontalen Abschnitte bedeuten dabei jeweils den leitenden Zustand der Schalter während die in den Zeitachsen lieg?:*den Abschnitte den nicht leitenden Schalterzustand charakterisieren.

Fi g. 2 läßt erkennen, daß sich Cl nach dem Anlegen von Ue bis zum Zeitpunkt to auf den Spitzenwert von Ue auflädt. Dieser Spitzenwert wird dann zum Zeitpunkt des nächstfolgenden Nulldurchgangs ί 1 über den impedanzwandler 2 und den sich zu diesem Zeitpunkt schließenden Schalter 51 an den Ladekondensator C2 gelegt, wobei dieser infolge des extrem niederohmigen Ausgangswiderstand^s Ro von 2 sehr rasch auf diesen Spitzenwert aufgeladen wird. Die Anschaltung und Aufladung des Kondensators C2 über den geschlossenen Schalter 51 bleibt bis zum Zeitpunkt t2, d. h. bis zum nächsten Nulldurchgang von Ue, bestehen. Von dem folgenden Nulldurchgang i3 wird das Schließen des Schalters 52 abgeleitet, der dann weiterhin bis zum Zeitpunkt r4 geschlossen bleibt. In dieser Zeitspanne entlädt sich Cl, so daß die zwischen ί 4 und i6 auftretende, positive Halbwelte von Ue einen entladenen Speicherkondensator Cl vorfindet und diesen auf einen neuen Spitzenspannungswert beliebiger Größe auflädt, der beispielsweise auch kleiner sein kann als der Spitzenwert zum Zeitpunkt to. Über den von f6 bis /7 geschlossenen Schalter 51 wird C2 wieder an Cl angeschlossen, so daß eine rasche Aufladung von C2 auf den neuen Spitzenwert erfolgt. Dieser Aufladevorgang ist in F i g. 2 durch eine sprunghafte Änderung der am Ladekondensator C2 anliegenden, an 3 abgreifbaren Ausgangsspannung Ua berücksichtigt. In (8 beginnt dann die nächste Entladephase von Cl, die den Speicherkondensator zur Speicherung eines nächsten Spitzenspannungswertes beliebiger Größe vorbereitet. Durch einen sehr groCen Eingangswiderstand Hi des Impedanzwandlers 2 wird erreicht, daß sich der jeweils in Cl gespeicherte Spitzenspannungswert bis zur Übertragung auf den Ladekondensator C2 nicht wesentlich verringert.

Werden die Schalter 51 und 52 entsprechend F i g. 2 gesteuert, so gelingt es, die Spitzenwerte der Spannung Ue zu den Zeitpunkten to, ti usw., d. h. während jeder zweiten positiven Halbwelle, abzuspeichern und jeweils mit der zeitlichen Verzögerung einer Viertelperiode auf den Ladekondensator C2 und damit an den Ausgang 3 des Scheitelwertgleichrichters zu übertragen. Bis zur Aufladung auf einen neuen Spitzenwert behält dann C2 seine Spannung i.ü wesentlichen bei, da Ra entsprechend hochohmig gewählt ist.

Die Steuervorgänge an 51 und 52 können zeitlich auch so gelegt werden, daß lediglich der Spitzenwert jeder driften oder vierten positiven Halbwelle auf C2

durchgeschaltet wird, wenn dies den gestellten Anforderungen genügt. Auch in diesem Fall werden die Steuervorgänge von den Nulldurchgängen der Spannung Ue abgeleitet. Es besteht in jedem Fall die Möglichkeit, die genannten Steuervorgänge gegenüber den Nulldurchgängen um konstante Zeitabschnitte zu verzögern. Die einzuhaltenden Bedingungen bestehen darin, daß die Kondensatoren Cl und Cl in den Zeitpunkten der Nulldurchgänge nach jeder /Men Halbwelle (oder hiergegen verzögert) über den Impedanzwandler 2 und den Schaller 51 verbunden werden und daß der Speicheirkondensator Cl vor dem Beginn derselben η-ten Halbwellen, jedoch nach der jeweils vorhergehenden Parallelschaltungsphase, über 51 kurzzeitig entladen wird.

In Abweichung von Fig.'). kann die Steuerung von 51 und 52 auch so erfolgen, daß 51 zum Zeitpunkt f 1 geschlossen wird und nur über einen Teil der Zeitspanne fl — ti geschlossen bleibt, während 52 in dem restlichen Teil der Zeitspanne fl —(2 kurzzeitig geschlossen wird. Dies bringt einerseits den Vorteil mit sich, daß die Spitzenwerte jeder positiven Halbwelle von Ue berücksichtigt werden, hat jedoch andererseits den Nachteil, daß in Abhängigkeit von den dann fest vorzugebenden Schließungszeiten der Schalter 51 und 52, die nicht mehr in ihrer gesamten Länge von den Nulldurchgängen der Wechselspannung Ue automatisch festgelegt werden, der Frequenzbereich der Wechselspannung Ue in Richtung nach hohen Frequenzwerten begrenzt wird.

In Fig.3 ist eine zweckmäßige schaltungstechnische Durchbildung der Prinzipschaltung nach F i g. 1 dargestellt. Dabei wird zusätzlich ein als Differenzverstärker ausgebildeter Eingangsverstärker 6 vorgesehen, dessen nicht invertierender Eingang mit der Eingangsklemme 1 verbunden ist und dessen Ausgang über einen Gegenkopplungszweig mit der Antiparallelschaltung zweier Gleichrichter CV und Gl" mit dem invertierenden Eingang verbunden ist. Der Gegenkopplungszweig hat die Aufgabe, die in Durchlaßrichtung von Gl liegende Spannungsschwelle zu kompensieren, was dadurch geschieht, daß die Gegenkopplungswirkung bei einander angeglichenen Kennlinien der Gleichrichter Gl. G/'und G/"erst oberhalb dieser Spannungsschwelle einsetzt. Die Schalter 51 und 5 2 sind als Feldeffekttransistoren FTl und FT2 realisiert, die über ihre Basiselektroden angesteuert werden. Zur Ableitung der hierzu benötigten Steuerspanniingen wird die am Ausgang von 6 abgreifbu^ Wechselspannung Ue in einem Komparator 7 mit dem Bougspotential verglichen, wobei 7 eine gleichfrequcnte und gleichphasige Rechteckspannung 8 abgibt. Diese wird dem Zähleingang eines Flip-Flops FFl direkt und dem eines Flip-Flops FF2 über einen Negator 9 zugeführt Wenn im_ Ruhezustand der Flip-Flops dieAusgänge Q\ und Ql auf »L« und die Ausgänge Ql und Q2 auf »0« liegen, so ergibt sich beim Auftreten der ersten und jeder folgenden negativen Flanke von 8 eine Zustandsumkehr an den Ausgängen von FFI und bei der ersten und jeder folgenden positiven Flanke von 8 eine Zustandsumkehr an den Ausgängen von FFZ Legt man nun die Ausgangssignale von Ql und ^l an die Eingänge eines UND-Gatters 10 und die Ausgangssignale von QI und Q~i an die Eingänge eines weiteren UND-Gatters 11, so tritt im Zeitabschnitt /1 —/2 am Ausgang von 10 und im Zeitabschnitt /3— f4 am Ausgang von 11 jeweils ein logisches »L« auf, das nach einer Pegelanpassung in Anpassungsgliedern 12 und 13 zur Aussteuerung von FTI und FT2 in den leitenden Zustand zur Vergnügung steht.

Bevorzugte Anwendungsmöglichkeiten eines Scheitelwertgleichrichters nach der Erfindung ergeben sich in der elektrischen Meßtechnik bei der Gleichrichtung alternativ anschaltbarer Wechselspannungen, insbesondere solcher mit stark unterschiedlichen Amplituden.

Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Scheitelwertgleichrichter :nit zwei über einen Impedanzwandler mit großem Eingangs- und kleinem Ausgangswiderstand miteinander verbindbaren Ladekondensatoren, deren erster von den gleichgepolten Halbwellen der ersten Polarität einer Wechselspannung Ober einen einen Gleichrichter enthaltenden Ladekreise mit kleiner Zeitkonstante aufgeladen wird, während der zweite ausgangsseitig angeordnet ist und sich über einen Ausgangskreis mit sehr großer Zeitkonstante entlädt, wobei der zweite Ladekondensator ausgehend von den Halbwellen der zweiten Polarität in Abhängigkeit von der Betätigung eines im Takte der Wechselspannung steuerbaren ersten Schalters auf den Momentanwert der Ladespannung des ersten Ladekondensators umgeladen und anschließend der erste Ladekondensator kurzzeitig über einen zweiten Schalter entladen wird, dadurch gekennzeichnet, daß der erste Schalter (S 1) in Serie zum Ausgang des Impedanzwandlers (2) angeordnet ist und daß die Steuervorgänge für die Betätigung des ersten Schalters (51) von den Zeitpunkten der Nulldurchgänge (t 1, /6) abgeleitet werden, die jeweils an der Rückflanke der der Aufladung des ersten Ladekondensators dienenden Halbwellen der ersten Polarität auftreten.

2. Scheitelwertgleichrichter nach Anspruch I, dadurch gekennzeichnet, daß der erste Ladekoridensator (Ci) während Jer gesamten Dauer der auf den Nulldurchgang nach der ersten Polarität jeweils unmittelbar folgenden Ha'jwelle der zweiten Polarität über den Impedanzwandler (2) und den ersten Schalter (SX) an den zweiten Ladekondensator (CT) angeschaltet wird und während der nächsten Halbwelle der zweiten Polarität entladen wird.

3. Scheiielwertgleichrichter nach Anspruch I oder 2, dadurch gekennzeichnet, daß der Impedanzwandler (2) aus einem Differenzverstärker besteht, dessen nicht invertierender Eingang mit dem Speicherkondensator (Cl) beschaltet ist und dessen invertierender Eingang mit dem Verstärkerausgang verbunden ist.

4. Scheitelwertgleichrichter nach einem der Ansprüche 1 oder 3, dadurch gekennzeichnet, daß innerhalb der Dauer (ti, r6) einer Halbwelle der zweiten Polarität zuerst durch Schließen des ersten Schalters (51) die Aufladung des zweiten Ladekondensators (C2) und dann durch Schließen des zweiten Schalters (S 2) die Entladung des ersten Ladekondensators (C 1) vorgenommen wird.

5. Scheitelwertgleichrichter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuervorgänge um feste Zeitabschnitte gegenüber den Nulldurchgängen verzögert sind.

6. Scheitelwertgleichrichter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß von der Wechselspannung (Ue) eine gleichgrequente Rechteckspannung (8) abgeleitet wird, die den Zahleingängen zweier Flip-Flops (FFi, FF2) zugeführt wird, im Falle des einen Flip-Flops (FFT) jedoch über einen Negator (9), und daß jeweils von dem Ausgang des anderen Flip-Flops Signale abgegriffen und über Gatterschaltungen (10, 11) zur Steuerung des ersten (51) und zweiten Schalters (52) benutzt werden, die als elektronische Schalter, insbesondere Feldeffekttransistoren (FTi, FT2), ausgebildet sind.