DE2441452C3 - Anordnung zur Ultraschall-Nachrichtenübertragung - Google Patents

Anordnung zur Ultraschall-Nachrichtenübertragung

Info

Publication number
DE2441452C3
DE2441452C3 DE2441452A DE2441452A DE2441452C3 DE 2441452 C3 DE2441452 C3 DE 2441452C3 DE 2441452 A DE2441452 A DE 2441452A DE 2441452 A DE2441452 A DE 2441452A DE 2441452 C3 DE2441452 C3 DE 2441452C3
Authority
DE
Germany
Prior art keywords
signal
signals
matrix
code
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2441452A
Other languages
English (en)
Other versions
DE2441452A1 (de
DE2441452B2 (de
Inventor
Tetsuo Ito
Motohisa Nishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP48097157A external-priority patent/JPS5046401A/ja
Priority claimed from JP9717373A external-priority patent/JPS5547500B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2441452A1 publication Critical patent/DE2441452A1/de
Publication of DE2441452B2 publication Critical patent/DE2441452B2/de
Application granted granted Critical
Publication of DE2441452C3 publication Critical patent/DE2441452C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B11/00Transmission systems employing sonic, ultrasonic or infrasonic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Complex Calculations (AREA)

Description

Die Erfindung bezieht sich auf eine Anordnung zur Ultraschall-Nachrichtenübertragung nach dem Oberbegriff des Patentanspruchs 1.
Mit dem jüngsten Fortschritt in der Meerestechnologie besteht ein verstärkter Bedarf an einer Nachrichten- bzw. Datenübertragung unter Wasser, einschließlich eines Nachrichtenaustausches zwischen Tauchern und Bedienungsbefehlen für den Betrieb von Unterwasser-Erdbewegungsmaschinen, wie beispiebweise Flachbaggern, oder anderen Unterwasser-Ausrüstungen, um nur
tu einige zu erwähnen. Mit zunehmenden zu verarbeitenden Nachrichten besteht darüber hinaus ein immer stärkerer Bedarf an einer schnelleren und zuverlässigeren Nachrichtenübertragung.
Im allgemeinen verwendet eine Unterwasser-Nach-
■n richten-Übertragung Ultraschallwellen, mit deren Hilfe bereits zahlreiche Unterwasser-Nachrichtenübertragungsanordnungen entwickelt wurden. Eine dieser Anordnungen benutzt ein Verfahren, bei dem die zu übertragende Nachricht (das zu übertragende Datum)
v.\ codiert und auf einer Ultraschallwelle mit vorbestimmter Frequenz übertragen wird. Dieses Verfahren hat jedoch den Nachteil, daß die Übertragung mehrerer verschiedener Daten so viele Frequenzsignale wie verschiedene Daten erfordert. Ein bereits angeregtes
■>'> Verfahren, das diesen Nachteil vermeidet, überträgt die Daten in einem Binärcode, der zahlreiche Bits hat. Dieses zuletzt erwähnte Übertragungsverfahren besteht darin, daß ein Paar Frequenzsignale f\ und /b entsprechend den (Binär-)Bits »1« und »0« jeweils unter
h;i Wasser in regelmäßigen Zeitintervailen übertragen wird, wobei die Signale frequenzmäßig in f\ und /Ό getrennt sind und auf der Empfangsseite decodiert werden.
Während der Unterwasser-Übertragung interferie-
i,. ren jedoch einerseits die Ultraschallwcllen-Signalc mit Wellen, die vom Boden oder von der Oberfläche des Wassers oder von einem schwimmenden Gegenstand reflektiert werden, und der empfangene Ton hallt nach,
was andererseits zu einer »Nacheilung« Führt
Ein derartiger Nachhai! tritt nicht nur bei einer Übertragung unter Wasser, sondern auch bei einer Übertragung über Land auf, insbesondere wenn dort Hindernisse wie z. B. Berge, Hügel, zahlreiche hohe Gebäude od. dgl. vorhanden sind. In dem zuletzt genannten Fall können die übertragenden Ultraschallwellen oder elektromagnetischen Wellen mit an den Hindernissen reflektierten Wellen interferieren oder unechte Wellensignale bilden. Diese Erscheinung wird allgemein als »Mehrweg« (Echo) bezeichnet und ist dem Nachhall bei der Unterwasserübertragung sehr ähnlich.
Um den nachteilhaften Einfluß des Nachhalls auszuschließen, ist es erforderlich, eine Ultraschallwelle eines Bits zu übertragen, nachdem ein möglicher Nachhall der Ultraschallwelle des vorhergehenden Bits vollständig ausgeschlossen wurde, so daß eine beträchtliche Zeitdauer zur vollständigen Übertragung aller Daten einschließlich mehrerer Bits erforderlich ist
insbesondere müssen für die Zeit, die zum vollständigen Ausschluß des Nachhalls in der Unterwasse; Umgebung erforderlich ist, ungefähr 100 ms für ein Bit der Information angesetzt werden, so daß es beispielsweise 1 s erfordert, um die Daten von 10 Bits zu übertragen.
Zusätzlich zu dem oben erwähnten Nachteil der zu einer niedrigen Nachrichten- bzw. Datenübertragungsgeschwindigkeit führt, verursacht der Umstand, daß die für die Datenübertragung erforderliche Zeit desto länger wird, je mehr Daten zu übertragen sind, wobei die Menge der zu übertragenden Daten von der Anzahl der Bits abhängt, zu dem Mangel, daß die Daten stärker durch Rauschen nachteilhaft beeinflußt werden.
Bei der Anordnung zur Ultraschall-Nachrichtenübertragung nach dem Hauptpatent (Patentanmeldung P 23 47 146.7-35) sind mehrere Frequenzsignale in verschiedenen Ordnungen in verschiedenen Zeiten angeordnet, und jede der sich ergebenden Permutationen bilden ein zu übertragendes und empfangendes Einheitsdatum. Wenn das zu übertragende Einheitsdatum beispielsweise als Zahl 1, 2, 3... oder π oder als Buchstabe A, B, C.... oder Z bestimmt ist, werden abhängig von den Permutationen der Frequenzsignale verschiedene Muster gebildet, die den jeweiligen zu übertragenden Daten einschließlich der Zahlen 1, 2, 3... η und der Buchstaben A, B, C,...Z im voraus entsprechen oder zugeordnet sind. Indem so die Permutationsmuster nacheinander auf der Senderseite ausgesandt werden, ist es möglich, die übertragene Information insgesamt durvh Decodierung der Folgemuster der Einheitsdaten zu ermitteln. Dabei ist es erforderlich, jine Einrichtung vorzusehen, die zahlreiche eintreffende Einheitsdaten unmittelbar auf der Empfängerseite decodieren kann.
Diese Ultraschail-Nachrichtenübertragungs-Anordnung ist grundsätzlich sehr vorteilhaft wegen ihrer verringerten Nachhall-Übertragungsinterferenzen und ihrer höheren Übertragungsgeschwindigkeit
Bei zahlreichen Daten- bzw. Nachrichtenübertragungsanordnungen sind jedoch die in den Eingang eingespeisten oder am Ausgang abgegriffenen Daten bzw. Nachrichten in der Form von Binärzahlen oder binärcodierten Dezimalzahlen. Insbesondere in den letzten Jahren ist es oft üblich, daß die Daten in der Datenverarbeitungsanlage vor und nach der Übertragung und dem Empfang verarbeitet werden.
Es ist daher Aufgabe dt.' Erfindung, die Anordnung zur Ultraschall-Nachrichtenübertragung nach dem HauDtoatent derart auszubilden, daß sie sende- und/oder empfangsseitig ohne weiteres an eine mit einem numerischen Code arbeitende Datenverarbeitungsanlage anschließbar ist
Die Lösung dieser Aufgabe erfolgt erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspmchs 1 angegebenen Merkmale.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen enthalten.
Die erfindungsgemäße Anordnung sieht also sende- bzw. empfangsseitig jeweils eine Einrichtung zum Umsetzen numerischer Codes von Binärzahl oder binärcodierten Dezimalzahlen in Frequenzen-Permutationscodes bzw. zur Umkehrung dieser Umsetzung vor. Im einzelnen:
Erfindungsgemäß wird ein numerischer Code als Einheitsdatum einschließlich einer Binärzahl oder einer binärcodierten Dezimalzahl mit einer vorbestimmten Anzahl von Bits verwendet Weiterhin wird ein gegebener numerischer Code von mehr<Ten derartigen numerischen Codes in einer Grundmatrix der Frequenzpermutationscodes aus mehreren verschiedenen Frequenzsignalen umgewandelt Mehrere Zahlen, die durch die Verarbeitung von mehreren Gewichtskonstar.ten abhängig von der Zahl der Bits, die in jedem der numerischen Codes enthalten sind, und von den oben erwähnten Zahlen erhalten werden, die den numerischen Codes zugeordnet sind, werden als in der Zahl der Verschiebungen der Elemente der Grundmatrix gleich betrachtet. Auf diese Weise werden mehrere verschie-
jo dene Frequenzsignale entsprechend zu den Elementen der Matrix der Permutationscodes, die neu durch Verschiebung der Elemente erhalten sind, nacheinander auf der Sendeseite ausgesandt. Auf der Empfangsseite werden andererseits die Frequenzsignale nacheinander
r. empfangen und gespeichert sowie durch eine Verarbeitungseinrichtung (Prozessor) geführt, um zu ermitteln, wieviele Verschiebungen durchgeführt werden müssen, daß die Matrixelemente der gespeicherten Permutationscodes so identisch mit den Elementen der Grun-imatrix sind, daß eine durch Verarbeitung der erfaßten Zahl der Verschiebungen und der Gewichtskonstanten erhaltene Zahl mit der auf der Sendeseite verwendeten Zahl identisch ist.
Es wird also eine Nachrichtenübertr-ogungsanord-
r> nung angegeben, bei der die zu übertragende Nachricht bzw. Information mehrere Einheits- oder Elementarinformationen hat, deren jede durch einen numerischen Code einer Binärzahl oder einer binärcodierten Dezimalzahl mit einer vorbestimmten Anzahl von Bits
-in seinerseits angezeigt ist. Einer der numerischen Codes bildet eine Grundmatrix eines Frequenz-Permutationscodes mit mehreren Frequenzsignalen. Die Anzahl, mit der die Intormation in der Form numerischer Codes die Elemente der Grundmatrix aufgrund von Gewichtskovi-
v stanten verschiebt, die durch die Anzahl der Bits bestimmt sind, wird erfaßt. Jeder numerische Code wird in einen Permutationscode abhängig von der oben erwähnten Erfassmg umgewandelt und auf der Sendeseite in der Form von mehreren verschiedenen
wi Frequenzsignalen entsprechend den Elementen des verschobenen Permutationscode übertragen. Die so übertragenen Frequenzsignale werden empfangen und nacheinander gespeichert, und es wird ermittelt, wieviele Verschiebui.g-jn erforderlich sind, daß die
h> Matrixelemente des gespeicherten Permutationscode mit der Grundmatrix identisch sind. Der Permutations code wird in einen numerischen Code durch Berechnung der erfaßter Anzahl der Verschiebungen und der
Gewichtskonstanten umgewandelt.
Die Ausbildung der Nachrichtenübertragungs-Anordnung nach dem Hauptpatent mit Codierer bzw. Decodierer auf der Sende- bzw. der Empfangsseite ermöglicht, die Nachrichtenübertragungsgeschwindigkeil einerseits merklich anzuheben und bei Verwendung mit der Nachrichtenübertragungsanordnung nach dem Hauptpatent die Zuverlässigkeit bei solchen Betriebsarten wie einem Austausch von Information verschiedener Arten und einer Fernsteuerung zahlreicher Ausrü- stungen zu verbessern. Insbesondere ist die erfindungsgemäße Anordnung geeignet zur Fernsteuerung von Unterwasser-Vorrichtungen durch eine Ultraschallwelle einschließlich des Startens, Anhaltens und einer Umkehrbewegung von Unterwasser-Erdbewegungs- f> maschinen sowie des Ausrichtens von Unterwasser-Erdbewegungsmaschinen im Hinblick auf die Verhinderung eines fehlerhaften Betriebes der Unterwasser-Vorrichtung aufgrund eines Nachhalls, im Hinblick auf eine glatte Verarbeitung einer ständig ansteigenden Informationsmenge sowie im Hinblick auf das Erfordernis einer höheren Geschwindigkeit der Datenübertragung.
Im folgenden werden wahlweise - auch in Zusammensetzungen — die Begriffe »Nachrichten« und »Daten« verwendet.
Die Ausbildung der Nachrichtenübertragungs-Anordnung nach dem Hauptpatent mit Codierer bzw. Decodierer auf der Sende- bzw. der Empfangsseite ermöglicht, die Nachrichtenübertragungsgeschwindigkeit einerseits merklich anzuheben und bei Verwendung so mit der Nachrichtenübertragungsanordnung nach dem Hauptpatent die Zuverlässigkeit bei solchen Betriebsarten wie einem Austausch von Information verschiedener Arten und einer Fernsteuerung zahlreicher Ausrüstungen zu verbessern. Insbesondere ist die erfindungs- gemäße Anordnung geeignet zur Fernsteuerung von Unterwasser-Vorrichtungen durch eine Ultraschallwelle einschließlich des Startens, Anhaltens und einer Umkehrbewegung von Unterwasser-Erdbewegungsmaschinen sowie des Ausrichtens von Unterwasser- Erdbewegungsmaschinen im Hinblick auf die Verhinderung cmca tci'tici iiciiicit LvCtPiCuCS uCT «„,riiCrvVäööCr- » ΟΓ- richtung aufgrund eines Nachhalles, im Hinblick auf eine glatte Verarbeitung einer ständig ansteigenden Informationsmenge sowie im Hinblick auf das Erfordernis einer höheren Geschwindigkeit der Datenübertragung. Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigt
F i g. 1 eine Tabelle zur Erläuterung der Beziehung zwischen den mit der erfindungsgemäßen Datenüber- so tragungsanordnuitg zu übertragenden Daten und den hierfür verwendeten Permutationscodes,
Fig.2 ein Blockschaltbild einer erfindungsgemäßen Datenübertragungsanordnung,
F i g. 3,4a, 4b, 4b', 4c, 4c', 4d, 5a, 5b, 5c und 5d Tabellen zur Erläuterung des Grundbetriebsprinzips der Erfindung,
Fig.6 ein Blockschaltbild eines erfindungsgemäßen Umsetzers auf der Sendeseite,
F i g. 7 ein Blockschaltbild eines Beispiels von Oberbrückungsschaltungen, die in der Anordnung der F i g. 6 enthalten sind,
Fig.8 und 9 Zeitdiagramme zur Erläuterung des Betriebs der in der F i g. 6 dargestellten Schaltung,
Fig. 10 eine Tabelle zur Erläuterung des Betriebs des in der F i g. 6 gezeigten Binärzählers und Decodierers,
F i g. 11 ein Blockschaltbild eines erfindungsgemäßen Umsetzers auf der Empfangsseite,
Fig. 12 und 13 Zeitdiagramme zur Erläuterung des Betriebs des in der F i g. 11 dargestellten Umsetzers auf der Empfangsseite,
Fig. 14 eine Tabelle zur Erläuterung des Betriebs des Binärzählers und Decodierers, die in der Fig. 11 dargestellt sind, und
Fig. 15a bis 15d Tabellen zur Erläuterung des Grundprinzips der Erfindung.
Bevor die Erfindung näher erläutert wird, soll das allgemeine Grundprinzip anhand der Figuren näher erläutert werden, nach dem die erfindungsgemäßc Datenübertragungsanordnung arbeitet.
Die Übertragungsfolge von π Frequenzen /i, f2,... f, wird verändert,und diese werden wie folgt codiert:
(\Ji, ■ ■■ fn-\. fn
Jede der Frequenzzeilen wird als Einheitsdaturn übertragen, so daß es möglich ist, so viele verschiedene Einheitsdaten wie die Fakultät der Zahl n, d. h. n\, zi erhalten (im folgenden lediglich als »Datum« bezeichnet). Die F i g. 1 zeigt die Beziehung zwischen dem Datum und den Permutationscodes, die in einet derartigen Übertragungsanordnung verfügbar sind. Zur Vereinfachung des Verständnisses sollen die Permutationscodes betrachtet werden, die aus vier Frequenzsignalen /i bis Λ verfügbar sind. Wie aus der Fig. 1 hervorgeht, sind 24 Permutationen der Daten einschließlich Da bis Dn für die Übertragung verfügbar.
In der F i g. 2, die eine Ausbildung des Senders unc Empfängers nach der erfindungsgemäßen Datenüber tragunganordnung zeigt, sind 24=4! verschieden« Daten zur Übertragung aufgrund der Permutationscodes der vier Frequenzsignale /i, /j, /3 und U (Fig. Γ verfügbar. In der Fig.2 hat der Sender einer Permutationscodierer 1 für Frequenzkomponenten einen Steuerzeitgeber 2, eine Sendesteuerstufe 3 unc einen Wellensender TR. Der Empfänger hat dageger einen Frequenztrenner 4, eine Folgesteuerstufe 5, einer Steuerzeitgeber 6 und einen Wellenempfänger RE
Scr H"*tricfc 0~Z S^H—****0 llnr^ Pmnfönodi-c u/irrl irr
folgenden kurz erläutert Es soll angenommen werden daß von den 24 Daten eine Binärzahl entsprechend den Datum Dx 2 in den Permutationscodierer 1 eingcspeis wird. Die Frequenzsignale werden in einen Permuta tionscode einschließlich /i, /3, Λ, /2. die in diesel Reihenfolge angeordnet sind, durch den Permutations codierer 1 umgewandelt Wenn der Permutationscode durch Frequenzkomponenten so bestimmt ist werder Ansteuerimpulse durch den Steuerzeitgeber in regelmä Bigen Zeitintervallen erzeugt die die Sendesteuerstufe 2 in Übereinstimmung mit dem Frequenzpermutationscode erregen, mit dem Ergebnis, daß Ultraschallwelle^! gnale mit Frequenzen, die dem Datum Dx 2 entsprechen vom Wellensender 77? fortgepflanzt werden. Die se vom Sender fortgepflanzten Signale werden durch der Wellenempfänger RE auf der Empfangsseite empfan gen, durch die Frequenztrennstufe 4 in die Frequenzkomponenten f\ bis /4 zerlegt und mit den durch der Steuerzeitgeber 6 erzeugten Ansteuerimpulsen verglichen. Die Frequenz-Folgesteuerstufe 5 dient zui Speicherung der vom Sender ankommenden Daten ir den ursprünglichen numerischen Codes durch Erfassung der zeitlichen Reihenfolge, in der die vier Frequenzkomponenten f\ bis U empfangen werden, wobei die Reihenfolge für das Datum D3 »/1, /3, /4, /2« beträgt Die oben erläuterte Datenübertragungsanordnung
die als Abwandlung einer Frequenzpermutation angesehen werden kann, hat ihre volle Fähigkeit auf dem Gebiet der Unterwasser-Nachrichtenübertragung durch Verwendung von Ultraschallwellen, wie dies oben erwähnt wurde, und dies ist gerade der Grund dafür, daß die Datenübertragungsanordnung eine Einrichtung zur Umset''ing der Daten in der Form eines numerischen Code in dnen Permutationscode mit Frequenzsignalen und einen anderen Umsetzer zur Umsetzung eines derartigen Permutationscode in einen numerischen Code erfordert. Diese erfindungsgemäßen Umsetzer werden im folgenden näher erläutert.
Das Grundprinzip der Erfindung wird zunächst anhand des Umsetzers für numerische Codes in Permutationscodes auf der Senderseite näher erläutert.
Wenn die Trigger- oder Ansteuerimpulssignale, die bei der Übertragung von η verschiedenen Frequenzsignalen /Ί, /2,... f„ verwendet werden, als Pi, P2,.. ■ Pn definiert werden, dann sind die Daten aus der Zeitfolge der Frequenzsignale /Ί, /2,.. Jn gleichwertig zu den
Daten aus der Zeitfolge der Impulssignale Pi, P2 Pn,
die beide die gleichen Permutationscodes sind. In diesem Zusammenhang können die Impulssignale Pi,
P2 Pn als Grund- oder Elementarsignale bezeichnet
werden, da sie die Elemente des Permutationscodes darstellen.
Das auf den Permutationscodes beruhende Datum
hat nicht nur die Elementarsignale Pi, P? Pn, sondern
auch die Dimension der Zeit. Deshalb kann in einer Matrix D = (d;j) mit der Dimension einer Zeile einscnließlich der Elementarsignale Pi. P2,..., Pn und der Dimension einer Spalte einschließlich der Zeitfolge /1.
/2 t„ ein gegebenes Datum in einer Matrix mit η
Zeilen und η Spalten ausgedrückt werden, wenn das Element d,j als »1« definiert wird, wenn das Elementarsignal P, im Zeitpunkt i> vorliegt, und als »0«, wenn kein Elementarsignal P,im Zeitpunkt (,vorhanden ist.
Beispielsweise stellt die Matrix, bei der alle Diagonalelemente da den Wert »1« und die übrigen Elemente den Wert »0« haben, das Datum mit dem «o Permutationscode Pi, P2 Pn-1, Pn dar. Dieses Datum
Das Diagramm der Fig.4a zeigt andererseits eine Matrix aus Elementen d,j, die von Elementarsignalen Pi bis Pi abgeleitet sind, wobei die Elementarsignale Pi bis Pt in einer Zeile und die Zeitfolgen tt bis U in einer Spalte vorgesehen sind. Die Matrix der Fig.4a zeigt die Grundmatrix des Girunddatums Do, wobei die Diagonalelemcnle alle »1« und die übrigen Elemente alle »0« sind.
Das Grunddatum des auf dieser Grundmatrix beruhenden Permutationscode ist definiert als numerischer Code »0000 0«. Unter diesen Bedingungen wird weiter unten näher erläutert, welcher numerische Code der Daten D\ bis Dn welchen der Permutationscodes einschließlich der Elementarsignale Pi bis P4 entspricht.
Wenn eine Matrix eine Abwandlung der Grundmatrix ist und ein »!«-Signal in jeder Zeile und Spalte enthält, so zeigt dies eine der Permutationen an, die von den Elementarsignalen Pi bis P4 verfügbar sind. Wenn deshalb die Grundmatrix entsprechend einer den numerischen Werten der numerischen Codes zugeordneten Regel abgewandelt ist, so ist es möglich, die numerischen Codes, die die Daten D\ bis Dn darstellen, in Permutationscodes umzuwandeln, die auf dem Grunddatum D0 beruhen. Eine derartige Abwandlung wird so durchgeführt, wie dies weiter unten näher erläutert ist.
Zunächst werden alle Elemente in jeder Zeile der Matrix zu einer nächsten Zeile in einer Richtung der Schleife erste Zeile — zweite Zeile - dritte Zeile — vierte Zeile und wieder erste Zeile verschoben. Das heißt, die Elemente der ersten Zeile werden zur zweiten Zeile verschoben, die Elemente der zweiten Zeile zur dritten Zeile ... und die Elemente der vierten Zeile zur ersten Zeile. Diese Verschiebung wird bei der Matrix so oft durchgeführt, wie die Zahl der Einheiten der ersten Gewichtskonstanten beträgt, die im numerischen Wert des betreffenden numerischen Codes enthalten ist, der das in der F i g. 3 gezeigte Datum darstellt. Folglich werden alle Elemente in jeder Zeile der ursprünglichen Matrix (Fig.4a) zu einer Zeile verschoben, die die n-te Zeile von jeder Zeile in einer Richtung der oben
l Qh|if i
!»«»«« nlr f ·*»~+ΛΛη**·—τ* ι·η<4 /Jio nn
Matrix als Grundmatrix bezeichnet.
Zur Erleichterung des Verständnisses wird im folgenden ein Fall betrachtet, bei dem ein numerischer Code einer Binärzahl in einen Permutationscode umgesetzt wird, der die zeitliche Folge der vier Elementarsignale Pi, P2, P) und P4 wiedergibt.
In der F i g. 3 werden Daten Cb bis D23, die aus den Permutationen der vier Elementarsignale Pi bis P4 wie in der F i g. 1 abgeleitet sind, durch die Binärzahlen von »000 00« bis »10 111« mit dem Datum Db des numerischen Code »0000 0« als Grunddatum ausgedrückt
Nunmehr werden die numerischen Werte 3!, 2! und 1! jeweils als erste, zweite und dritte Gewichtskonstante definiert. Die Ergebnisse der Überführung hinsichtlich der Einheit jeder Gewichtskonstanten in der Reihenfolge der Größe, die in den numerischen Werten der numerischen Codes enthalten sind, die die Daten Db bis Dn darstellen, sind in der Fig.3 gezeigt Für beispielsweise das Datum Di5 enthält die Binärzahl »Olli 1« oder 15 als Dezimalzahl zwei Einheiten der ersten Gewichtskonstanten 31 Der Rest von 15, d. h, 15-3! χ 2 = 3, enthält eine zweite Gewichtskonstante 21 und hiervon wiederum der Rest, dh-, 15-3! χ 2 - 2! = 1, enthält eine dritte Gewichtskonstante 1L
Einheiten der ersten Gewichtskonstante gleich ist, die im numerischen Wert eines betreffenden numerischen Codes enthalten ist.
Dies wird als erste Verschiebung bezeichnet. Nach dieser ersten Verschiebung wird die zweite Verschiebung so durchgeführt, daß der Matrixteil ausschließlich der ersten Spalte und der Zeile, die eine »1« in ihren ersten Spalten enthalten, in der gleichen Richtung wie die erste Verschiebung so oft verschoben wird, wie der Anzahl der Einheiten der zweiten Gewichtskonstanten für den betreffenden numerischen Code gleich ist Auf ähnliche Weise wird die dritte Verschiebung, d. h, der Teil der Matrix ausschließlich der ersten und zweiten Spalte und der Zeilen, die eine »1« in ihren ersten und zweiten Spalten enthalten, wird so oft wie die Zahl der Einheiten der dritten Gewichtskonstanten nach Abschluß der zweiten Verschiebung verschoben.
Ein Beispiel wird weiter unten für das Datum Di5 in der Form des numerischen Codes »01111« oder 15 in einer Dezimalzahl (F i g. 3) gegeben. Das Ergebnis der ersten Verschiebung ist in der F i g. 4b dargestellt in der die Verschiebung der Elemente der Grundmatrix zweimal durchgeführt wird, da der numerische Wert von As (F i g. 3) zwei Einheiten der ersten Gewichtskonstanten 3! enthält, und dadurch liegen die Elemente in jeder Zeile der Grundmatrix in einer neuen Matrix
(F i g. 4b) in einer Zeile, die von jeder Zeile zwei Zeilen entfernt ist. Danach wird die zweite Verschiebung so durchgeführt, daß der Teil der Matrix, der in der F i g. 4b durch Strichlinien umgeben ist, ausschließlich der ersten Spalte und der eins »1« in der ersten Spalte enthaltenen Zeile, d.h., der in der Fig.4b' insgesamt dargestellte Teil der Matrix, um eine Zeile so oft wie die Anzahl der Einheiten der zweiten Gewichtskonstanten verschoben wird, was zu der in der F i g. 4c gezeigten Matrix führt. Schließlich wird in einer dritten Verschiebung der Teil der Matrix ausschließlich der ersten und zweiten Spalte und der Zeilen mit einer »1« in den ersten und zweiten Spalten, wie dies durch eine Strichlinie in der Fig.4c gezeigt ist, d. h., der Teil der Matrix, der insgesamt in der Fig. 4c' gezeigt ist, um eine Zeile verschoben, was zahlenmäßig gleichwertig zur Anzahl der Einheiten der dritten Gewichtskonstanten ist, so daß sich die in der
17. ~ ΛΑ Λ ..i.lli. Ii.
- lg TUU(Ii(Vj -■-■
Auf diese Weise wird die Matrixumwandlung, die auf der Grundmatrix mittels Verschiebungen beruht, die der Zahl der Gewichtskonstanten zugeordnet sind, durchgeführt. Auf diese Weise wird das Datum 15 in eine Permutation der Elementarsignale umgewandelt, d. h. »P3, P], Pt, P2«, was durch die in der Fig.4b gezeigte Matrix gegeben ist.
Durch Durchführung einer ähnlichen Matrixvertauschung ist es möglich, ein anderes Datum entsprechend einem der Permutationscodes einschließlich der EIementarsignaie Pi, P7, Pj und P* zu erhalten. Als Ergebnis kann ein numerischer Code in einen Permutationscode durch Erfassung der Zahl jeder Gewichtskonstanten, die in dem numerischen Wert des besonderen numerischen Codes enthalten ist, und durch Austausch der Grundmatrix entsprechend einer Verschiebungsregel umgewandelt werden, die der Zahl der Gewichtskonstanten zugeordnet ist. In diesem Zusammenhang können die Gewichtskonstanten als (m-1)!, (m-2)!,. ..,2!, 1! definiert werden, wobei mdie Zahl der Elementarsignale ist, so daß die Gewichtskonstanten für vier Elementarsignale 3!, 2!, 1! sind.
Bei der obigen Beschrcibune wurde Wert darauf gelegt, das Verständnis der erfindungsgemäßen Datenübertragungsanordnung zu erleichtern, indem auf einen Fall Bezug genommen wurde, bei dem ein Binärcode 5 Bits umfaßt und ein numerischer Code in einen Permutationscode umgesetzt wird, der durch die Permutation von vier verschiedenen Elementarsignalen dargestellt ist. Zusätzlich ist es möglich, einen Binärcode mit π Bits (n = 2, 3, 4,...) in einen Permutationscode umzusetzen, der aus der Permutation von m verschiedenen Signalen (m!>2n) abgeleitet ist. In diesem Fall müssen die Gewichtskonstanten (m-1)!, (m-2)!,... 2!, 1! in Binärcodes eingestellt werden.
Weiterhin kann ein binärcodierter Dezimalcode in einen Permutationscode umgesetzt werden, der aus der Permutation von m verschiedenen Signalen (/n>10/1/4) abgeleitet ist, obwohl es erforderlich ist, daß die Gewichtskonstanten in binärcodierte Dezimalcodes eingestellt sind.
Im folgenden wird das Grundbetriebsprinzip der Erfindung anhand des Umsetzers näher erläutert, der einen Permutationscode in einen numerischen Code auf der Empfangsseite umsetzt
Zur Vereinfachung wird wie bei der obigen Beschreibung des Senderbetriebsprinzips ein Fall betrachtet, bei dem ein Permutationscode, der aus der Zeitfolge von vier Frequenzen /j bis U abgeleitet ist, in einen Binärcode umgesetzt wird.
Es soll angenommen werden, daß unter den in der Fig. 3 dargestellten Daten die Elementarsignale P2, P\, P^ und P), die einen Permutationscode entsprechend dem Datum Dn bilden, in der dargestellten Reihenfolge empfangen werden, wobei die sich ergebende Matrix in der Fig. 5b gezeigt ist und die in der Fig. 5a dargestellte Grundmatrix vier Elementarsignale P\ bis Pt aufweist. Der Umsetzer auf der Empfangsseite ist so aufgebaut, daß zur Anpassung der Matrix des empfangenen Datums Du mit der Grundmatrix die Erfassung so oft durchgeführt wird, wie das Bit »1« in jeder Zeile des Datums Du verschoben ist und die Anzahl der verschobenen Zeilen in jeder Spalte wird mit den oben erwähnten Gewichtskonstanten multipliziert, so daß deren Summe in der Form eines Binärcodes oder eines binärcodierten Dezimalcodes angezeigt ist.
Die das Datum Dn darstellende Matrix wird auf die
die in der Fig. 5a gezeigte Grundmatrix angepaßt ist.
Die erste Verschiebung wird auf »I« in der ersten Zeile und ersten Spalte der Grundmatrix bezogen. Auf ähnliche Weise wird die Verschiebung nacheinander bezüglich»!« in der zweiten Zeile und zweiten Spalte, in der dritten Zeile und dritten Spalte, in der vierten Zeile und vierten Spalte der Grundmatrix jeweils durchgeführt. Die erste Verschiebung wird zur Verschiebung der Elemente in der Zeilenstellung in einer Schleifenrichtung von der vierten Zeile zur dritten Zeile zur zweiten Zeile zur ersten Zeile und wieder zur vierten Zeile durchgeführt, während die zweite Verschiebung und die folgenden Verschiebungen auf ähnliche Weise bewirkt werden. In der folgenden Beschreibung wird eine »1« in der Grundmatrix, auf die die /-te Verschiebung konzentriert ist, als /-te »1« bezeichnet.
Die erste Verschiebung überdeckt die gesamte Matrix, während die zweite Verschiebung und die folgenden Verschiebungen, d. h., die /-te Verschiebung, in der / nicht kleiner als 2 ist, lediglich den Teil der Matrix ausschließlich der Zeilen und Spalten betreffen, in denen die erste bis zur (1— 1 )-ten eine »1« enthalten.
Bei der ersten Verschiebung für das Datum Du wird die gesamte Matrix um eine Zeile verschoben, mit dem Ergebnis, daß, wie in der Fig. 5c gezeigt ist, »1« in der ersten Spalte die Lage der gleichen ersten Zeile und ersten Spalte wie bei der Grundmatrix der Fig.5a annimmt.
Bei der zweiten Verschiebung wird der Teil der Matrix ausschließlich der ersten Zeile und ersten Spalte, die die erste »1« enthalten, d. h„ der in der F i g. 5c durch
Strichlinien umschlossene Teil der Matrix, schleifenförmig durch die vierte Zeile, dritte Zeile, zweite Zeile und erste Zeile in dieser Reihenfolge verschoben. In diesem Fall bewirkt die Verschiebung um zwei Zeilen, daß das Bit »1« in der zweiten Spalte die gleiche Stelle der zweiten Zeile und zweiten Spalte wie bei der Grundmatrix der F i g. 5d annimmt.
Auf ähnliche Weise wird die dritte Verschiebung so durchgeführt, daß der durch eine Strichlinie in der F i g. 5d umgebene Matrixteil um eine Zeile verschoben wird, mit dem Ergebnis, daß die Bits »1« in der dritten und vierten Spalte beide die gleiche Lage wie bei der Grundmatrix annehmen.
Auf diese Weise muß die Matrix für das Datum Dn jeweils um eine Zeile, zwei Zeilen und eine Zeile in der ersten, zweiten und dritten Verschiebung verschoben werden. Die Anzahl der für jedes Datum D0 bis Dn erforderlichen Verschiebungen ist in der F i g. 3 gezeigt.
Aus der F i g. 3 geht hervor, daß bei vier Frequenzsi-
gnalen die erste Verschiebung maximal dreimal, die /weite Verschiebung maximal zweimal und die dritte "■■ erschiebung einmal durchgeführt wird, wodurch es möglich ist, jedes Datum durch eine Kombination der Zahl der Verschiebungen zu kennzeichnen.
Deshalb werden die Zahl der ersten Verschiebungen durch die Gewichtskonstante 3!, die Zahl der zweiten Verschiebungen durch die Gewichtskonstante 2! und die Zahl der dritten Verschiebungen durch die Gewichtskonstante 1! multipliziert, und durch Bildung der Summe ist es möglich, die Daten Cb bis Da mittels der Dezimalzahlen von 0 bis 23 anzuzeigen.
Wenn als Ergebnis die Multiplikation der Gewichtskonstanten und die Addition für die Summe mittels Binärcodes oöer binärcodierter Dezimalcodes durchge- is führt wird, kann ein Datum in der Form eines Permutationscodes in einen Binärcode oder einen
Unabhängig von dem Grundbetriebsprinzip der Erfindung soll ljrauf hingewiesen werden, daß die oben beschriebenen Umsetzer für den Sender und Empfänger in einer einzigen Datenübertragungsanordnung eingeschlossen sind. Dies ergibt sich daraus, daB eine erfolgreiche Datenübertragung nicht durchgeführt werden kann, wenn der erfindungsgemäße Umsetzer !ediglich auf der Sende- oder Empfangsseite vorgesehen ist.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels für die Sendeseite der Datenübertragungsanordnung anhand der F i g. 6 näher erläutert.
In der Fig. 6, die einen Fall erläutert, bei dem der numerische Code »10 111« oder 23 als Dezimalzahl in einen Permutationscode umgesetzt wird, sind vorgesehen ein Monoflop 101, das ein einziges Impulssignal am Ausgangsanschluß Q erzeugt, wenn das Eingangssignal im Zustand »1« ist, und UND-Glieder 102 bis 111, die durch die Ausgangssignale von den Anschlüssen Q und Q des Monoflops 101 gesteuert sind Weiterhin sind vorgesehen ODER-Glieder 112 bis 117, Gewichtskonstaiiten-Stellglieder 118 bis 120 zur Einstellung der Binärzahlen »1 10«, »0 10« und »0 01« jeweils entsprechend den vorbestimmten Gewichtskonstanten 3!, 2! und Η UND-Glieder 121 bis 129 und ODER-Glieder 130 bis 132 Die UND-Glieder 121 bis 129 und die ODER-Glieder 130 bis 132 wählen eines der « Gewichtskonstanten-Stellglieder 118 bis 120 aus und greifen die Binärzahl heraus, die damit in der Form von «Ί, w 2, w 3 des numerischen Signals w zugeordnet ist, abhängig von einem Steuersignal, das durch einen Steuersignalerzeuger 200 erzeugt ist, der weiter unten näher erläutert wird. Weiterhin sind vorgesehen ein Schieberegister 133 und ein Vergleicher 134, der den Ausgangswert ν des Schieberegisters 133 und den numerischen Wert w vergleicht, wobei die Signale w* und W5 immer »0« sind, wenn sie geerdet sind, und wobei der Vergleicher ein Entscheidungssignal h im Zustand »1« am Ausgangsanschluß H erzeugt, wenn ν nicht kleiner als w ist, während er ein »0«-SignaI erzeugt, wenn ν kleiner als w ist Inverter 135 bis 139 erzeugen ein Komplement von »1« im numerischen Signal w. Ein 5-Bit-ParalIeladdierer 140 hat Eingangsanschlüsse A\ bis Ai für den ersten Summanden, in die jeweils die Ausgangssignale v, bis vs des Schieberegisters 133 eingespeist werden, während die Komplemente der numerischen Signale w\ bis ws an den Addend-Eingangsanschlössen B\ bis Bs liegen. Der Paralleladdierer 140 bewirkt eine Subtraktion mit dem numerischen Wert ν als Minuend und mit dem numerischen Wert w als Subtrahend, so daß das Ergebnis der Subtraktion an den Ausgangsanschlüssen Σ\ bis Zs in der Form numerischer Signale q\ bis q$ jeweils erzeugt und in das Schieberegister 141 eingespeist wird. Die oben erwähnten Bauteile mit Bezugszeichen in der Größenordnung von 100 bilden einen Gewichtskonstanten-Snbtrahierer 100. Weiterhin sind vorgesehen ein Stell-Rückstell- Flip-Flop 201 ein Zweiphasen-Taktsignalerzeuger 202 zur Erzeugung von Taktsignalen Φι und Φ2, die in verschiedenen Zeitpunkten erzeugt werden, UND-Glieder 203 bis 205 und ein Frequenzteiler 206 einschließlich zweier Flip-Flops zur Verringerung des Taktsignals Φ2 vom Taktsignalerzeuger 202 auf ein '/4 seiner Frequenz. Ein Binärzähler 207 zählt das geteilte Ausgangssignal des Frequenzteilers 206. Ein Decodierer 208 erzeugt Ausgangssignale ob bis aV in den in der Fig. 10 dargestellten logischen Beziehungen abhängig von f7f>7ähltf>n AiicoaniTGCionülpn σ. Kic σ-, rilP vnm Rinär7Äh-
ler 207 erzeugt werden, wobei ein Ausgangssignal üb des Decodierers 208 nicht verwendet wird. Weiterhin sind vorgesehen ein Monoflop 209 und ein /K-Hauptanzeige-Flip-Flop 210. Die an den Q- und Q-Anschlüssen des Monoflops 209 erzeugten Ausgangssignale werden jeweils in die J- und ^-Anschlüsse des JK-FWp-Flops 210 eingespeist, wobei der Taktsignal-Eingangsanschluß c mit dem /-Anschluß verbunden ist. Das am (J-Anschluß des /AT-Flip-Flops 210 erzeugte Ausgangssignal wird in das UND-Glied 205 eingespeist. Weiterhin sind UND-Glieder 211 bis 219 vorgesehen, von denen die UND-Glieder 211 bis 213 »1«-Signale als logisches Produkt des Entscheidungssignals h des Vergleichers 134 und der Ausgangssignale d\ bis a'} des Decodierers 208 erzeugen. Die UND-Glieder 214 bis 216 öffnen andererseits ihre Gatter und erlauben den Durchgang des Taktsignals Φι, wenn der Ausgang der UND-Glieder 211 bis 213 im Zustand »1« ist. Auf ähnliche Weise öffnen die UND-Glieder 217 bis 219 ihre Gatter und erlauben den Durchgang des Taktsignals Φ2, wenn »1 «-Ausgangssignale von den UND-Gliedern 211 bis 213 vorliegen. Weiterhin sind vorgesehen ODER-Glieder 220 und 221, Inverter 222 bis 224 und UND-Glieder 225 bis 227, wobei ein Steuersignalerzeuger aus den oben erwähnten Bauteilen besteht, die mit e«vem Bezugszeichen in der Größenordnung von 200 versehen sind. Weiterhin sind vorgesehen /AC-Flip-Flops 301 bis 316 zur Taktsynchronisation, deren jedes einen Takteingangsanschluß C, einen Eingangsanschluß S, einen Rückstellanschluß R und einen Ausgangsanschluß Q aufweist. Unter diesen Flip-Flops haben die JK-FWp-Flops 301, 306,311 und 316 keinen Rückstellanschluß R sondern einen Vorstellanschluß V. Weiterhin sind Überbrückungsglieder 317 bis 328 vorgesehen, die insbesondere in der F i g. 7 gezeigt sind. In der F i g. 7 sind vorgesehen UN D-Glieder 340 bis 342, ODER-Glieder 343 und 344 und ein Inverter 345, wobei mit den Bezugszeichen 1 bis 7 Eingangs- und Ausgangsanschlüsse bezeichnet sind. Bei dieser Anordnung wird ein Eingangssignal in den Anschluß 4 zum Anschluß 1 geleitet, wenn das Eingangssignal in den Anschluß 3 ein »0«-Signal ist, während es am Anschluß 7 liegt, wenn das Eingangssignal in den Anschluß 3 im Zustand »1« ist Der Anschluß 2 wird mit dem Ausgangssignal beaufschlagt, das am Ausgangsanschluß Q eines entsprechenden /^-Flip-Flops 305 bis 316 erzeugt wird, um ein Ausgangssignat am Anschluß 7 zu erzeugen. Ebenso wird ein Ausgangssignal am Anschluß 6 erzeugt, wenn Eingangssignale an beiden Anschlüssen 2 und 5 liegen oder wenn ein Eingangssignal am Anschluß 3
In der F i g. 6 wiederum sind UND-Glieder 329 bis 336 vorgesehen, von denen die UND-Glieder 333 bis 336 mit den Ausgangssignalen von den Anschlüssen 6 der Oberbrückungsgi?eder 325 bis 328 gespeist werden und ein Ausgangssignal erzeugen, wenn das Taktsteuersignal Jt, das von einem Steuerzeitgeber 400 erzeugt wird, im »1«-Zustand ist. Die Ausgangssignale von ODER-Gliedern 337 bis 339 liegen jeweils an den Taktimpuls-Eingangsanschlüssen c der /AT-FIip-FIops 305 bis 308, 309 bis 312 und 313 bis 316. Die oben erwähnten Bauteile mit einem Bezugszeichen in der Größenordnung von 300 bilden einen Matrixwechsler 300.
Weiterhin sind vorgesehen ein Steuerzeitgeber 401 zur Erzeugung eines Taktsteuersignals Ar sowie ein Binärzähler 402 und ein Decodierer 403, die jeweils dem Binärzähler 207 und dem Decodierer 208 gleichen. Der Decodierer 103 erzeugt Ausgangssignale _/, bis Ja in den in der Tabelle der Fig. 10 dargestellten Beziehungen abhängig von den Ausgangssignalen i\ bis h des Decodierer^ 103 und des Binärzählers 402, wobei der Impuls js als differenzierter Impuls während der Abfallflanke des Ausgangssignals j* erzeugt wird. Nebenbei entsprechen die Ausgangssignale der Binärzähler 207 und 402 den Ausgangssignalen der Decodierer 208 und 403 in Fig.9, die die gleichen Indizes aufweisen. Weiterhin sind vorgesehen ein Monoflop 404 und ODER-Glieder 405 bis 409, wobei das Ausgangssignal des ODER-Gliedes die Form eines Rückstellsignals r annimmt Das Ausgangssignal eines UND-Gliedes 401 nimmt die Form des Taktsteuersignals Jr an. Die oben erwähnten Bauteile, deren Bezugszeichen in der Größenordnung von 400 liegt, bilden einen Steuerzeitgeber. Weiterhin sind vorgesehen ein Umschalter 7, ein Rückstellschalter 8, Eingangsanschlüsse 9 für einen numerischen Cod?. U und Ausgangsanschlüsse 10 für den Permutationscode P.
Der Betrieb der in der Fig.6 gezeigten Schaltung wird im folgenden anhand der Zeitdiagramme der F i g. 8 und 9 näher erläutert
Zunächst ist der Rückstellschalter 8 geschlossen auf der positiven Seite, um ein Rückstellsignal r zu erzeugen. Die Flip-Flops 201 und 210, die Binärzähler 207 und 401 und die JK- Flip- Flops 301 bis 316 mit Ausnahme der Flip-Flops 301, 306, 31 ί und 316 sind rückgestellt Die /AT-Flip-Flops 301, 306, 311 und 316 sind mittels des Vorstellanschlusses V eingestellt. Danach wird der Rückstellschaltcr 8 auf der Seite des Erdpotentials geschlossen.
Im folgenden wird anhand der Fig.8 der Betrieb näher erläutert mit dem die Daten einschließlich der numerischen Signale us bis u\ aufgrund des am Eingangsanschluß 9 liegenden Binärcodes in eine Matrix einschließlich der Elementarsignale P\ bis ft in der Dimension einer Zeile und der Zeitfolgen t< bis U in der Dimension einer Spalte umgewandelt und in den Flip-Flops 301 bis 316 gespeichert werden, wie dies oben bereits erwähnt wurde. Zur Erläuterung wird das Datum Di5 als Beispiel herausgegriffen.
Wenn der Umschalter 7 auf der Seite des positiven Potentials geschlossen ist, erzeugt das Monoflop 101 ein »1 «-Signal an seinem C?-Ausgangsanschluß für eine vorbestimmte Zeildauer. Während der Zeit, in der das Ausgangssignal am (^-Anschluß des Monoflops 101 im Zustand »1« ist wird der am Eingangsanschluß 9 liegende numerische Code i/5 bis t/i oder »0 t 1 1 !«über die UND-Glieder 102, 104, 106, 108, 110 und über die UND-Glieder 112 bis 116 zum Eingangsanschhiß des Schieberegisters 133 gespeist, das einen numerischen Code liest wenn das Ausgangssignal vom (^-Anschluß des Monoflops 101 zum Eingangsanschluß c Ober das ODER-Glied 117 gespeist ist Als Ergebnis werden die Ausgangssignale vs bis vt des Schieberegisters 133 zu »Olli 1«, ähnlich dem numerischen Code U5 bis U\, der am EingangsanschJuB 9 liegt Danach wird der Umschalter 7 auf der Seite des Erdpotentials geschlossen.
ίο Wenn andererseits das Ausgangssignal am ζ)-Anschluß des Monoflops 101 ein »!«-Signal wird, ist das Flip-Flop 201 eingestellt und erzeugt ein »1 «-Signal, so daß die Taktsignale Φ\ und Φ2 des Taktsignalerzeugers 202 durch die Und-Glieder 203 und 204 geleitet wenden.
Unter dieser Bedingung ist das /K-Flip-FIop 210 im eingestellten Zustand, da der Rückstellschalter 8 rückgestellt ist da dieser auf der Seite des positiven Potentials geschlossen ist so daß ein »1 «-Signal am Q-Anschluß erzeugt wird. Das Taktsignal Φ2, das durch das UND-Glied 204 gelaufen ist wird über das UND-Glied 203 zum Frequenzteiler 206 gespeist um so die Frequeiizverringening auf Ua zu bewirken. Die frequenzmäßig geteilten Impulse vom Frequenzteiler 206 werden zum Eingangsanschluß c des Binärzählers 207 zum Zählen gespeist Wenn die Zählsignale g3 bis g\ des Binärzählers 2(17 zu »0 01« werden, werden die Ausgangssignale da und it bis ti des Decodierers 208 zu »0«, und das- Signal d\ zu »1«, wie dies in der Tabelle in der F i g. 10 gezeigt ist, so daß die UND-Glieder 121,124
und 127 öffnen, mit dem Ergebnis, daß das Gewichtskonstanten-Einstellgliecl 118 ausgewählt ist Die Einstellung »1 1 0«, die im Gewichtskonstanten-Einstellglied 118 gespeichert ist nimmt die Form numerischer Signale W3 bis w\ durch die UND-Glieder 121,124 und 127 und die ODER-Glieder 130 bis 132 an, so daß das numerische Signal w »00 110« beträgt Da das numerische Signal w von »0 0 1 1 0« größer als das numerische Signal ν von »0 1 1 I 1« des Schieberegisters 133 ist erzeugt der Vergleicher 134 ein
Entscheidungssigna] Λ im Zustand »1«.
Der Paralleladdierer 140 bewirkt eine Subtraktion mit dem numerischen Signal w als Subtrahenden und dem numerischen Signal ν als Minuenden, so daß das Ergebnis der Subtraktion 95 bis q% zu »0 1 0 0 1« wird.
Die Ausgangssignale d\ bis di des Decodierers 208 werden jeweils in die UND-Glieder 211 bis 213 eingespeist Da das Ausgangssignal d\ des Decodierers 208 im »!«-Zustand ist erzeugt das UND-Glied 211 ein »1 «-Signal, wenn das Entscheidungssignal h des Vergleichen; 134 ein »!«-Signal wird. Als Ergebnis ist das UND-Glied 214 geöffnet, so daß das Taktsignal Φ,, das durch das UND-Glied 203 gelaufen ist, über das ODER-Glied 220 zum Eingangsanschluß c des Schieberegisters 141 gespeist wird. Das Schieberegister 141 ist zum Lesen und Speichern des Ergebnisses der Operation »0 1 00 1« des Paralleladdierers 140 abhängig vom Taktsignal Φι vorgesehen, das am Eingangsanschluß c liegt Die in der Form einer Matrix angeordneten
ω Flip-Flops 301 bis 316 sind durch das Rückstellsignal r über den Rückstellschalter 8 rück- oder vorgestellt, so daß die Ausgangssignale an den (^-Anschlüssen der Flip-Flops 301, 306, 311 und 316 entsprechend den Diagonalelementen im »1 «-Zustand sind, während die Ausgangssignale, die an den ζ)-Anschlüssen der anderen Flip-Flops erzeugt werden, im »O«-Zustand sind. Auf diese Weise wird die in der Fig.4a gezeigte Grundmatrix in den Flip-Flops 301 bis 316 gespeichert.
Von den Flip-Flops 301 bis 316, die so die Grundmatrix speichern, sind die Eingangsanschlüsse c der Flip-Flops 301 bis 304 mit einem Taktsignal Φ\ (Φ2) beaufschlagt, das durch das UND-Glied 214 gelaufen ist Auch Hegt das Taktsignal Φι, das durch das UND-Glied 214 gelaufen ist, an den Eingangsanschlüssen c der Flip-Flops 305 bis 316, jeweils über die ODER-Glieder 337 bis 339.
Unter diesen Bedingungen ist der Binärzähler 402 in einem rückgestellten Zustand mit seinen Ausgangssignalen /1 bis k im »0«-Zustand, während das Ausgangssignal ja des Decodierer? 403 im »1 «-Zustand ist und die Signale j\ bis Js im »0«-Zustand sind, wie dies in der Fig. 10 gezeigt ist Weiterhin sind die Ausgangssignale der ODER-Glieder 406 bis 409 im »0«-Zustand, während die ODER-Glieder 406 bis 409 und die UN D-Glieder 329 bis 332 »0«-Signale erzeugen.
Deshalb sind die Oberbrückungsglieder 317 bis 328 in dem im folgenden beschriebenen Zustand: Zunächst ist für die Überbrückungsglieder 317 bis 320, die für die Flip-Flops 305 bis 308 in der zweiten Spalte vorgesehen sind, der Eingang zum Anschluß 3 der Oberbrückungsglieder 317 bis 320 (Fig.7) im »0«-Zustand, da die UND-Glieder 329 bis 332 die Ausgangssignale im »0«-Zustand erzeugen, so daß das UND-Glied 341 nicht öffnet und mit dem Ausgangssignal des Inverters 345 beaufschlagt ist Andererseits ist das UND-Glied 340 geöffnet, mit dem Ergebnis, daß das Eingangssignal am Anschluß 4 über den Anschluß 1 zu den Eingangsanschlüssen S der Flip-Flops 301 bis 304 gespeist ist Da auch das Eingangssignal zum Anschluß 5 im »0«-Zustand ist wird das Eingangssignal zum Anschluß 2 in den Anschluß 7 über das ODER-Glied 313 geführt wobei das Ausgangssignal am Anschluß 7 zum Anschluß 4 des Überbrückungsgliedes in der nächsten Zeile gespeist wird. Wenn entsprechende Ausgangssignale an den (^-Anschlüssen der Flip-Flops 305 bis 308 im »!«-Zustand sind, ist das Flip-Flop in der nächsten Zeile eingestellt.
Dies gilt auch für den Fall, in dem die Überbrückungsglieder 321 bis 328 für die Flip-Flops 309 bis 316 in der vierten Spalte vorgesehen sind.
In diesem Zustand bewirkt die Einspeisung des Taktimpulses <P2 in die Flip-Flops 301 bis 316, daß die dort gespeicherte Information um 1 Bit in einer Schleife über die Bauelemente 301, 302, 303, 304,301, 305, 306, 307, 308, 305, 309,310,311, 312,309, 313, 314, 315, 316 und 313 in dieser Reihenfolge verschoben wird, was bewirkt, daß »1 «-Signale an den Q-Ausgangsanschlüssen der Flip-Flops 302,307,312 und 313 erzeugt werden.
Nach Ablauf einer bestimmten Zeit erzeugt der (?-Anschluß des Monoflops 101 ein »(!«-Ausgangssignal, und der (^-Anschluß des Monoflops 101 erzeugt ein »1 «-Signal. Die UND-Glieder 103,105,107,109 und 111 öffnen ihre Gatter, um so den Ausgangsanschluß des Schieberegisters 141 mit dem Eingangsanschluß des Schieberegisters 133 zu verbinden. Unter dieser Bedingung ist das Ausgangssignal d\ des Decodierers 208 im »!«-Zustand, wodurch bewirkt wird, daß das UN D-Glied 221 ein »1 «-Signal erzeugt. Das UN D-Glied M 219 öffnet, und das Taktsignal Φι {Φι\) wird zum Eingangsanschluß c des Schieberegisters 133 über die ODER-Glieder 221 und 217 gespeist. Die Einspeisung des Taktsignals Φ2 zum Schieberegister 133 bewirkt, daß dieses die im Schieberegister 141 gespeicherte Information liest und speichert. Mit anderen Worten, die im Schieberegister 133 gespeicherte Information wird zu »0 1 0 0 1«.
Der Vergleicher 134 dient zum Vergleichen des numerischen Signals ν in der Form von »01001« vom Schieberegister 133 mit dem numerischen Signal κ in der Form von »0 01 1 0«. Da ν größer als w ist. bleibt das Entscheidungssignal h im Zustand »1«. Unter dieser Bedingung ist das Ausgangssignal d\ des Decodierers 208 im »1 «-Zustand, und das Ausgangssignal des UND-Gliedes 211 ist ebenfalls im »1 «-Zustand, so daß das UND-Glied 214 öffnet, mit dem Ergebnis, daß das Taktsignal Φι (Φ12) zum EingangsanschluB c des Schieberegisters 141 gespeist wird, das das Ergebnis der Operation des Paralleladdierers 140 liest In der Zwischenzeit beträgt das Operationsergebnis des Paralleladdierers 100 »0001 1«.
Das zweite Taktsignal Φ\ (Φμ). das durch das UND-Glied 214 gelaufen ist wird andererseits zu den Eingangsanschlüssen c der Flip-Flops 301 '.is 316 gespeist um dadurch die dort gespeicherte Information zu verschieben. Die Flip-Flops 303.308,309 und 314 sind eingestellt und erzeugen an ihren (^-Ausgangsansdilüssen »!«-Signale, während das Ausgangssignal an den Q-Anschlüssen der übrigen Flip-Flops zu »0« wird. In diesem Zeitpunkt entsprechen die Ausgangssignale der Flip-Flops 301 bis 316 der Matrix, die der ersten Verschiebung folgt wie dies in der F i g. 4b dargestellt ist
Dadurch wird die Information, die in den Flip-Flops 301 bis 316 gespeichert ist die in der Form einer Matrix angeordnet sind, in eine Grundmatrix (Fig.4a) durch das erste Rückstellen gestellt und danach wird eine Subtraktion im Gewichtskonstanten-Subtrahierer 100 mit der ersten Gewichtskonstante »0 01 10« als Subtrahend und mit dem numerischen Wert »01111« des Datums D15, ausgedrückt in einem numerischen Code, als Minuend durchgeführt Die Anzahl der Subtraktion wird als Zahl des Impulssignals Φι erfaßt das vom UND-Glied 214 erhalten wird, so daß die in den Flip-Flops 301 bis 316 gespeicherte Information um zwei Zeilen verschoben wird, um so die Matrix in die in der F i g. 4b dargestellte Form umzusetzen. Mit anderen Worten, die Verschiebung wurde mit dem Quotienten durchgeführt, der durch Division des numerischen Wertes »01111« durch die Gewichtskonstante »0 01 1 0« erhalten wird.
Das Ergebnis der Subtraktion, d. h, »0001 1«, das durch das Schieberegister 141 gelesen wird, wird durch das Schieberegister 133 mittels des zweiten Taktsignals Φ22 gelesen, das vom ODER-Glied 221 erhalten wird.
Dieser numerische Wert »00 0 1 1« ist kleiner als »0 01 1 0« des numerischen Signals w, und deshalb wird das Entscheidungssignal h des Vergleichers 134 zu »0«. Das UND-Glied 211 erzeugt auch ein »0«-Signal, womit die erste Verschiebung abgeschlossen wird.
Wenn der Frequenzteiler 206 das zweite Frequenzteil-Ausgangssignal erzeugt, werden die Ausgangssigna' Ie gi bis g\ des Binärzählers 207 zu »0 1 0«, während der Decodierer 208 ein »!«-Ausgangssignal lediglich am Ausgang <4 erzeugt, wie dies in der F i g. 10 dargestellt ist. Das Ausgangssignal <h des Decodierers 208 wird zur öffnung der UND-Glieder 122,125 und 128 verwendet, um das Gewichtskonstanten-Einsteilgiied 119 auszuwählen, das auf »0 1 0« eingestellt ist. Als Ergebnis wird das am Vergleicher 134 liegende numerische Signal ivzu »0001 0«. Unter dieser Bedingung wird »0001 1« im Schieberegister 133 aufgrund der ersten Verschiebung gespeichert.
Der Vergleicher 134 vergleicht »0 00 11« des numerischen Signals ν mit »0001 0« des numerischen
Signals w und erzeugt das Entscheidungssignal h im Zustand»!«,da κ größer als wist, mit dem Ergebnis,daß ein »!«-Signal durch das UND-Glied 212 erzeugt wird. Das »1«-Signal des UND-Gliedes 212 öffnet die UND-Glieder 215 und 218. Das Taktsignal, das durch das UND-Glied 215 gelaufen ist, wird zum Eingangsanschluß c des Schieberegisters 141 gespeist, so daß das Schieberegister 141 »00001« liest und speichert, was das Ergebnis der Subtraktion durch den Paralleladdierer 140 ist In der Zwischenzeit^ erzeugt das Monoflop 201 ein »1 «-Signal an seinem Q-Ausgangsanschluß, so daß der Wert »0000 1«, d.h, die im Schieberegister 141 gespeicherte Information, durch das Schieberegister 133 mittels des Taktsignals Φ23 gelesen wird. Der so im Schieberegister 133 gespeicherte numerische Wert »0 00 0 1« ist kleiner als »00 0 1 0« des numerischen Signals w, und deshalb erzeugt der Vergleicher 134 das Entscheidungssignal Λ im Zustand »0«. Als Ergebnis wird das Ausgangssignal des UND-Gliedes 212 zu »0«, womit die Subtraktion für die Einstellung »0001 0« (2!) abgeschlossen ist.
Wenn andererseits das Ausgangssignal des UND-Gliedes 212 zu »1« wird, erzeugt das UND-Glied 225 ein »1 «-Ausgangssignal. Dies beruht darauf, daß das Ausgangssignal des UND-Gliedes 211 im »0«-Zustand ist, daß das Ausgangssignal des Inverters 222 im »1 «-Zustand ist, und daß das Ausgangssignal ja des Decodierers 403 im »1 «-Zustand ist Nebenbei sind die Ausgangssignale der UND-Glieder 226 und 227 im »0«-Zustand. Das Ausgangssignaides UND-Gliedes225 wird über das ODER-Glied 406 zu den UND-Gliedern 329 bis 332 gespeist. Inzwischen sind die Ausgangssignale j'i bis j4 des Decodierers 4OS im »O«-Zustand, und von den Flip-Flops 301 bis 304, die die. erste Spalte der Matrix bilden, erzeugt lediglich das Flip-Flop 303 ein »!«-Signal an seinem Q-Ausgangsanschluß durch die erste Verschiebung. Als Ergebnis erzeugt das UND-Glied 331 ein »!«-Signal, das zum Anschluß 3 des Überbrückungsgliedes 319 gespeist wird. Dieses »!«-Eingangssignal zum Anschluß 3 des Überbrükkungsgliedes 319 wird zum Anschluß 6 über das ODER-Glied 344 (F i g. 7) geführt Auf ähnliche Weise wird das Eingangssignal in die Anschlüsse 3 der Überbrückungsglieder 323 und 327 zu »1«, um so an den Anschlüssen 6 ein »!«-Signal zu erzeugen. Als Ergebnis öffnen die Überbrückungsglieder 319,323 und 327 das in der Fig.7 dargestellte UND-Glied 341, so daß das Eingangssignal zum Anschluß 4 in den Anschluß 7 gespeist wird. Dies bedeutet, daß ein Überbrückungsglied für die Flip-Flops307,311 und 315 arbeitet.
Unter dieser Bedingung werden »0«-Signale von den anderen UND-Gliedern 329,330 und 332 sowie von den ODER-Gliedern 407 bis 409 erzeugt, und daher ist das Eingangssignal in die Anschlüsse 5 der Überbrückungsglieder 317 bis 328 ebenfalls im »O«-Zustand. Die anderen Überbrückungsglieder als die Glieder 319, 323 und 327 erzeugen »0«-Signale an ihren Anschlüssen 6, während »0«-Signale an ihren Eingangsanschlüssen 3 liegen. Das am Anschluß 4 liegende Eingangssignal wird über das UND-Glied 340 zum Anschluß 1 und weiterhin zum Eingangsanschluß 5 eines entsprechenden Flip-Flops gespeist. Ebenso wird das am Q-Anschluß des entsprechenden Flip-Flops erzeugte Ausgangssignal zum Anschluß 2 gespeist und über das ODER-Glied 343 zum Anschluß 7 geführt.
Während der Steuersignalerzeuger 200 in dem oben erwähnten Zustand ist, wird das Taktsignal Φι (Φι \), das das UND-Glied 215 durchlaufen hat. über die ODER-Glieder 337 bis 339 zu den Eingangsanschlüssen cder Flip-Flops 305 bis 316 gespeist, wodurch die zweite bis vierte Spalte der Matrix aufgebaut wird. Die Flip-Flops 305 bis 316 verschieben ihre gespeicherte
Information um eine Zeile zu den Flip-Flops in der nächsten Stufe abhängig vom Taktsignal Φ)3. Da die Überbrückungsglieder 319, 323 und 327 gebildet sind, verschiebt sich die in den Flip-Flops 306, 310 ur.rl 314 gespeicherte Information jeweils um eine Zeile zu den
Flip-Flops 308, 312 und 316. Mit anderen Worten, die Information wird um 1 Bit in Richtung der Schleife durch die Flip-Flops 305,306.308 und 305; 309,310,312 und 309; und 313,314,316 und 313 in dieser Reihenfolge verschoben.
is Dies bedeutet, daß die Information, die in den Flip-Flops gespeichert ist, die den durch eine Strichlinie umgebenen Matrixteil in der F i g. 4b bilden, d. h., den Matrixteil, der zusammen in der F i g. 4b' dargestellt ist, um eine Zahl verschoben wird, die gleichwertig zur zweiten Gewichtskonstante 2! ist
Als Ergebnis der zweiten Verschiebung nimmt die in den Flip-Flops 301 bis 316 gespeicherte Information die Form der in der Fig.4c dargestellten Matrix an, wodurch die zweite Verschiebung abgeschlossen ist
Das dritte Schieberegister beginnt mit der Erzeugung des dritten Frequenzisilungsimpulses durch den Frequenzteiler 206. Dieser dritte Frequenzteilungsimpuls, der durch den Frequenzteiler 206 erzeugt wird, bewirkt, daß das Ausgangssignal gj bis g\ des Binärzählers 207 in den Zustand »01 1« gebracht wird, so daß der Decodierer 208 ein »!«-Signal lediglich an seinem Ausgang dj erzeugt Die UND-Glieder 123,126 und 129 öffnen dadurch, um das Gewichtskonstanten-Einstellglied 120 auszuwählen.
Der Wert »00 00 1« des numerischen Signals »vwird zum Vergleicher 134 gespeist. Andererseits wird der Wert »0000 1« des numerischen Signals ν im Schieberegister 133 durch die zweite Verschiebung gespeichert, so daß der Vergleicher Ϊ34 das Entscheidungssignal h im Zustand »I« erzeugt, da ν gleich zu w ist
Obwohl das Entscheidungssignal Λ zu den UND-Gliedern 211 bis 213 gespeist wird, wird das Ausgangssignal des UND-Gliedes 213 zu »1«, da lediglich das Ausgangssignal d-3 des Decodierers 208 im Zustand »1« ist, womit die UND-Glieder 216 und 217 geöffnet werden. Der Paralleladdierer 140 bewirkt andererseits die Subtraktion der numerischen Werte ν und w voneinander, und als Ergebnis werden gs bis g\ in der Form von »0000 0« erzeugt.
Wenn das UND-Glied 216 öffnet, wird das Taktsignal Φ\ (Φμ) zum Eingangsanschluß c des Schieberegisters 141 gespeist, das seinerseits das Ergebnis der Operation »0000 0« des Paralleladdierers 140 liest und speichert.
Danach wird, wie bei der ersten und zweiten Verschiebung, das Taktsignal Φ22»), das durch das UND-Glied 217 gelaufen ist, zum Eingangsanschluß c des Schieberegisters 133 gespeist, mit dem Ergebnis, daß die im Schieberegister 111 gespeicherte Information zum Schieberegister 133 übertragen wird. Auf diese Weise nimmt der numerische Wert ν von »0 0 0 00« unter den numerischen Wert w von »00001« ab. Das Ergebnis ist, daß das Entscheidungssignal des Vergleichers 134 und das Ausgangssignaides UND-Gliedes 213 zu »0« werden, womit die Subtraktion der Gewichtskonstanten I !abgeschlossen ist.
Wenn das Ausgangssignal des UND-Gliedes 213 im »!«-Zustand ist, sind andererseits clic Auseanßssißnalc
der UND-Glieder225 und 226 ebenfalls im »!«-Zustand, da das Ausgangssignal ja des Decodieren. 203 im »1 «-Zustand ist und deshalb die Inverter 222 und 223 ebenfalls »1 «-Signale erzeugen. Das Ausgangssignal der UND-Glieder 225 und 226 wird in die ODER-Glieder 406 und 407 gespeist
Wenn die zweite Verschiebung abgeschlossen ist, bildet die in den Flip-Flops 30t bis 316 gespeicherte Information die in der F i g. 4c dargestellte Matrix. Mit anderen Worten, die Flip-Flops 303 und 305, die die erste und zweite Spalte bilden, erzeugen »1«-Signale an ihren (^-Anschlüssen. Da das Ausgangssignal des Flip-Flops 305 im »1 «-Zustand an seinem <?-Anschluß ist, ist das Eingangssignal in den Anschluß 2 des Überbrückungsgliedes 317 ebenfalls im »1< <-Zustand. Der Anschluß 5 des Überbrückungsgliedes 317 ist im »I «-Zustand, was auf dem Ausgangssignal vom UND-Glied 226 beruht Als Ergebnis erzeugt das in der F i g. 7 dargestellte UND-Glied 342 ein »1 «-Signal, das über das ODER-Glied 344 zum Anschluß 6 gespeist wird. Deshalb ändern sich das Eingangssignal zum Anschluß 3 und das Ausgangssignal vom Anschluß 6 der Überbrückungsglieder 321 und 325, die den Flip-Flops 309 und 313 in der ersten Zeile zugeordnet sind, in den »1 «-Zustand, mit dem Ergebnis, daß die Oberbrückungsglieder 317,321 und 325 arbeiten.
Beiläufig arbeiten die Überbrückungsglieder 319,323 und 327 wie bei der zweiten Verschiebung, da das Ausgangssignal des UND-Gliedes 331 im »1 «-Zustand ist.
Unter dieser Bedingung wird das Taktsignal Φι (Φμ), das durch das UND-Glied 216 gelaufen ist, über die ODER-Glieder 338 und 339 zu den Eingangsanschlüssen c der Flip-Flops 309 bis 316 gespeist, die in der dritten und vierten Spalte angeordnet sind, wodurch eine Verschiebung um eine Zeile bewirkt wird. Dennoch arbeiten die Überbrückungsglieder 321, 323, 325 und 327 in der oben erläuterten Weise.
Deshalb verschiebt sich der in der F i g. 4c mit Strichlinien umgebene Matrixteil, d. h. der Matrixteil, der insgesamt in der F i g. 4c' von Strichlinien umgeben ist, einschließlich der Flip-Flops 310, 312, 314 und 316 um 1 Bit schleifenförmig über die Bauelemente 310,312, 310; und 314, 316 und 314 in dieser Reihenfolge. Mit anderen Worten, der in der F i g. 4c durch Strichlinien umgebene Matrixteil verschiebt sich um 1 Bit, was gleichwertig zur Zahl der dritten Gewichtskonstanten 1! ist. Als Ergebnis nimmt die in den Flip-Flops 301 bis 316 gespeicherte Information die Form der in der Fig. 4d dargestellten Matrix an, womit die dritte Verschiebung abgeschlossen ist.
Durch die oben beschriebene Verschiebung in drei Stufen werden die Daten einschließlich der numerischen Werte Ü5 bis u\ in der Form des Binärcodes »Olli 1«, der am Eingangsanschluß 7 liegt, in den in der F i g. 4d dargestellten Permutationscode einschließlich der Elementarsignale P\, P2, Pi und Pa in einer Zeile und der Zeitfolgen t\, /2, h und U in einer Spalte umgesetzt und dann in den Flip-Flops 301 bis 316 gespeichert.
Im folgenden wird anhand der Fig.9 der Betrieb eo näher erläutert, mit dem ein Datum in der Form einer Permutation von der in der oben erwähnten Weise in den Flip-Flops 301 bis 316 gespeicherten Matrix erhalten wird.
Der vierte durch Jen Frequenzteiler 206 erzeugte tb frequenzgeteilte Impub bewirkt, daß die Ausgangssignale gi bis gi des Binärzählers 207 im Zustand »1 0 0« sind, so daß der Decodierer 208 ein »!«-Signal lediglich an seinem Ausgangsanschluß dt erzeugt. Der Zustand »1« des Ausgarigssignals d, des Decodieren 208 bewirkt, daß das Ausgangssignal am Anschluß Q des Monoflops 209 in den »1 «-Zustand gebracht wird. Als Ergebnis wird das /K-FIip-Flop^lO eingestellt und erzeugt ein »O«-Signal an sejnem Q-Ausgangsanschluß. Der Zustand »0« des Q-Ausgangsanschlusses des /K-Flip-Flops 210 bewirkt daß das UND-Glied 205 geschlossen ist, wodurch verhindert wird, daß das Taktsignal Φ2 in den Frequenzteiler 206 eingespeist wird. Der Binärzähler 207 zählt nicht die frequenzgeteilten Impulse, sondern behält den Zustand von »1 0 0« an den Ausgängen gi bis gz bei. Auf ähnliche Weise wird das Ausgangssignal (U des Decodierers 208 im »1 «-Zustand gehalten.
Das Ausgangssignal dt des Decodierers 208 wird in das UND-Glied 410 des Steuerzeitgebers 400 eingespeist, so daß das UND-Glied 410 geöffnet ist.
Der Steuei zeitgeber 401 erzeugt ein impulsförmiges periodisches Taktsteuersignal k, das Joer das UND-Glied 410 zum Taktsignaleingangsansc'iluB c des Binärzählers 402 gespeist wird. Abhängig vom zuerst eingespeisten Impulssignal k erzeugt der Binärzähler 402das Ausgangssignal /3 bis i\ vom »0 0 !«-Zustand.
Von dc-ü Ausgangssignalen des Decodierers 403 sind j\ im »1«- und jb,/z und/5 im »0«-Zustand, entsprechend der in der Fig. 10 dargestellten Tabelle. Wenn das Ausgangssignal jo des Decodierers 403 zu »0« wird, sind die Ausgangssignale von allen UND-Ghedern 425 bis 427 ebenfalls im »O«-Zustand. Ein »0«-Signal wird in den Anschluß 5 der Überbrückungsglieder 317 bis 328 eingespeist und das Eingangssignal in den Anschluß 3 wird über das ODER-Glied 344 zum Anschluß 6 geführt Das Ausgangssignal j\ des Decodierers 403 wird über das ODER-Glied 406 zu den UND-Gliedern 329 bis 332 gespeist. Unter den Flip-Flops 301 bis 304 in der ersten Spalte erzeugt das Flip-Flop 303 ein »!«-Signal an seinem (^-Anschluß, so daß das Ausgangssignai des UND-Gliedes 331 in den »1«-Zustand gebracht und in den Anschluß 3 des Überbrückungsgliedes 319 gespeist wird. Es wurde bereits darauf hingewiesen, daß die Ausgangssignale an den Anschlüssen 3 der Überbrükkungsglieder 319, 323 und 327 zu deren Anschlüsse 6 geführt werden, wobei das Ausgangssignal des UND-Gliedes 331 in das UND-Glied 335 eingespeist wird. Das Taktsteuersignal k wird in die UND-Glieder 333 bis 336 eingespeist. Als Ergebnis wird das Elementarsignal P3 am Anschluß P3 des Ausgangsanschlusses 10 synchron mit dem ersten Impulssignal k erzeugt, das durch das UND-Glied gelaufen .ist.
Abhängig von dem als zweites ankommendem Taktsteuersigna! JIc erzeugt der Binärzähler 402 Ausgangsvgnale /3 bis /Ί vom »0 1 O«-Zustand, so daß der Decodierer 403 das Ausgangssignal ji im Zustand »1« erzeugt. Dieses Ausgangssingal }t des Decodierers 403 wird über das ODER-Glied 407 zu den Anschlüssen 5 der Überbrückungsglieder 317 bis 320 gespeist. Die Eingangssignale zu den Anschlüssen 2 der Überbrükkungsglieder 317 bis 320 werden in den »O«-Zustand gebracht, wenn sich die Ausgangssignale der UND-Glieder 329 bis 332 in den »O«-Zustand ändern. Das Ausgangssignal von den Q-Anschlüsseii der Flip-Flops 305 bis 308, das in die Anschlüsse 2 eingespeist wird, wird über das UND-Glied 342 und das ODER-Glied 344 zu den Anschlüssen 6 geleitet. Bei den Überbrückungsgliedern 321 bis 328 bewirkt andererseits die Tatsache, daß das Eingangssignal in die Anschlüsse 5 im »O«-Zustand sind, daß das Eingangssignal in den
Anschluß 2 zum Anschluß 6 über das ODER-Glied 344 geführt wird. Als Folge wird die in den Flip-Flops 205 bis 208 in der zweiten Spalte gespeicherte Information, d. h. die Anzeige des Vorliegens oder der Abwesenheit von Elementarsignalen in der Zeitfolge I2 in der Form von »0« oder »I« (das Ausgangssignal am ζ)-Anschluß des Flip-Flops 305) über die Überbrückungsglieder 317,321 und 325 zum UND-Glied 333 gespeist, und durch das zweite Taktsteuersignal k zum Anschluß P\ des Ausgangsanschlusses 10 geleitet. Auf ähr liche Weise wird, wie in der F i g. 9 dargestellt ist, die im Flip-Flop 312 gespeicherte Information als Elementarsignal in der Zeitfolge h herausgegriffen und am /^-Anschluß als Elemenlarsignal Pt synchron mit dem dritten Taktsteuersignal k erzeugt. Dies gilt auch für das vierte Taktsteuersignal k, mit dem synchron das Elementarsignal P2 impulsförmig am /^-Anschluß erzeugt wird.
Auf diese Weise wird die Verarbeitung abgeschlossen, bei der die Matrix einschließlich der Elementarsignale Pi, P2. P3 und P4, die in den Flip-Flops 301 bis 316 in Zeilen, und einschließlich der Zeitfolgen t\, t2, (3 und U, die in Spalten gespeichert sind, in eine chronologische Permutation der Elementarsignale P\, P2, Pi und Pt (in der Reihenfolge »P2, Pu P*. P2« beim vorhergehenden Ausführungsbeispiel) umgesetzt.
Sobald der Binärzähler 402 das Zählen des fünften Taktsteuersignals abgeschlossen hat, erzeugt der Decodierer 403 einen differenzierten Impuls als Ausgangssignal ß, wodurch das Monoflop 404 ein Impulssignal mit einer vorbestimmten Breite erzeugt. Das Ausgangssignal des Monoflops 404 nimmt die Form eines Rückstellsignals r durch das ODER-Glied 405 an, womit die Anordnung zur Vorbereitung auf die nächste Codeänderung riickgestellt wird.
Aus der obigen Beschreibung geht hervor, daß das Datum »01111« in der Form eines Binärcodes, der am Eingangsanschluß 7 liegt, in ein Datum in der Form eines Permutationscodes einschließlich einer chronologischen Permutation P3, P\, P«, P2 der Elementarsignale Pu Pi, Pi und Pi umgesetzt wird.
Ein Beispiel einer erfindungsgemäßen Einrichtung auf
j-.. r? t :*- Λ
^UItIIUUWt l llJUIIJ«ll«/l k*,ll*.£ gister 501 bis 504 verbunden sind, um zwischen dem Parallel-Eingangsbetrieb und dem Serien-Schiebebetrieb der Schieberegister 501 bis 504 zu schalten. Taktsignalumschalter 525 bis 528 sind jeweils mit den Taktsignal-Eingangsanschlüssen C der Schieberegister 501 bis 504 verbunden und werden betriebsmäßig mit den Betriebsart-Schaltern 321 bis 524 verriegelt, um ein Taktsignal entsprechend der eingegebenen Betriebsart auszuwählen. Die oben erwähnten Bauteile mit einem Bezugszeichen in der Größenordnung von 500 bilden **iri ciiT«2l K^2iriX"Ändenirirt£clied 500.
Weiterhin sind vorgesehen ein ODER-Glied 601, ein Binärzähler 602 und ein Decodierer 603 aus beispielsweise dem Bauelement SN 74156 der Fa. Texas Instruments und aus einem Inverter, der die Ausgangssignale h> bis Im in der in der Tabelle der F i g. 15 gezeigten logischen Beziehung abhängig vom Eingangssignal einschließlich der Zählausgangssignale a,, a2 unc a-s des Binärzählers 602 erzeugt. Weiterhin sine UND-Glieder 604 und 607 vorgesehen. Die ober erwähnten Bauteile mit einem Bezugszeichen in dei Größenordnung von 600 bilden einen Steuerzeitgebei 600.
Weiterhin sind vorgesehen eine Taktsignalerzeuger einheit 700 einschließlich eines Taktsignalerzeugers 701 zur Erzeugung von Taktsignalen <P\ und Φ2, die niemal; überlapot sind, UND-Glieder 702 und 703, ein Rip-Flop 704 una ein Monoflop 705.
Weiterhin sind vorgesehen ein Frequenzteiler 801 einschließlich zweier Flip-Flops zur Erzeugung eine; Impulssignals Φ20, das das Ergebnis der Verringerung der Frequenz des Taktsignals Φ2 vom Taktsignalerzeuger 701 auf die Hälfte ist, ein Binärzähler 802 und eir Decodierer 803, der wie der Decodierer 603 Ausgangs signale do bis <U in den in der Tabelle der Fig. If dargestellten logischen Beziehungen abhängig von der Zählausgangssignalen g\ bis g) des Binärzählers 8Oi erzeugt Weiterhin sind vorgesehen UND-Glieder 804 und 812, ODER-Glieder 813 und 814, ein Inverter 815 und ein Flip-Flop 816. Die oben erwähnten Bauteile mii Bezugszeichen in der Größenordnung von 800 bilder
■.nln»..A.».a»
wird im folgenden anhand der F i g. 11 näher erläutert.
In der F i g. 11 sind vorgesehen Schieberegister 501 bis 504 einschließlich vier ÄS-Flip-FIops (beispielsweise Bauelemente vom Typ SN 74195 der Fa. Texas Instruments), mit Paralleleingangsanschlüssen S\ bis SU, Parallelausgangsanschlüssen Q, bis <?4, ein Serieneingangsanschluß /, ein Betriebsart-Wahl-Anschluß M, ein Taktsignal-Eingangsanschluß C und ein Rückstellenschluß R. Die Schieberegister 501 bis 504, die einen Serieneingang, einen Paralleleingang sowie einen Parallelausgang erlauben, sind so aufgebaut, daß die Frequenzsignale P\ bis P4 jeweils an die Paralleleingangsanschlüsse S\ bis & mit den gleichen Indizes angelegt sind Weiterhin sind vorgesehen Inverter 505 und 507 und /K-Hauptanzeige-Flip-Flops 508 und 51C (wie beispielsweise die Bauelemente 7473 der Fa. Texas Instruments). Die /-Anschlüsse der /X!-Flip-Flops 508 und 509 sind mit den Ausgangsanschlüssen Q\, Q2 oder Qs der Schieberegister 501 bis 503 verbunden, so daß ein »1«-Signal am Ausgangsanschluß Q synchron mit dem Taktsignal erzeugt wird, das am C-Anschluß angelegt ist, wenn die Ausgangssignale an den Anschlüssen Q1, Q2 und Q3 alle im »!«-Zustand sind. Weiterhin sind vorgesehen UND-Glieder 511 bis 515, ODER-Glieder 516 bis 520 und Betriebsart-Umschalter 521 bis 524, die mit den Betriebsart-Wahlanschlüssen Λ/der Schiebere6 g
Weiterhin sind Stellglieder 901 bis 903 vorgesehen, ir denen jeweils Binärzahlen mit je drei Bits entsprechenc den Gewichtskonstanten 31 2! und 1! gespeichert sind Weiterhin sind vorgesehen UND-Glieder 904 bis 91: und ODER-Glieder 913 bis 915. Ein Paralleladdierer 91( hat Addend-Eingangsanschlüsse A, bis As, Augend-Ein gangsanschlüsse B, bis B5 und Ausgangsanschlüsse D bis Da für eine 5-Bit-Paralleladuition. Dieser Paralleled dierer 916 kann aus zwei Bauelementen des Typs SN 74483 der Fa. Texas Instruments aufgebaut sein Nebenbei sind die Addend-Eingangsanschlüsse A\ bis A reichlich und so geerdet, daß das Eingangssignal in sie immer »0« ist Schieberegister 917 und 918 vorr Paraileleingangs- und Parallelausgangs-Typ haber einen Taktsignal-Eingangsanschluß C und einen Rück Stellanschluß R. Die oben erwähnten Bauteile mit einerr Bezugszeichen in der Größenordnung von 900 bilder einen Gewichtskonstanten-Addierer 900. Weiterhir sind vorgesehen Eingangsanschlüsse 11 für die Fre quenzsignale P1 bis P4, ein Startschalter 12 für eine Codeänderung, ein Rückstellschalter 13 und eir Ausgangsanschluß 14 für einen Binärcode.
Der Betrieb der oben erläuterten Schaltung wird irr folgenden anhand der Zeitdiagramme der F i g. 12 unc 13 näher erläutert
Zunächst ist der Rückstellschalter 13 geschlossen, urr
ein Rückstellsignal r in die Schieberegister 501 bis 504, 917 und 918 sowie in die Rückstellanschlüsse R der Binärzähler 602 und 802 einzuspeisen, wodurch diese in den Zustand »0«, bereit für einen Betrieb, gebracht werden. r>
Der Betrieb, bei dem der Permutationscode einschlieJVich der Frequenzsignale /Ί bis Pt, die am Eingangsanschluß 11 liegen, in den Schieberegistern 501 bis 504 als Matrix einschließlich den Frequenzsignalen in Zeilen und der Zeit in Spalten gespeichert ist, wird im folgenden anhand des Zeitdiagramms der Fig. 12 näher erläutert. Nebenbei wird das Permutationscodesignal für das Datum Dw herausgegriffen.
Die Umschalter 521 bis 524 sind auf einer Seite a geschlossen, wie dies durch Strichlinien angedeutet ist, so daß der Betriebsart-Wählanschluß M im Parallelbetrieb gehalten wird. Während dieser Zeit sind die Talctsignalumschalter 525 bis 528 auf der Seite a geschlossen, so daß der Taktsignal-EingangsanschluD C mit den UND-Gliedern 604 bis 607 verbunden ist, in die das Ausgangssignal des Decodieren 603 eingespeist wird. Unter dieser Bedingung ist der Binärzähler 602 in den »O«-Zustand der Ausgangssignale a\ bis a) zurückgestellt, während das Ausgangssignal bo des Decodieren 603 im »1 «-Zustand ist und die Signale b\ bis bt im »0«-Zustand sind, wie dies in der Fig. 14 dargestellt ist.
Nach der Einspeisung des Permutationscodesignals für das Datum Du in den Eingangsanschluß 11 werden die Trequenzsignale Px bis P4 zum ODER-Glied 601 jn gespeist. Im Fall eines Datums Dw kommt das Frequenzsignal P2 zuerst an und wird zum Binärzähler 602 und zu den UND-Gliedern 604 bis 607 über das ODER-Glied 601 gespeist. Das Frequenzsignal P2 wird dann in den Eingangsanschluß C des Schieberegisters 3> 501 als Ausgangssignal h\ des UND-Gliedes 607 eingespeist, das durch das Ausgangssignal bo des Decodierers 603 ausgewählt ist. Abhängig von einem am Eingangsanschluß C liegenden Taktsignal liest das Schieberegister 501 den Zustand der Eingangssignale S\ bis S4, d.h., ein »1«-Zustand für den Anschluß S2 und »««-Zustande fur die Anschlüsse S\, 5} und 54 und speichert auch »1« am Ausgangsanschluß Q2 und »0« an den Ausgangsanschlüssen Q\, Ch und 0*· Wenn das Frequenzsignal P2 am Binärzähler 602 liegt, erzeugt andererseits der Binärzähler 602 ein Zählausgangssignal a\ im Zustand »1« und Ausgangssignale a2 und 23 im Zustand »0« während der Abfallzeit des Frequenzsignals P2. Als Ergebnis wird das Ausgangssignal b\ des Decodierers 203 zu »1«. während die Ausgangssignale sn bo und bi bis bt in den Zustand »0« gebracht werden, wie dies in der Tabelle der F i g. 14 dargestellt ist. Nach der Ankunft des zweiten Frequenzsignals P\ unter dieser Bedingung wird das Frequenzsignal P\ zum Eingangsanschluß C des Schieberegisters 502 als Ausgangssignal Λ2 des UND-Gliedes 606 gespeist Das Schieberegister502 liest und speichert die Zustände der Frequenzsignale P\ bis Pin die an den Eingangsanschlüssen S\ bis St liegen. In diesem Fall erzeugt das Schieberegister 502 ein »!«-Signal an seinem Ausgangsanschluß Qx und ein »0«-Signal an seinen Ausgangsanschlüssen φ bis Qt. Auf ähnliche Weise lesen und speichern mit der Ankunft der Frequenzsignale P« und Pi am Eingangsanschluß 6 die Schieberegister 503 und 504 die Zustände der Frequenzsignale P\ bis Pt in den jeweiligen Ankunftszeiten der beiden Signale. Mit anderen Worten, der Ausgangsanschluß Q4 des Schieberegisters 503 wird zu »0«, und die Ausgangsanschlüsse Q\ bis Qi werden zu »0«, während der Anschluß Q) des Schieberegisters 504 in den »!«-Zustand gebracht wird und die Anschlüsse Qi, Q2 und Qt in den »O«-Zustand gebracht werden.
Auf diese Weise wird der Permutationscode »Pi, Pi, Pt, P)« für das Datum Dn als Matrix mit den Frequenzsignalen in Zeilen und den Zeitfolgen in Spalten gespeichert, wie dies in der F i g. 15b dargestellt ist.
Das Umsetzen des Permutationscodes in der Form einer Matrix in einen Binärcode wird weiter unten anhand des Zeitdiagramms der Fig. 13 erläutert.
Die Betriebsart-Umschalter 521 bis 524 sind auf der Seite b mit positivem Potential geschlossen, wie dies durch ausgezogene Linien dargestellt ist, während die Taktsignal-Umschalter 525 bis 528 auf der Seite b geschlossen sind. Als Ergebnis beginnen die Schieberegister 501 bis 504 die Serieneingangssignal-Verschiehungshetriehsart und fijhrpn pirip .Spripnnnpration narh der Einspeisung eines Taktsignals in den Eingangsanschluß Cdurch.
Ein Niederdrücken des Codeänderungs-Startschalters 12 bewirkt, daß das Monoflop 705 ein Impulssignal einer bestimmten Breite erzeugt, um dadurch das Flip-Flop 704 einzustellen, wonach der (^-Anschluß des Flip-Flops 704 in den »1 «-Zustand gebracht wird.
Die UND-Glieder 702 und 703 sind geöffnet, so daß die Taktsignale Φι und Φ2 vom Taktsignalerzeuger 701 durchlaufen können. Das Taktsignal Φ2 wird in den Frequenzdividierer 801 eingespeist und frequenzmäßig auf ein Viertel reduziert, was zu dem Impulssignal Φ20 führt, das vom Frequenzdividierer 801 erzeugt wird. Der Binärzähler 802 erzeugt ein »1 «-Signal an seinem Anschluß g\ und ein »0«-Signal an seinen Anschlüssen g2 und g) während der Abfallzeit des Impulssignals Φ20. d. h., während der Abfallzeit des vierten Taktimpulssignals Φ2, das durch das UND-Glied 703 gelaufen ist. Als Ergebnis erzeugt der Decodierer 803, wie in der Tabelle der Fig. 14 dargestellt ist, ein »!«-Signal an seinem Anschluß d\ und »0«-Signale an seinen Anschlüssen d> und d2 bis df, um dadurch das UND-Glied 804 auszuwählen. Da der Anschluß Q\ des Schieberegisters 50i im »O«-Zustand ist.jst andererseits das Ausgangssignal am Anschluß Q des /K-Flip-Flops 508 im »lw-Zustand. Deshalb erzeugt das UND-Glied 804 ein »1 «Signal, während die UND-Glieder 805 und 806 »0«-Signale erzeugen. Der »l«-Zustand des UND-Gliedes 804 öffnet das UND-Glied 807, in das das Taktsignal Φι. das durch das UND-Glied 702 gelaufen ist, eingespeist wird. Das Taktsignal Φι, das durch das UND-Glied 807 gelaufen ist, wird in den Eingangsanschluß Cder Schieberegister 501 bis 504 eingespeist, die ihrerseits die dort gespeicherte Information um die Anzahl von Bits verschieben, die im Taktsignal Φι enthalten sind, das am Eingangsanschluß C liegt Das Ausgangssignal di des Decodierers 803 wird in die UND-Glieder 511 und 513 eingespeist, die mit den Ausgangsanschlüssen Qi der Schieberegister 503 und 504 verbunden sind, während das Ausgangssigna] <h des Decodierers 803 in die UND-Glieder 512 und 514 eingespeist wird, die mit dem Ausgangsanschluß Qi verbunden sind Ebenso wird das Ausgangssignal d) des Decodierers 803 in das UND-Glied 515 eingespeist, das mit dem Ausgangsanschluß Qj des Schieberegisters 504 verbunden ist Die Ausgangssignale der UND-Glieder 51! und 512 werden über das ODER-Glied 516 zum Serieneingangsanschluß / des Schieberegisters 503 gespeist, während die Ausgangssignale der UND-Glieder 513 bis 515 über das ODER-Glied 517 zum
Serieneingangsanschluß / des Schieberegisters 514 gespeist werden. Der Serieneingangsanschluß / des Schieberegisters 501 ist geerdet und immer im »O«-Zustand. Das Ausgangssignal vom Ausgangsanschluß Q\ des Schieberegisters 502 ist zu dessen Serieneingangsanschluß / rückgekoppelt, und daher verschiebt das derch das UND-Glied 807 eingespeiste Signal Φ\ die in den Schieberegistern 501 bis 504 gespeicherte Information um die Zahl der Taktimpulse Φι schleifenförmig durch die Bauteile Qa, Qj, Qi, Q\ und Qa in dieser Reihenfolge. Nach Abschluß der Verschiebung um 1 Bit abhängig vom Taktsignal Φι, das zunächst vom UND-Glied 807 ankommt, ändert sich die in den Schieberegistern 501 bis 504 gespeicherte Information aus dem in der Fig. 15b dargestellten Zustand in den Zustand der F i g. 15c. Wenn das Schieberegister 501 ein »!«-Signal an seinem Anschluß Q\ aufgrund der ersten Verschiebung erzeugt, ändert sich das Ausgangssignal am Anschluß <?des /K-Flip-Flops 508 von »1« nach »0« während der Abfallzeit des Taktsignals Φι, das in den Eingangsanschluß C eingespeist wird. Als Ergebnis ist das UND-Glied 804 geschlossen und erzeugt ein »0«-Signal, so daß das UND-Glied 807 ebenfalls geschlossen ist, um einen Durchgang des Taktsignals Φ\ zu verhindern.
Durch die oben erläuterte Verschiebung wird die im Schieberegister 502 gespeicherte Information nach Q* verschoben, die Information im Schieberegister 503 nach Qs und die Information im Schieberegister 504 nach Qi.
In der Zwischenzeit führt der Gewichtskonstanten-Addierer 900 folgende Addieroperationen durch: Wenn das Ausgangssignal des UND-Gliedes 804 zu »1« wird, sind die UND-Glieder 904, 907 und 910 geöffnet, mit: dem Ergebnis, daß die Signale, die die Bits /i bis h, wobei I] im »O«-Zustand ist und k und h im »!«-Zustand sind, des Binärzählers 510 darstellen, entsprechend der Gewichtskonstanten 3!, die im Stellglied 901 eingestellt ist, zu den Addend-Eingangsanschlüssen A\ bis Ai des Paralleladdierers 916 jeweils über die UND-Glieder 904,907 und 910 und über die ODER-Glieder 913 bis 915 gCSpciSt Vr'crvjvti.
Wenn das UND-Glied 804 ein »!«-Signal erzeugt, ist das UND-Glied 810 geöffnet, wonach das Taktsignal Φι. das durch das UND-Glied 703 gelaufen ist, über das ODER-Glied 813 in den Eingangsanschluß C des Schieberegisters 917 eingespeist wird. Das Taktsignal Φι, das das Ausgangssignal vom UND-Glied 807 ist, wird andererseits zum Eingangsanschluß Cdes Schieberegisters 917 über das ODER-Glied 814 gespeist. Nebenbei ist die in den Schieberegistern 917 und 918 gespeicherte Information ganz im »O«-Zustand, da diese durch Betätigung des Rückstellschalters 13 rückgestellt sind. Deshalb bleibt die im Schieberegister 918 gespeicherte Information aufgrund des gesamten »0«-Zustandes des Schieberegisters 917 unverändert, obwohl das Schieberegister 918 die im Schieberegister 917 gespeicherte Information abhängig von dem in den Eingangsanschluß C eingespeisten Taktsignal Φι liest Abhängig von dem zuerst ankommenden Taktsignal Φι speichert das Schieberegister 917 yt bis ys in der Form von »0011 0«, was das Ergebnis der Addition des Binärzahladdenden »0 0 1 ! 0«, der durch wx bis «'s angezeigt wird, zum Binärzahlaugenden »0000 0« ist der durch x.\ bis »5 durch den Paraüeladdierer S!6 angezeigt wird. Diese in der Form von Signalen c: bis i/5 gespeicherte Summe »0 01 10« wird zum Ausgangsanschluß 14 geführt Diese Ausgangssignale u\ bis 1/5 sind gleichwertig zu ei: 1 ;r Binärzahl, die durch Multiplikation der Gewichtskonstanten 3! in der ersten Verschiebung um 1 erhalten wird, d. h., zur Zahl der eingeschlossenen Bits.
Bei der zweiten Verschiebung erzeugt der Decodierer 803 ein »!«-Signal an seinem Ausgang d\ und »0«-Signale an seinen Ausgängen d\, d] und dt nach dem Abfall des achten Taktsignals Φι, um so das UND-Glied 805 auszuwählen und zu öffnen, während gleichzeitig die UND-Glieder 512 und 514 geöffnet werden. Unter dieser Bedingung ist das Ausgangssignal am Anschluß Qi des Schieberegisters 502 im »O«-Zustand, und deshalb erzeugt das /K-Flip-Flop 509 ein »!«-Signal an seinem Ausgangsanschluß φ Das Ergebnis ist, daß das Ausgangssignal des UND-Gliedes 805 zu »1« wird, um dadurch das UND-Glied 808 zu öffnen, wonach das Taktsignal Φι vom Taktsignalerzeuger 701 durch das UND-Glied 808 verläuft und zum Eingangsanschluß C der Schieberegister 502 bis 504 gespeist wird, so daß die in den Schieberegistern 502 bis 504 gespeicherte Information in Richtung der Schleife durch die Bauteile <?4, Qs, Qi und Qa in dieser Reihenfolge verschoben wird. Diese Verschiebung entspricht der Verschiebung entlang der Zeile in dem Matrixteil, der durch eine Strichlinie in der Fig. 15c umgeben ist. Das Ergebnis der Verschiebung der Information in den Schieberegistern 501 bis 504 um 2 Bits in der zweiten Verschiebung ist in der Fig. 15d dargestellt. Im Zustand der Fig. 15d ist der Ausgangsanschluß Qi des Schieberegisters 502 im »lw-Zustand, und deshalb erzeugt das /K-Flip-Flop 509 ein »O«-Signal an seinem Q-Ausgangsanschluß. Auf diese Weise erzeugt das UND-Glied 805 ein »0«-Signal, um die Verschiebung damit abzuschließen.
Wenn das UND-Glied 805 ein »!«-Signal durch die zweite Verschiebung erzeugt, sind andererseits die UND-Glieder 905, 908 und 911 geöffnet, so daß die Binärzahl »0 i 0« entsprechend der Gewichtskonstanten 21 die im Stellglied 902 eingestellt ist, zu den Addendeingangsanschlüssen/ii bis 4jdes Paralleladdierers 916 gespeist wird, was zum Binärzahladdenden »0001 0« der Signale w\ bis w% führt. Änderet seits liest
710 Ud3
UCI AAUUIUUlI
»0 0 1 1 0« in der ersten Verschiebung, die im Schieberegister 917 durch das eingespeiste erste Taktsignal Φι gespeichert ist, während das Ausgangssignal des UND-Gliedes805 im »!«-Zustand ist, mildem Ergebnis, daß die im Schieberegister 9S8 gespeicherte Information zu »0 0 1 1 0« im Wert von x\ bis x-, wird. Die so auf den neuesten Stand gebrachte Information wird zu den Augendeingangsanschlüssen B\ bis 85 des Paralleladd'erers 916 gespeist, der seinerseits den Addenden »0001 0« zum Augenden »001 1 0« addiert. Das Ergebnis der Addition von y\ zu ys in der Form von »0100 0« ist im Schieberegister 917 gespeichert Das Schieberegister 918 liest die Information u\ bis 05 in der Form von »0 100 0«, die im Schieberegister 9i7 gespeichert ist abhängig vom zweiten Taktsignal, das bei Vorliegen eines »1 «-Ausgangssignals vom UND-Glied 805 eingespeist wird. Mit anderen Worten, die im Schieberegister 917 gespeicherte Information »0100 0« wird zum Schieberegister 918 übertragen, wonach der Paralleladdierer 916 »0100 0« und »0001 0« miteinander addiert Das Schieberegister 917 speichert das Ergebnis der Addition »0101 0« nach der Einspeisung des Taktsignals Φ2 in den Eingangsanschluß C Diese Information »0101 0« bildet die Summe des Ergebnisses der Rechnung in der ersten Verschiebung sowie der Binärzahl, die durch Multiplikation der
Gewichtskonstanten 2! für die zweite Verschiebung mit der Verschiebungs-Bitzahl 2 erhalten wird.
Nach dem Abfall des zwölften Taktsignals Φ2 erzeugt der Decodierer 803 ein »!«-Signal an seinem Ausgangsanschluß di und »O«-Signale an seinen Ausgangsan- Schlüssen d\, d2 und <Λ. Da das Ausgangssignal am Anschluß Qj des Schieberegisters 503 im »O«-Zustand ist, ist das Ausgangssignal am Anschluß Q des JK-Flip-Flops 510 im »1 «-Zustand. Als Ergebnis wird das Ausgangssignal des UND-Gliedes 806 zu »I«, um in dadurch das UND-Glied 809 zu öffnen. Das UND-Glied 515 ist aufgrund des Ausgangssignals dj des Decodieren 803 geöffnet. Das Taktsignal Φι wird über das UND-Glied 809 geleitet und zum Eingangsanschluß C der Schieberegister 503 und 504 gespeist, mit dem Ergebnis, daß die in den Schieberegistern 503 und 504 gespeicherte Information in Richtung der Schleife durch die Bauteile Qt, Qi und Qa in dieser Reihenfolge verschoben wird. Diese Verschiebung entspricht der Verschiebung h Richtung einer Zeile in dem Matrixteil, 2n der in der Fig. I5d durch eine Strichlinie umgeben ist, wobei eine Verschiebung um 1 Bit bewirkt, daß die in den Schieberegistern 501 bis 504 gespeicherte Information in der Form einer Grundmatrix gegeben ist, wie diese in der Fig. 15a dargestellt ist. Mit der Bildung der 2> Grundmatrix erzeugt das Schieberegister 503 ein »I «-Signal an seinem AusgangsanschluS Qj, wonach das /K-Flipj-Flop 510 ein »O«-Signal an seinem Ausgangsanschluß Q erzeugt. Als Ergebnis wiro das Ausgangssignal des UND-Gliedes 806 zu »0«, um dadurch die Verschiebung zu beenden.
Während der oben erwähnten dritten Verschiebung sind die UND-Glieder 906,909 und 919 geöffnet, wenn das Ausgangssignal des UND-Gliedes 806 zu »1« wird, so daß die Binärzahl »00 1« entsprechend der r> Gewichtskonstanten 1! im Stellglied 903 zum Paralleladdierer 916 als ein Addendeingangssignal gespeist wird. Abhängig vom Taktsignal <P\, das am Eingangsanschluß C über das UND-Glied 809 und das ODER-Glied 814 liegt, liest das Schieberegister 918 die im Schieberegister to 917 gespeicherte Information »0101 0« und speist sein Ausgangssignai zum Paraiieladdierer »lb als ein Augend. Der Paralleladdierer 916 addiert »0101 0« und »0 0 00 1« miteinander und erzeugt die Summe »0101 1« als Ausgangssignal. Das Schieberegister 917 speichert andererseits die Summe »0101 1«, die vom Paralleladdierer 916 abhängig vom Taktsignal Φ2 erzeugt ist, und leitet die Information zum Ausgangsanschluß 14. Dieser Wert entspricht der Summe des Ergebnisses der Berechnung in der zweiten Verschiebung und der Binärzahl, die durch Multiplikation der Verschiebungszahl 1 mit der Gewichtskonstanten 1! in der dritten Verschiebung erhalten wird.
Die im Schieberegister 917 gespeicherte Information »0101 1« bildet das Datum Dn in einem Binärcode, so daß der Permutationscode einschließlich P2, Pi, P«, Pj in einen Binärcode umsetzbar ist
Auf ähnliche Weise können die die anderen Daten der F i g. 3 darstellenden Permutationscodes in entsprechende Binärcodes umgesetzt werden. m>
Die obige Beschreibung der Erfindung dient zur Erläuterung der Umsetzung eines numerischen Codes in einen Permutationscode auf der Datensendeseite oder eines Permutationscodes in einen numerischen Code auf der Empfangsseite der Datenübertragungsanordnung, wenn der die zu übertragenden Daten daisteUende numerische Code aus einem Binärcode mit 5 Bits besteht. Eine derartige Umsetzung ist auch möglich, wenn die Daten 8 Bits in der Form eines binärcodierten Dezimalcodes haben. Diese Möglichkeit wird weiter unten näher anhand der Sendeseite der Datenübertragungsanordnung erläutert.
In der F i g. 6 wird der Paralleladdierer 140 durch ein Glied ersetzt, das binärcodierte Dezimalzahlen verarbeitet, während die Schieberegister 133 und 341 und der Vergleicher 140 von 3 auf 8 Bits zunehmen. Weiterhin sind UND-Glieder und ODER-Glieder jeweils zu den UND-Gliedern 102 bis 111 und den ODER-Gliedern 112 bis 116 in der Zahl hinzugefügt, die den 3 Bits entspricht, und die Eingangsanschlüsse 9 sind um drei erhöht. Auch sind das Gewichtskonstanten-Stellglied und die um dieses vorgesehenen Glieder so angeordnet, daß sie binärcodierte Dezimalzahlen verarbeiten können, wodurch eine Umsetzung aus einem numerischen Code in der Form einer binärcodierten Dezimalzahl in einen Permutationscode möglich ist.
Die obige Beschreibung über die Umsetzung durch eine binärcodierte Dezimalzahl auf der Sendeseite gilt mit gleicher Wirkung auch für die Umsetzung auf der Empfangsseite. Mit anderen Worten, der Paralleladdierer 916 bei der Anordnung der Fig. 11 wird durch ein Glied für binärcodierte Dezimalzahlen ersetzt, und die Speicherkapazität der Schieberegister 917 und 918 wird um 3 Bits auf 8 Bits erhöht, so daß es möglich ist, einen binärcodierten Dezimalcode von zwei Stellen am Ausgangsanschluß 14 zu erzeugen. In diesem Zusammenhang braucht nicht besonders darauf hingewiesen zu werden, daß die UND-Glieder und die ODER-Glieder um die Stellglieder 901 und 903 so aufgebaut sind, daß sie binärcodierte Dezimalzahlen verarbeiten können. Eine Umsetzung, wie diese oben erläutert wurde, ist bei dem Permutationscode mit vier hrequenzsignaien nicht erforderlich, da es im wesentlichen die gleiche Wirkung hat, ob der Maximalwert 3! der Gewichtskonstanten die Form einer Binärzahl oder einer binärcodierten Dezimalzahl annimmt.
Bei der obigen Beschreibung des Ausführur.gsbeispiels des Umsetzers auf der Sendeseite wurde das binärcodierte Datum »0000 0« oder 0 in einer Dezimalzahl als Permutationscode »P·, P2, Pj, P«« definiert, und die Matrix aus den Daten Pi, P2, Pj und Pt, bei der alle Diagonalelemente »1« und die übrigen Elemente »0« sind, wurde als Grundmatrix für die Umsetzung von einem numerischen Code in einen Permutationscode angesehen. Es ist jedoch nicht immer erforderlich, daß das numerische Codedatum »0000 0« dem Permutationscode »Pi, P2, Pj, P-t« entspricht. Beispielsweise kann das numerische Codedatum »0000 0« als gleichwertig zum Permutationscode »P2, Pt, Pu P3« betrachtet werden. Das gleiche gilt auch für den Umsetzer auf der Empfangsseite.
Hierzu 11 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    1. Anordnung zur Ultraschall-Nachrichtenübertragung,
    mit einer ersten Einrichtung zur Erzeugung mehrerer verschiedener Ultraschall-Frequenzkomponenten (Frequenzsignalen),
    mit einer zweiten Einrichtung (Umsetzer) zur Umwandlung einer zu übertragenden Nachricht in ein Ultraschallwellensignal, das die nacheinander in Zeitintervallen übertragbaren Ultraschall-Frequenzkomponenten (Frequenzsignalen) in einer der zu übertragenden Nachricht entsprechenden Permutation enthält, und
    mit einer dritten Einrichtung (Sender) zum Senden des Ultraschallwellensignals in ein Übertragungsmedium, nach Hauptpatent 23 47 146,
    dadurck gekennzeichnet,
    daß die zu übertragenden Nachrichten in einem von mehreren numerischen Codes vorliegen,
    daß die Ultraschall-Frequenzkomponenten den Elementarsignalen einer dem Permutationscode entsprechenden Matrix zugeordnet sind,
    wobei eine Permutationscode-Grundmatrix definiert ist,
    daß die drei Einrichtungen eine Sendestation bilden, die aufweist (Fig. 6):
    einen ersten Speicher (102—111) für die Elementarsignale der Grundmatrix, einen zweiten Speicher (118—120) für mehrere Gewichtskonstanten, die entsprechend der Zahl der Biia des numerischen Codes bestimmt sind, einen ersten Rechner (135— 140) für die gespeicherten Gewictskonstanten und den numerischen Wert des numerischen Codes, einen ersten Schieber (133), der die Elementarsignale der Grundmatrix, die im ersten Speicher (102—111) gespeichert ist, um die Zahl verschiebt, die dem jeweiligen Wert der mehreren numerischen Werte zugeordnet ist, der durch die Berechnung erhalten wird, und den Sender (TR), der die mehreren Frequenzsignale nacheinander abhängig von den Elementarsignalen einer anderen Matrix überträgt, die durch die Verschiebung erhalten wird, und
    daß eine Empfangsstation einschließlich eines Empfänger-Speichers für die nacheinander übertragenen Frequenzsignale und eines Umsetzers für die im Speicher gespeicherte Information in dem numerischen Code vorgesehen ist, die aufweist (Fig. II):
    einen Matrixspeicher (501—504) einschließlich eines Empfängers (RE) für das vom Sender (TR) ausgesandte Ultraschallweilensignal, wobei der Matrixspeicher (501—504) eine Matrix mit mehreren Zeilen und mehreren Spalten zur Speicherung eines »1 «-Signals nur dann aufweist, wenn jedes der mehreren Frequenzsignale in einer vorbestimmten Zeit vorliegt, einen Schieber (918) für das im Matrixspeicher (5Ö1—5Ö4) gespeicherte »!«-Signal in das gleiche Muster wie eine Grundmatrix, die vor einem bestimmten Permutationscode der Permutationscodes definiert ist, einen dritten Speicher (900) für mehrere Gewichtskonstanten, die durch die Anzahl der Bits des numerischen Codes bestimmt sind, und einen zweiten Rechner (800) für die gespeicherten Gewichtskonstanten und die Zahl der Verschiebungen des Schiebers und zur Umsetzung
    des empfangenen Permutationscodes in einen numerischen Code.
    Z Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Gewichtskonstanten-Speicher (118—120; 900) die Gewichtskonstanten einschließlich (m-\)\ (m-2)\,...2\ 1! dann speichert, wenn der numerische Code m Bits aufweist
    3. Anordnung nach Anspruch 1, dadurch geicennzeichnet, daß der erste Rechner (135—140) aufweist: einen Vergleicher (134) für den numerischen Code mit der im Gewichtskonstanten-Speicher (118—120) gespeicherten Information, und einen Subtrahierer (100) für das Vergleichsergebnis des Vergleichen (134) von dem numerischen Code.
    4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Gewichtskonstanten-Speicher (118—120,900) eine Gattereinheit zum Vergleich der numerischen Codes in der Reihenfolge der Größe der Gewichtskonstanten hat
    5. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der zweite Rechner (800) einen Multiplizierer für jede Zahl der Verschiebungen mit jeder Gewichtskonstanten und einen Addierer für die Ergebnisse der Multiplikationen hat
DE2441452A 1973-08-31 1974-08-29 Anordnung zur Ultraschall-Nachrichtenübertragung Expired DE2441452C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP48097157A JPS5046401A (de) 1973-08-31 1973-08-31
JP9717373A JPS5547500B2 (de) 1973-08-31 1973-08-31

Publications (3)

Publication Number Publication Date
DE2441452A1 DE2441452A1 (de) 1975-04-17
DE2441452B2 DE2441452B2 (de) 1979-05-10
DE2441452C3 true DE2441452C3 (de) 1980-01-17

Family

ID=26438357

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2441452A Expired DE2441452C3 (de) 1973-08-31 1974-08-29 Anordnung zur Ultraschall-Nachrichtenübertragung

Country Status (2)

Country Link
US (1) US3990071A (de)
DE (1) DE2441452C3 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306308A (en) * 1979-09-14 1981-12-15 Rca Corporation Symbols communication system
US4660215A (en) * 1983-12-07 1987-04-21 Matsushita Electric Industrial Co., Ltd. Transmitter/receiver system
DE3480819D1 (de) * 1984-11-13 1990-01-25 Underwater Storage Ltd Unterwasseruebertragung.
US5517433A (en) * 1994-07-07 1996-05-14 Remote Intelligence, Inc. Parallel digital data communications
JP2004138570A (ja) * 2002-10-21 2004-05-13 Tanita Corp 重力補正機能付きはかり、重力補正指示計及び重力補正はかりシステム
FR2897742A1 (fr) * 2006-02-17 2007-08-24 France Telecom Codage/decodage perfectionnes de signaux numeriques, en particulier en quantification vectorielle avec codes a permutation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE475120A (de) * 1943-06-05
US2395693A (en) * 1943-12-17 1946-02-26 Union Switch & Signal Co Transmitting apparatus for remote control systems
US2900621A (en) * 1954-02-05 1959-08-18 Motorola Inc Line selection system
US2811708A (en) * 1955-02-25 1957-10-29 Rca Corp Selective calling system
US3039081A (en) * 1959-03-12 1962-06-12 Motorola Inc Frequency selective signalling system
US3344400A (en) * 1964-03-26 1967-09-26 Avco Corp Plural frequency responsive receiver
US3506966A (en) * 1966-09-12 1970-04-14 Motorola Inc Pulse coded,wide band radio communication system
US3668643A (en) * 1970-08-14 1972-06-06 Data Instr Co Data transmission system
US3860913A (en) * 1973-04-13 1975-01-14 Jr Walter Ole Weeks Multifrequency sequential tone decoder

Also Published As

Publication number Publication date
US3990071A (en) 1976-11-02
DE2441452A1 (de) 1975-04-17
DE2441452B2 (de) 1979-05-10

Similar Documents

Publication Publication Date Title
DE1537062C3 (de) Schlüsselgenerator
DE2508706C2 (de) Schaltungsanordnung zur Codierung von Datenbitfolgen
DE2627405C3 (de) Schaltungsanordnung zur Berechnung der schnellen Fourier-Transformation (FFT)
DE1549477B1 (de) Einrichtung zur schnellen akkumulation einer anzahl mehr stelliger binaerer operanden
DE2230733B2 (de) Elektronische Digitaluhr
DE2441452C3 (de) Anordnung zur Ultraschall-Nachrichtenübertragung
DE1462731B2 (de) Korrelationsverfahren
DE1449784A1 (de) Schieberegister
DE1803222B2 (de) Verfahren zum zusammenfassen pulscodierter nachrichten
DE2621580C2 (de) Elektromagnetische oder akustische Empfangseinrichtung mit einer Anzahl von Empfangselementen
DE1132747B (de) Elektronische Rechenmaschine
DE2017132B2 (de) Binärer Parallel-Addierer
DE2321298A1 (de) Dezimal-binaer-umsetzer
EP0333884B1 (de) CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen
DE3609056C2 (de)
DE2219678C2 (de) Einrichtung zur Bestimmung der Ausbreitungsrichtung einer ebenen Welle
DE1574660A1 (de) Schieberegister hoher Geschwindigkeit
DE2060590A1 (de) Digitalrechner
DE1512260B2 (de) Verfahren und einrichtung zur datenuebertragung durch puls-phasen-modulation
DE1815660C3 (de) Vorrichtung zur Verarbeitung von Informationen die in einem Radar-Videosignal enthalten sind, über mehrere Radarfolgeperioden
DE2724110C2 (de) Quasi-Zufallsgenerator
DE2627931A1 (de) Kanalbildungsvorrichtung
DE2208649A1 (de) Tastengesteuertes elektronisches Rechengerät
DE1524156B2 (de) Digitale elektronische recheneinrichtung
DE2207566C3 (de) Serien-Parallel-Multiplizierwerk

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8340 Patent of addition ceased/non-payment of fee of main patent