DE2437252B1 - Datenverarbeitungsanlage - Google Patents
DatenverarbeitungsanlageInfo
- Publication number
- DE2437252B1 DE2437252B1 DE2437252A DE2437252A DE2437252B1 DE 2437252 B1 DE2437252 B1 DE 2437252B1 DE 2437252 A DE2437252 A DE 2437252A DE 2437252 A DE2437252 A DE 2437252A DE 2437252 B1 DE2437252 B1 DE 2437252B1
- Authority
- DE
- Germany
- Prior art keywords
- registers
- input
- data
- output
- output devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
- G06F15/7832—Architectures of general purpose stored program computers comprising a single central processing unit without memory on one IC chip (single chip microprocessors)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Executing Machine-Instructions (AREA)
- Hardware Redundancy (AREA)
Description
3 4
die externen Register mit integrierter Logik iden- Im nachfolgenden wird gezeigt, wie der Rechnertisch
sein können und daß zum anderen durch die kern 1 zu einem problemorientierten Rechner geVerlagerung
von logischen und arithmetischen Schalt- macht wird.
kreisen zu den externen Registern eine bisher nicht er- Der Schalter 10 selektiert die Daten, die von den
reichte Flexibilität in den Anschlußmöglichkeiten von 5 Registern mit integrierter Logik, z. B. von der Dezi-
Ein- und Ausgabegeräten besteht. mallogik 11, Verschiebeeinheit 12, Anpassungs- und
Die Erfindung wird nun an Hand von in den Zeich- Steuerschaltung 13 für einen Plattenspeicher, der lonungen
dargestellten Ausführungsbeispielen beschrie- gischen Verbindungsschaltung 14 für den Hauptben.
Es zeigt speicher, dem zusätzlichen Speicher 16, und dem
Fig. 1 ein Blockschaltbild, io Zeitgeber IS, über eine Leitung 5ß zum Rechner-
F i g. 2 ein detaillierteres Schaltbild eines Rechner- kern 1 geleitet werden. Seine Adresse wird außer-
kerns mit angeschlossenen Registern für Ein- und dem an alle Register mit integrierter Logik 11 bis
Ausgabegeräte, IS und dem zusätzlichen Speicher 16 angelegt, um
F i g. 3 ein weiteres detailliertes Schaltbild, aus diese zu selektieren. Wie bereits erwähnt, ist es
dem insbesondere die Verbindung der externen Re- 15 außerdem möglich, diese Adresse in einem und
gister mit integrierter Logik zum Rechnerkern her- mehreren der Register mit integrierter Logik 11 bis
vorgeht und 15, wenn gewünscht, zu modifizieren. Der Ausgang
F i g. 4 ein Zeitdiagramm zur Erklärung der Wir- des Schalters 10 ist mit Rechnerkern 1 über die
kungsweise der Schaltung nach F ig. 3. Eingangsleitung 5 B verbunden und die Ausgangs-
F i g. 1 ist ein prinzipielles Schaltbild, das die Ver- 20 leitung S A des Rechnerkerns 1 ist mit allen Rebindungen
zwischen einem Rechnerkern und Ein- gistern mit integrierter Logik 11 bis 15 sowie mit
und Ausgabeeinheiten über Register mit integrierter einem zusätzlichen Speicher 16 verbunden, der die
Logik 3 A und 3 B zeigt. Die Register mit integrier- Arbeitsspeicherkapazität des Rechnerkerns, wenn erter
Logik 3 A und 3 B werden vom Rechnerkern 1 forderlich, erweitern kann. Der besondere Vorteil
über die mehradrige Leitung 4 adressiert und ge- 25 dieser Struktur besteht darin, daß bei Herstellung
steuert. Dadurch wird einmal erreicht, daß die Adres- in integrierter Halbleitertechnik oder auch in andesen
auf die dafür vorgesehene Ein- und Ausgabeein- ren integrierten Techniken der Rechnerkern nur das
heit gelangen und zum anderen, daß sowohl die tatsächlich erforderliche Minimum an Schaltungsauf-Register
mit integrierter Logik 3 A und 3 B als auch wand enthält, weil die Register mit integrierter Logik,
die Ein- und Ausgabeeinheiten 2 selbst mit dem 30 die extern angeordnet sind, in den Datenfluß einbe-Rechnerkern
1 synchronisiert sind. Der Datenfluß zogen werden, so daß nur wenig standardisierte Maszwischen
dem Rechnerkern 1 und den Eingabeein- ken bei der Fertigung erforderlich sind. Durch dieses
heiten 2 über die Register mit integrierter Logik 3 A Prinzip wird eine modulare Anpassung gewährleistet,
und 3 B erfolgt über die Ein- und Ausgangsleitungen so daß es möglich ist, das System den spezifischen
S A bzw. 5 B. Der Rechnerkern 1 hat den Speicher 35 Anwendungen und den spezifischen externen Geräten
für Daten und die zugehörigen Adreßregister, eine entsprechend ohne weiteres umzugestalten,
logisch arithmetische Einheit zur Daten- und Befehls- In F i g. 3 ist nun ein weiteres detaillierteres Schaltverarbeitung bzw. -Modifizierung und eine Zeitsteue- bild gezeigt, in dem insbesondere die Register mit rung, die später näher erklärt wird. Außerdem besitzt integrierter Logik in der Struktur dargestellt sind, der Rechnerkern einen Mikroinstruktionsspeicher, 40 Bei den Registern mit integrierter Logik kann es sich der in Zusammenarbeit mit der Zeitsteuerung Adres- sowohl um Register handeln, die in der Lage sind, sen und Befehle liefert. Bei der Ausführung der logische Funktionen selbst auszuführen als auch um Mikroinstruktionen werden diese durch die externen Register, denen spezielle logische Netzwerke unmittel-Register mit integrierter Logik so modifiziert, daß bar nachgeschaltet sind. Zunächst wird der Aufbau die gewünschte Operation für die jeweilige spezifische 45 der in F i g. 3 dargestellten Schaltungsanordnung beAnwendung realisiert wird. Diese spezifischen Ope- schrieben und dann später in Zusammenhang mit rationen können für die daran angeschlossene spezi- dem Zeitdiagramm nach F i g. 4 die Wirkungsweise, fische Ein- und Ausgabeeinheit und Rechnerhilfs- Im oberen linken Teil der F i g. 3 ist wiederum funktionen sein, die systemorientiert sind. Dies kann der Rechnerkern 1 dargestellt, der mit denen in den eine Verschiebeoperation, eine Dezimaloperation, 5° Fig. 1 und 2 identisch ist. Der Rechnerkern 1' oder eine arithmetisch logische Verknüpfung sein. ist über die Ausgangsleitung Sa mit den Registern Mit anderen Worten ist es mit der in F i g. 1 gezeig- mit integrierter Logik 40 bis 42 verbunden, die den ten Struktur möglich, daß durch das Laden der Re- in Fig. 1 gezeigten Registern entsprechen. Die Ausgister mit integrierter Logik Adressen und Befehle gänge der Register mit integrierter Logik 40 bis 42 modifiziert werden können, daß Register mit inte- 55 dienen der Steuerung der angeschlossenen Ein- und grierter Logik 3 A und 3 B in den Datenfluß des Ausgabeeinheiten, entsprechend den Ein- und Aus-Rechnerkerns 1 einbezogen werden oder daß sie gabeeinheiten 2 in Fig. 1. Dies kann eine Vielzahl angeschlossene Ein- und Ausgabeeinheiten 2 steuern von Eingabeeinheiten sein und entsprechend können oder die Verbindung zwischen den Ein- und Ausgabe- auch mehrere Register mit integrierter Logik im speeinheiten 2 und dem Rechnerkern 1 herstellen. Auf 60 ziellen Fall Verwendung finden,
diese Art und Weise gibt man auch den externen Die Information, die zur Gerätesteuerung benutzt Schaltkreisen die Möglichkeit, von den internen Fähig- wird, kann aber auch rückwärts über die Schalter 43 keiten des Rechnerkerns, wie z. B. arithmetisch logi- und 44 auf die Eingangsleitung Sb in den Rechnerschen Operationen, Gebrauch zu machen. kern 1' eingegeben werden. Die außen angeordneten
logisch arithmetische Einheit zur Daten- und Befehls- In F i g. 3 ist nun ein weiteres detaillierteres Schaltverarbeitung bzw. -Modifizierung und eine Zeitsteue- bild gezeigt, in dem insbesondere die Register mit rung, die später näher erklärt wird. Außerdem besitzt integrierter Logik in der Struktur dargestellt sind, der Rechnerkern einen Mikroinstruktionsspeicher, 40 Bei den Registern mit integrierter Logik kann es sich der in Zusammenarbeit mit der Zeitsteuerung Adres- sowohl um Register handeln, die in der Lage sind, sen und Befehle liefert. Bei der Ausführung der logische Funktionen selbst auszuführen als auch um Mikroinstruktionen werden diese durch die externen Register, denen spezielle logische Netzwerke unmittel-Register mit integrierter Logik so modifiziert, daß bar nachgeschaltet sind. Zunächst wird der Aufbau die gewünschte Operation für die jeweilige spezifische 45 der in F i g. 3 dargestellten Schaltungsanordnung beAnwendung realisiert wird. Diese spezifischen Ope- schrieben und dann später in Zusammenhang mit rationen können für die daran angeschlossene spezi- dem Zeitdiagramm nach F i g. 4 die Wirkungsweise, fische Ein- und Ausgabeeinheit und Rechnerhilfs- Im oberen linken Teil der F i g. 3 ist wiederum funktionen sein, die systemorientiert sind. Dies kann der Rechnerkern 1 dargestellt, der mit denen in den eine Verschiebeoperation, eine Dezimaloperation, 5° Fig. 1 und 2 identisch ist. Der Rechnerkern 1' oder eine arithmetisch logische Verknüpfung sein. ist über die Ausgangsleitung Sa mit den Registern Mit anderen Worten ist es mit der in F i g. 1 gezeig- mit integrierter Logik 40 bis 42 verbunden, die den ten Struktur möglich, daß durch das Laden der Re- in Fig. 1 gezeigten Registern entsprechen. Die Ausgister mit integrierter Logik Adressen und Befehle gänge der Register mit integrierter Logik 40 bis 42 modifiziert werden können, daß Register mit inte- 55 dienen der Steuerung der angeschlossenen Ein- und grierter Logik 3 A und 3 B in den Datenfluß des Ausgabeeinheiten, entsprechend den Ein- und Aus-Rechnerkerns 1 einbezogen werden oder daß sie gabeeinheiten 2 in Fig. 1. Dies kann eine Vielzahl angeschlossene Ein- und Ausgabeeinheiten 2 steuern von Eingabeeinheiten sein und entsprechend können oder die Verbindung zwischen den Ein- und Ausgabe- auch mehrere Register mit integrierter Logik im speeinheiten 2 und dem Rechnerkern 1 herstellen. Auf 60 ziellen Fall Verwendung finden,
diese Art und Weise gibt man auch den externen Die Information, die zur Gerätesteuerung benutzt Schaltkreisen die Möglichkeit, von den internen Fähig- wird, kann aber auch rückwärts über die Schalter 43 keiten des Rechnerkerns, wie z. B. arithmetisch logi- und 44 auf die Eingangsleitung Sb in den Rechnerschen Operationen, Gebrauch zu machen. kern 1' eingegeben werden. Die außen angeordneten
In F i g. 2 ist nun ein detaillierteres Schaltbild, das 65 Register mit integrierter Logik 40 bis 42 verhalten
sowohl den internen Aufbau des Rechnerkerns 1 als sich dadurch so, als wären sie Bestandteil des
auch die Anwendung als problemorientierten Rech- Rechnerkerns 1' und dienen somit zur Funktions-
ner darstellt. erweiterung des Rechnerkerns 1'. Die weiteren Re-
5 6
gister mit kombinierter Logik 45 bis 47 überneh- auf Leitung 4, die vom Rechnerkern 1' kommt. Mit
men Informationen vom angeschlossenen Gerät und anderen Worten heißt das, daß-das vom Rechnergeben diese über den aus UND-Gliedern und einem kern 1' gesendete Adreßsignal auf Leitung 4 zu
ODER-Glied bestehenden Schalter 48, dem aus verschiedenen Zeitabschnitten des Mikroinstruktionseinem
ODER- und einem UND-Glied bestehenden 5 zyklus verschieden interpretiert wird, im vorliegenden
Schalter 44 über die Eingangsleitung auf den Fall nach Zeile 2 wird eine Leseoperation durch-Rechnerkern
1'. Diese Register mit interner Logik geführt und nach Zeile 3 eine Schreiboperation. In
45 bis 47 können im Gegensatz zu den vorherge- den Zeilen 4, 5 und 6 sind die zu den im Rechnernannten
Registern mit interner Logik 40 bis 42 kern 1' vorhandenen Registern A, B und D zugenicht
als interne Register des Rechnerkerns 1' ver- io ordneten Taktsignale 26, 27 und 28 gezeigt. Welcher
wendet werden. Dem Adreßdecoder 49 wird über die von den in dem Rechnerkern 1' gezeigten Eingängen
Leitung 4 die externe Adresse zugeführt. An den Aus- der Register A und B selektiert wird, Mngt von der
gangen des Decoders 49 steht die »1 aus n«-Register- auszuführenden Makroinstruktion ab. In Zeile 7 ist
auswahl, wodurch der zu diesem Zeitpunkt aktive der Schreibimpuls für die Register mit integrierter
Teil der Register und der zugehörigen Logik selek- 15 Logik 40 bis 42 dargestellt. Das Schreiben wird
tiert wird. Die Ausgänge des Decoders 49 sind mit deshalb über den eigentlichen Mikroinstruktionsden
Eingängen des Schalters 48, des Schalters 43, zyklus um eine Teilzeiteinheit hinaus verlängert, weil
des Schalters 49, der ebenfalls aus UND- und ODER- bei dem modularen Aufbau des nach dieser Erfindung
Gliedern besteht, verbunden. Der Schalter 49 bildet organisierten Rechners längere Leitungen vorhanden
das Adreßsignal, das zu den Registern mit integrier- 20 sind, die eine Verzögerung der Signale bewirken,
ter Logik 40 bis 42 und zu den Registern mit inte- In Zeile 8 ist ein Impuls dargestellt, der die von
grierter Logik 45 bis 47 gehört. Der Ausgang des einem externen Gerät zur Verfügung gestellte InSchalters
54 ist über die Eingangsleitung 5 B mit dem formation abtastet. Dieser Impuls erscheint in jedem
Rechnerkern Γ verbunden. Die Register mit integrier- Mikroinstruktionszyklus und ist unabhängig von den
ter Logik 40 bis 42 werden über die UND-Glieder 51 25 anstehenden Adressen und Mikroinstruktionen. Da
bis 53 gesteuert. In den UND-Gliedern 51 bis 53 der Rechnerkern Γ, wie in Zeile 2 dargestellt, die
werden die Adressen aus dem Decoder 49 mit dem in den Registern vorhandenen Informationen zum
auf der Leitung 23 aus dem Rechnerkern 1' kommen- Teilschritt 2 bereits verarbeiten kann, ist der Impuls
den Schreibimpuls verknüpft. Es soll hier angemerkt zum Abfühlen der Informationen auf Zeile 8 des
werden, daß die den Registern mit integrierter Logik 30 Zeitdiagramms zum Teilschritt 2 des Mikroinstruk-45
bis 47 nachgeschaltete Paritätserzeugung dazu tionszyklus zu Ende.
dient, die Daten dem Rechnerkern 1' mit gültiger Durch diese Zeit-und Taktsteuerung, die im Zeit-Parität
zur Verfügung zu stellen. Im nachfolgenden diagramm nach Fig.4 gezeigt ist, wird ersichtlich,
sei nun an Hand des in F i g. 4 dargestellten Zeit- daß die Register mit integrierter Logik 40 bis 42
diagramms die Wirkungsweise der in Fig. 3 darge- 35 und 45 bis 47 je nach anstehender Adresse und je
stellten Schaltungsanordnung beschrieben. nach anstehender Mikroinstruktion zu einem beim
Zeitdiagramm der F i g. 4 ist in der Horizon- stimmten Zeitpunkt innerhalb des Mikroinstruktionstalen
die Zeitachse zu sehen, die einen Mikroinstruk- zyklus ihre dadurch bestimmte arithmetische oder
tionszyklus des Rechnerkerns 1' zeigt. Ein Mikro- logische Funktion ausführen können. Es ist also
instruktionszyklus ist in zehn Teilschritte unterteilt. 40 möglich, die den externen Geräten zugeordneten Re-Auf
der vertikalen Achse sind einige für die Erfin- gister durch die vom Rechnerkern geladenen Mikrodung
sehr wesentliche Steuersignale dargestellt. In befehle arithmetische oder logische Funktionen ausZeile
1 ist die für den dargestellten Mikroinstruk- führen zu lassen, und sie als Teil des Rechnerkerns
tionszyklus gültige Mikroinstruktion 21, die sich im oder als Verbindungsglied zwischen dem Rechner-Operationsregister
zu diesem Zeitpunkt befindet, dar- 45 kern und den externen Geräten oder als Steuergestellt. In Zeile 2 ist nun gezeigt, in welcher Zeit und Anpassungsschaltung für irgendwelche Einheiten
ein Lesevorgang der Register mit kombinierter Logik des Rechnersystems zu benutzen. Als Einheiten köndurchgeführt
werden kann. In Zeile 3 ist das Schreib- nen sowohl die bekannten Ein- und Ausgabegeräte
signal dargestellt, das heißt das ist die Zeit, in welcher als auch zusätzliche Speicher bedient werden und es
ein Register mit integrierter Logik vom Rechner- 5o können darüber hinaus auch Rechnerhilfsfunktionen
kern 1' aus geschrieben werden kann. Beide Zeit- wie Gleitkomma-Arithmetik oder Verschiebungen
abschnitte beziehen sich auf die Rechnerkernadresse durchgeführt werden.
Hierzu 3 Blatt Zeichnungen
Claims (5)
1. Datenverarbeitungsanlage mit synchronem durch weiteres Hinzufügen von zusätzlichen Registern
Arbeiten eines Rechnerkerns, arithmetisch logi- 5 und Logik ein Kanal einer Datenübertragungsanlage
sehen Einheiten, Speichern und Registern mit ex- letztlich einen Prozessor selbst darstellt, der spezielle
ternen Geräten, dadurch gekennzeich- Ein- und Ausgabegeräte bedienen kann. In modernen
net, daß die den externen Geräten (2) züge- Datenverarbeitungsanlagen sind den verschiedenen
ordneten Register (3,4, 3 B) mit Logik durch vom Ein- und Ausgabegeräten sogenannte Ein- und
Rechnerkern (1) direkt geladene Mikrobefehle io Ausgabeprozessoren zugeordnet. Diese Ein- und Ausarithmetische
oder logische Funktion ausführen gabeprozessoren sind über ein Sammelleitungssystem,
und als Teile des Rechnerkerns selbst oder als sowohl datenmäßig als befehlsmäßig mit weiteren
Verbindungsglied oder als Steuer- und/oder An- Subprozessoren für bestimmte Aufgaben innerhalb
paßschaltung im Datenfluß arbeiten. des Datenverarbeitungssystems verbunden. Diese Pro-
2. Schaltungsanordnung nach Anspruch 1, da- 15 zessoren werden in hochintegrierter Technik hergedurch
gekennzeichnet, daß die Verschiebeeinheit stellt, so daß man einerseits Wert darauf legt, Prodes
Rechnerkerns durch Verschiebeeinheiten ge- zessoren mit möglichst identischer Einteilung zu
bildet wird, die den Registern der externen Geräte bekommen und andererseits die Prozessoren so auszudirekt
nachgeschaltet oder von den Registern legen, daß sie für jede innerhalb der Datenverarbeiselbst
gebildet sind. 20 tungsanlage einzusetzende Funktion den Anförde-
3. Schaltungsanordnung nach Anspruch I rungen genügen. Um die so hergestellten Prozessoren
und 2, dadurch gekennzeichnet, daß den also überall innerhalb einer solch organisierten Datenden
externen Geräten zugeordneten Registern Verarbeitungsanlage einsetzen zu können, mußte eine
eine arithmetisch logische Einheit nachgeschaltet gewisse Redundanz bisher in Kauf genommen werden,
ist. 25 so daß der technische Aufwand eines Prozessors für
4. Schaltungsanordnung nach Anspruch 1, da- manche Aufgaben innerhalb der Datenverarbeitungsdurch
gekennzeichnet, daß eine Prüfeinrichtung anlage aus preislichen Gründen zu hoch war.
des Rechnerkerns über die den externen Geräten In der deutschen Auslegeschrift 1 524 099 wurde
zugeordneten Register mit integrierten logischen für einen Konsolprozessor, der mit einer Datensicht-Funktionen
auch die externen Daten prüft. 30 station zusammenarbeitet, zur Verringerung des Auf-
5. Schaltungsanordnung nach den Ansprü- wands vorgeschlagen, die Ablenkregister des Datenchen
1 bis 4, dadurch gekennzeichnet, daß die Sichtgeräts während des Rechenbetriebs als Akkuexternen Funktionen des Rechners für die Ein- mulator und Programmadressenregister zu benützen,
und Ausgabeeinheiten durch Mikrobefehle in den Obwohl hier gezeigt ist, daß externe, den Ein- und
den externen Geräten zugeordneten Registern mit 35 Ausgabegeräten zugeordnete Register zur Verringelogischen
Funktionen ausgeführt werden, die lo- rung des Aufwands in den Datenfluß eines Prozessors
gisch im Datenfluß des Rechnerkerns integriert mit einbezogen werden können, hat diese Lösung
sind. jedoch den Nachteil, daß diese Verwendung der
Register für einen bestimmten Zweck nicht vom 40 Mikroprogrammcode her steuerbar und sehr be-
schränkt ist.
Der Erfindung liegt deshalb die Aufgabe zugrunde,
Der Erfindung liegt deshalb die Aufgabe zugrunde,
eine Verbesserung des geschilderten Standes der
Die Erfindung betrifft eine Datenverarbeitungsan- Technik dahingehend zu schaffen, daß die Verwenlage
mit synchronem Arbeiten eines Rechnerkerns, 45 dung der'Register durch den Mikroprogrammcode
arithmetisch logischen Einheiten, Speichern und Re- und durch die Zeitsteuerung festgelegt wird, so daß
gistern mit externen Geräten. einmal alle Anpassungs-, Übertragungs- und Steuer-
Bekannte Datenverarbeitungsanlagen bestehen im funktionen für die Ein- und Ausgabegeräte von den
allgemeinen aus einer arithmetisch logischen Ein- Registern ausgeführt werden und zum anderen die
heit, einer Befehlseinheit, einem internen Speicher 50 Register mit einer integrierten Logik voll in den
und externen Geräten zum Eingeben und Ausgeben Datenfluß eines Prozessors integriert werden können,
von Daten und Programmen. Bei derartigen An- Die Lösung der Aufgabe besteht insbesondere in
lagen sind die Zentraleinheiten mit den Ein- und den Merkmalen des Patentanspruchs 1 und der Unter-Ausgabegeräten
entweder direkt verbunden und syn- ansprüche.
chronisiert oder über Pufferregister und Anpassungs- 55 Der Vorteil der vorliegenden Lösung besteht darschaltungen
angeschlossen. Die Anpassungsschaltun- in, daß in den Prozessoren selbst nur ein minimaler
gen und die den Ein- und Ausgabegeräten zugeord- technischer Aufwand vorhanden ist und zum anderen,
neten Register wurden deshalb eingeführt, um die daß durch die Einbeziehung der Register in den
Zentraleinheit der Datenverarbeitungsanlage von zeit- Datenfluß und in den Befehlsfluß des Prozessors eine
raubenden untergeordneten speziellen Mikrooperatio- 60 sehr große Leistungsfähigkeit des Prozessors erreichnen
für die angeschlossenen Ein- und Ausgabegeräte bar ist. Außerdem ist durch die Auslagerung der Logik
zu befreien. und Arithmetik zu den den Ein- und Ausgabegeräten
Außerdem ist es bekannt, die Ein- und Ausgabe- zugeordneten Registern eine vom Rechnerkern ungeräte
über Kanäle anzuschließen, die den gesamten abhängige Arbeit der Register in Zusammenarbeit mit
Datenverkehr zwischen der Zentraleinheit und den 65 den Ein- und Ausgabegeräten möglich. Aus dieser
Ein- und Ausgabegeräten steuern und durchführen. Struktur ergibt sich einmal, daß die in hochintegrier-Diese
Prinzipien sind in einem Artikel in Communi- ter Technik hergestellten Prozessoren sehr klein und
cations of the ACM, Vol. 11, Nummer 6, Juni 1968, identisch sein können, daß außerdem die Masken für
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2437252A DE2437252B1 (de) | 1974-08-02 | 1974-08-02 | Datenverarbeitungsanlage |
AT374875A AT354782B (de) | 1974-08-02 | 1975-05-16 | Datenverarbeitungsanlage |
GB21870/75A GB1504535A (en) | 1974-08-02 | 1975-05-21 | Stored programme data processing apparatus |
IT24645/75A IT1039306B (it) | 1974-08-02 | 1975-06-23 | Sistema di elaborazione dei dati |
CH824375A CH588739A5 (de) | 1974-08-02 | 1975-06-25 | |
FR7521458A FR2280934A1 (fr) | 1974-08-02 | 1975-07-01 | Arrangement de registres dans un systeme de traitement de donnees |
US05/596,487 US4030076A (en) | 1974-08-02 | 1975-07-16 | Processor nucleus combined with nucleus time controlled external registers integrated with logic and arithmetic circuits shared between nucleus and I/O devices |
SE7508177A SE413814B (sv) | 1974-08-02 | 1975-07-17 | Dator |
NL7508768A NL7508768A (nl) | 1974-08-02 | 1975-07-23 | Gegevensverwerkende inrichting. |
JP9264575A JPS5619650B2 (de) | 1974-08-02 | 1975-07-31 | |
CA232,796A CA1035051A (en) | 1974-08-02 | 1975-07-31 | Data processing system |
BR7504945*A BR7504945A (pt) | 1974-08-02 | 1975-08-01 | Aperfeicoamento em sistema de processamento de dados |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2437252A DE2437252B1 (de) | 1974-08-02 | 1974-08-02 | Datenverarbeitungsanlage |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2437252B1 true DE2437252B1 (de) | 1975-07-10 |
Family
ID=5922258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2437252A Ceased DE2437252B1 (de) | 1974-08-02 | 1974-08-02 | Datenverarbeitungsanlage |
Country Status (12)
Country | Link |
---|---|
US (1) | US4030076A (de) |
JP (1) | JPS5619650B2 (de) |
AT (1) | AT354782B (de) |
BR (1) | BR7504945A (de) |
CA (1) | CA1035051A (de) |
CH (1) | CH588739A5 (de) |
DE (1) | DE2437252B1 (de) |
FR (1) | FR2280934A1 (de) |
GB (1) | GB1504535A (de) |
IT (1) | IT1039306B (de) |
NL (1) | NL7508768A (de) |
SE (1) | SE413814B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4247893A (en) * | 1977-01-03 | 1981-01-27 | Motorola, Inc. | Memory interface device with processing capability |
US4272829A (en) * | 1977-12-29 | 1981-06-09 | Ncr Corporation | Reconfigurable register and logic circuitry device for selective connection to external buses |
WO1979000959A1 (en) * | 1978-04-21 | 1979-11-15 | Ncr Co | A computer system having enhancement circuitry for memory accessing |
US4310879A (en) * | 1979-03-08 | 1982-01-12 | Pandeya Arun K | Parallel processor having central processor memory extension |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3254330A (en) * | 1962-06-15 | 1966-05-31 | Gen Precision Inc | Electronic digital computer-output control |
US3419852A (en) * | 1966-02-14 | 1968-12-31 | Burroughs Corp | Input/output control system for electronic computers |
US3544973A (en) * | 1968-03-13 | 1970-12-01 | Westinghouse Electric Corp | Variable structure computer |
US3573741A (en) * | 1968-07-11 | 1971-04-06 | Ibm | Control unit for input/output devices |
AT314225B (de) * | 1969-05-02 | 1974-03-25 | Internat Business Maschines Co | Modulares elektronisches Datenverarbeitungssystem |
US3596256A (en) * | 1969-08-08 | 1971-07-27 | Pitney Bowes Alpex | Transaction computer system having multiple access stations |
US3643223A (en) * | 1970-04-30 | 1972-02-15 | Honeywell Inf Systems | Bidirectional transmission data line connecting information processing equipment |
US3745532A (en) * | 1970-05-27 | 1973-07-10 | Hughes Aircraft Co | Modular digital processing equipment |
US3710328A (en) * | 1971-01-21 | 1973-01-09 | Honeywell Inf Systems | Method and apparatus for communicating devices each performing preprocessing operations on data autonomously of the central processor |
US3805245A (en) * | 1972-04-11 | 1974-04-16 | Ibm | I/o device attachment for a computer |
US3916383A (en) * | 1973-02-20 | 1975-10-28 | Memorex Corp | Multi-processor data processing system |
US3936803A (en) * | 1973-11-19 | 1976-02-03 | Amdahl Corporation | Data processing system having a common channel unit with circulating fields |
-
1974
- 1974-08-02 DE DE2437252A patent/DE2437252B1/de not_active Ceased
-
1975
- 1975-05-16 AT AT374875A patent/AT354782B/de not_active IP Right Cessation
- 1975-05-21 GB GB21870/75A patent/GB1504535A/en not_active Expired
- 1975-06-23 IT IT24645/75A patent/IT1039306B/it active
- 1975-06-25 CH CH824375A patent/CH588739A5/xx not_active IP Right Cessation
- 1975-07-01 FR FR7521458A patent/FR2280934A1/fr active Granted
- 1975-07-16 US US05/596,487 patent/US4030076A/en not_active Expired - Lifetime
- 1975-07-17 SE SE7508177A patent/SE413814B/xx unknown
- 1975-07-23 NL NL7508768A patent/NL7508768A/xx not_active Application Discontinuation
- 1975-07-31 CA CA232,796A patent/CA1035051A/en not_active Expired
- 1975-07-31 JP JP9264575A patent/JPS5619650B2/ja not_active Expired
- 1975-08-01 BR BR7504945*A patent/BR7504945A/pt unknown
Also Published As
Publication number | Publication date |
---|---|
ATA374875A (de) | 1979-06-15 |
SE413814B (sv) | 1980-06-23 |
US4030076A (en) | 1977-06-14 |
BR7504945A (pt) | 1976-07-27 |
SE7508177L (sv) | 1976-02-03 |
NL7508768A (nl) | 1976-02-04 |
JPS5138842A (de) | 1976-03-31 |
FR2280934B1 (de) | 1977-07-22 |
JPS5619650B2 (de) | 1981-05-08 |
CA1035051A (en) | 1978-07-18 |
FR2280934A1 (fr) | 1976-02-27 |
AT354782B (de) | 1979-01-25 |
IT1039306B (it) | 1979-12-10 |
GB1504535A (en) | 1978-03-22 |
CH588739A5 (de) | 1977-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1774296C2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE1499722C2 (de) | Einrichtung zur Modifizierung von Informationswörtern | |
DE2364408C3 (de) | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers | |
DE2457553C2 (de) | Asynchrone Taktgebereinrichtung | |
DE2456578C2 (de) | Datenverarbeitungsanlage | |
DE2357003C2 (de) | Prozessor für eine Mehrprogramm-Datenverarbeitungsanlage | |
DE1178623C2 (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE1915818C3 (de) | Steuerschaltung für ein elektronisches Datenverarbeitungssystem | |
EP0097725B1 (de) | Einrichtung im Befehlswerk eines mikroprogrammgesteuerten Prozessors zur direkten hardwaregesteuerten Ausführung bestimmter Instruktionen | |
DE2115431A1 (de) | Universalmodul zum Verbinden von Einheiten in Patenverarbeitungsanlagen | |
DE3914265A1 (de) | Steuerung des fliessbandbetriebs in einem dynamische busanpassung anwendenden mikrocomputersystem | |
DE2019444C3 (de) | Datenverarbeitungsanlage mit Vorrangschaltung | |
DE3687867T2 (de) | Mikrorechner. | |
DE3814875C2 (de) | ||
CH653155A5 (de) | Schaltungsanordnung zur eingabe von steuerbefehlen in ein mikrocomputersystem. | |
DE3447530C2 (de) | ||
DE2437252B1 (de) | Datenverarbeitungsanlage | |
DE2136210A1 (de) | Zentraleinheit fur eine EDV-Anlage | |
DE2720842A1 (de) | Daten-uebertragungssystem | |
DE3344340C2 (de) | Datenverarbeitungsanordnung zum Durchführen von Mikrobefehlen | |
CH632349A5 (de) | Einrichtung zur mikrobefehlssteuerung. | |
EP0025855B1 (de) | Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage für die Durchführung erzwungener Operationen | |
DE3313075C2 (de) | ||
WO2006131317A1 (de) | Speicherprogrammierbare steuerung | |
DE2237427C3 (de) | Steueranordnung in einer Datenverarbeitungsanlage mit Mikroprogrammsteuerung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHV | Refusal |