DE2435636A1 - Schalteinrichtung - Google Patents

Schalteinrichtung

Info

Publication number
DE2435636A1
DE2435636A1 DE2435636A DE2435636A DE2435636A1 DE 2435636 A1 DE2435636 A1 DE 2435636A1 DE 2435636 A DE2435636 A DE 2435636A DE 2435636 A DE2435636 A DE 2435636A DE 2435636 A1 DE2435636 A1 DE 2435636A1
Authority
DE
Germany
Prior art keywords
region
field effect
effect transistor
electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2435636A
Other languages
English (en)
Inventor
Michio Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2435636A1 publication Critical patent/DE2435636A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Description

It 2972
T_o_k_j/ 2/
Schalteinrichtung
Die Erfindung betrifft eine Schalteinrichtung.
Ein Fade-in oder Fade-out, d.h. Ein- oder Ausbienden wird im allgemeinen als spezielle Wirkung bei einem Radio- oder Fernsehempfänger benutzt. Das Fade-in oder Fade-out kann dabei derart ausgeführt werden, daß eine SignalverstiJrkung manuell und allmählich verändert wird oder daß eine Schaltung benützt wird, durch welche die Signalverstärkung automatisch für eine vorgegebene Zeit geändert wird. Die manuelle Steuerung ist jedoch für die Verbraucher bzw. Käufer unbequem. Bei der automatischen Steuerung ist die Schaltungsanordnung kompliziert und die Fade-in-Zeit oder Fade-out-Zeit kann nicht verändert werden. Infolgedessen ist auch die automatische Steuerung unbequem und nicht ausfuhrbar.
Der Erfindung liegt vor allem die Aufgabe zugrunde, eine Schalteinrichtung in Form einer Schaltung zu schaffen, die einfachen Aufbau aufweist und deren Fade-in oder Fade-out-Zeit uneingeschränkt geändert werden kann.
B09807/0824
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleiter-Einrichtung, welche ein Halbleiter-Substrat mit einem Stromweg-Abschnitt sowie ersten und zweiten Halbleiter-Bereichen zur Bildung eines PN-Übergangs aufweist, eine kapazitive Kopplung zwischen dem ersten Bereich und dem Stromweg-Abschnitt, eine an den zweiten Bereich angeschlossene Steuerelektrode, einen ersten und zweiten elektrisch mit den beiden Enden des Stromweg-Abschnitts verbundenen Anschluss und durch eine Schaltereinrichtung zum selektiven Anlagen einer Vorspannung an die Steuerelektrode.
V/eitere Ausgestaltungen der Erfindung ergeben sich aus den UnteransprUchen.
Die Erfindung schafft somit vorteiihafterweise eine Schalteinrichtung in Form einer Schaltung, die einen Feldeffekttransistor mit einem Halbleiter-Substrat enthält, wobei das Halbleiter-Substrat einen Stromweg-Abschnitt, erste und zweite Halbleiterbereich©, die einen PN-Übergang zwischen sich festlegen, aufweist; der erste Bereich ist hierbei kapazitiv an den Stromweg-Abschnitt angekoppelt; ferner ist eine Steuerelektrode mit dem zweiten Bereich verbunden. Die Schaltung bzw« Schalteinrichtung wird durch ein an die Steuerelektrode angelegtes Signal gesteuert. Vorteilhafterweise wird eine Hdbleitereinrichtung zur Ausfuhrung von Fade-in und/oder Fade-out-Operationen, d.h. zum Ein- und/oder Ausblenden verwendet.
509807/08n
Besonders vorteilhaft ist, da3 die erfindungsgemäße Schalteinrichtung in Form einer Schaltung kein Klicken bzw. Knacken während c!es Schalters erzeugt.
Im folgenden werden bevorzugte AusfUhrungsformen der Erfindung anhand von Zeichnungen näher erläutert. Es zeigen:
Figur 1 eine schematische Ouerschnittsansicht einer Halbleitereinrichtung einer Ausfuhrungsform der Erfindung,
Figur 2Λ eine graphische Darstellung zur Veranschaulichung der Änderung des Drain-Stroms der Halbleitereinrichtung geoäß Fig. 1,
Figur 2D eine graphische Darstellung der an die Halbleitereinrichtung gemäß Fig. 1 angelegten Gate-Spannung,
Figur 2C eine die Änderung des Source-Drain-Widerstands der Halbleitereinrichtung gemäß Fig. 1 veranschaulichende graphische Darstellung/
Figur 2ü den Verlauf des an die Source der Halbleitereinrichtung gemäß Fig. 1 angelegten Signals,
Figur 2L den Verlauf des an der Drain der Halbleitereinrichtung gemäß Fig. 1 erhaltenen Signals,
509807/082/,
Figur 3 eine Schaltung der Halbleitereinrichtung gemäß Fig. 1,
Figur 4 eine schematische Querschnittsansicht der Halbleitereinrichtung gemäß einer abgewandelten AusfUhrungsform,
Figur 5 eine Schaltingsdarstellung der Halbleitereinrichtung gemäß Fig. 4,
Figur 6 eine schematische Querschnittsansicht einer weiteren Ausführungsform der Halbleitereinrichtung,
Figur 7 eine schematische Querschnittsansicht einer weiteren AusfUhrungsform der erfindungsgemäßen Halbleitereinrichtung und
Figur 8 eine schematische Querschnittsansicht einer weiter abgewandelten AusfUh-rungsform der erfindungsgemäßen Halbleitereinrichtung.
Im folgenden wird eine AusfUhrungsform der Erfindung unter Bezugnahme auf die Figuren 1 bis 3 erläutert.
Gemäß Fig. 1 weist eine Halbleitereinrichtung 1 einen Sperrschicht-Feldeffekttransistor 19 mit Ladungsspeicherung, d.h. einen sogenannten CSJ-Feldeffekttransistor auf. Ein N-HaIbleiter-Bereich 10 ist auf einen halbleitenden P-Bereich 14 als Halbleiter-Substrat 15 mittels eines Aufwachsverfahrens
509807/0824
aufgebracht. Ein P-Halbleiterbereich 2 ist als Gate-Bereich durch das Diffusionsverfahren auf dem N-Bereich gebildet.
Ein herkömmlicher Lateral-Sperrschicht-Feldeffekttransistor wird in der vorstehenden Weise hergestellt. Bei der Halbleitereinrichtung 1 ist ein N-halbleitender Bereich 3 durch das Diffusionsverfahren in dem P-Halbleiterbereich 2 gebildet. Ein PN-Übergang wird zwischen dem P-Bereich und dem N-Bereich 3 erzeugt. Weiterhin ist im N-HaIbleiterbereich 10 durch die Diffusionsmethode ein P-Halbleiterbereich 4 gebildet, wobei dieser P-Bereich 4 als Emitterbereich zur Trägerinjektion dient.
Eine Isolierschicht 9 aus SiO9 wird auf dem N-Halbleiterbereich 10 aufgebracht. Öffnungen 56, 57 und 58 in der Isolierschicht 9 werden -von einer Source-Elektrode 5, einer Gate-Elektrode 6 und einer Drain-Elektrode 7 verschlossen. Eine weitere Öffnung 59 in der Isolierschicht 9 ist durch eine Emitter-Elektrode 8 verschlossen.
Die Gate-Elektrode 6 liegt Über einen Schalter 43 und eine Gleichspannungsquelle 44 an Masse, wobei der positive Anschluß der Gleichspannungsquelle 44 mit Masse verbunden ist. Die Source-Elektrode 5 liegt Über einen Widerstand 45 an Masse. Die Drain-Elektrode 7 ist Über einen Widerstand und eine Gleichspannungsquelle 44 an Masse gelegt, wobei die negative Klearae dieser Gleichspannungsquelle 47 an Masse bzw. Erde liegt. An eine Stromquelle 49 ist die
509807/0824
Emitter-Elektrode 8 angeschlossen. Ein Eingangsanschluß 41 liegt am Verbindungspunkt zwischen der Source-Elektrode 5 und dem Widerstand 45 an, während ein Ausgangsanschluß 42 an die Drain-Elektrode 7 sowie an den V/iderstand 46 angeschlossen ist.
Nachstehend wird die Arbeitsweise der Halbleitereinrichtung 1 unter Bezugnahme auf die Figuren 2A bis 2E erläutert. Bein Schließen eines Schalters 43 wird eine negative Spannung Vß von der Gleichspannungsquelle 44 an die Gate-Elekbrode angelegt. Der PN-Übergang zwischen dem N-Halbleiterbereich 3 und dem P-Halbleiterbereich 2 wird in Durchlaßrichtung vorgespannt, wahrend der PN-Übergang zwischen dem P-Halbleiterbereich 2 und dem N-Halbleiterbereich 10 in Sperr-Richtung vorgespannt wird. Infolgedessen wird die gesamte Gate-Spannung V_ an den PN-Übergang zwischen dem P-Halbleiterbereich 2 und den N-Halbleiterbereich 10 angelegt, so daß eine Sperrschicht neben dem PN-Übergang zwischen dem P-Halbleiterbereich 2 und dem N-Halbleiterbereich 10 ausgebreitet bzw. vergrößert wird. Mit dem Ausbreiten dieser Sperrschicht wird ein Lateral-Kanal 38, der sich von der Source-Elektrode 5 zur Drain-Elektrode 7 erstreckt, verengt und der Widerstand zwischen der Source-Elektrode 5 und der Drain-Elektrode 7 wird erhöht. Die Arbeitsweise des konventionellen Sperrschicht-Feldeffekttransistors (J-FET) ist in wesentlichen die gleiche, wie sie vorstehend erläutert wurde. Die Gate-Spannung V_ wird weiterhin an die Gate-Elektrode 6 bis zum Zeitpunkt t gefuhrt, an den der Widerstand R_ des Kanals 38 auf den erhöhten Wert verbleibt (vergl. Fig. 2C) und daher der Drain-Strom I. auf dem re-
509807/0824
duzierten Viert verbleibt (vergl. Fig. 2A).
Wenn der Schalter 43 am Zeitpunkt t geöffnet wird, verbleibt der Widerstand R„ des Kanals 38 aufgrund des
elektrischen Feldes der in dem P-Halbleiterbereich 2 gespeicherten negativen Ladung auf dem erhöhten Wert und es wird der AUS-Zustand beibehalten, bis Löcher als
liinoritätstrciger in den P-Halbleiterbereich 4 injiziert v/erc!en. Bei der erfindungsgemäßen Halbleitereinrichtung 1 werden die Löcher jedoch konstant in den N-Halbleiterbereich 10 von dem P-Halbleiterbereich 4 aufgrund der
Stromquelle 49 injiziert und es gelangt ein konstanter Löcherstrom in die Verarmungs- oder Sperrschicht. Da die Sperrschicht durch das elektrische Feld aufgrund der im P-Hulbloiterbereich 2 gespeicherten negativen Ladung gebildet wird, neutralisieren die Löcher die negative Ladung und die Sperrschicht wird allmählich verkleinert. Der
'.iiderstand R,,^ des Kanals 38 nimmt im wesentlichen linear ab, wie dies aus Fig.2C hervorgaht. Infolgedessen wird der Drain-Strom L entsprechend dem Widerstand R„ im wesentlichen linear zunehmen, wie dies in Fig. 2A veranschaulicht ist. Die Zeitkonstanten der Abnahme des V/iderstands R,
SD
lter
sität der Ströme von der Stromquelle 49 variiert werden.
und der Zunahme des Drain-Stroms I» können mit der Inten-
Nachstehend wird ein Einblenden oder "Fade-in", der Halbleitereinrichtung 1 unter Bezugnahme auf die Schaltungsdarstellung in Fig. 1 erläutert. Mit in Fig. 1 übereinstimmende Teile sind in Fig. 3 mit gleichen Bezugsziffern versehen.
509807/0824
Wie vorstehend erwähnt wurde, wird der Source-Drain-Widerstand R_n des CSJ-Feldeffekttransistors 19 während des Schließens des Schalters 43 auf einem höheren Wert gehalten, so daß der AUS-Zustand beibehalten wird. Auch wenn ein Analog-Signal, beispielsweise ein Audio-Signal (Fig. 2D) an den Eingangsanschluß 41 angelegt wird, wird kein Analog-Signal am Ausgangsanschluß 42 erzeugt, da der Feldeffekttransistor 19 während des Schließens des Schalters 43 in den AUS-Zustand versetzt wird.
Nachdem der Schalter 43 am Zeitpunkt t geöffnet wurde, wird eine negative Ladung im P-Bereich 2 des Feldeffekttransistors 19 allmählich aufgrund der konstanten Injektion der Löcher oder Träger in den N-Bereich vom P-Bereich 4 her neutralisiert. Da der Source-Drain-Widerstand R^ in wesentlichen linear reduziert wird (Fig. 2C) wird am Ausgangsanschluß 42 ein Analog-Signal erzeugt, wie dies aus Fig. 2E ersichtlich ist. Die Amplitude des Analogsignals des Ausgangsanschlusses 42 wird allmählich und im wesentlichen linear vom Zeitpunkt t vergrößert. Nachdem der Feldeffekttransistor P am Zeitpunkt t.. genau in den EIN-Zustand verbracht wurde, tritt das an den Eingangsanschluß 41 angelegte Analog-Signal am Ausgangsanschluß 42 ohne Fading auf.
Die Halbleibreinrichtung 1 arbeitet danit als Schalteinrichtung bzw. schaltende Schaltung. Da der Widerstand
509807/0824
zwischen dem Eingangsanschluß 41 und dem Ausgangsanschluß allmählich auf den unteren Wert reduziert wird, arbeitet die Halbleitereinrichtung 1 als "Fade-in"-Schaltung mit Schaltwirkung.
In der in den Figuren 1 bis 3 gezeigten AusfUhrungsforni der Erfindung wird der Source-Drain-Widerstand R_n im wesentlichen linear aufgrund des konstanten Löcherstroms von der Stromquelle 49 verringert. Die von der Stromquelle 49 injizierten Träger nehmen exponentiell mit der Zeit zu und der Source-Drain-Widerstand R„ wird in Abhängigkeit von den Trägern exponentiell verringert. Im allgemeinen kann der Source-Drain-Widerstand durch die Träger in einer beliebigen Funktion reduziert werden.
Bei der vorstehenden Ausführungsform wird die im P-Bereich 2 gespeicherte negative Ladung durch die Injektion der die Minoritätsträger darstellenden Löcher vom P-Bereich her, der als Emitter wirkt, neutralisiert. Dieser Bereich kann durch Lichtbestrahlung anstelle der Trägerinjektion neutralisiert werden. Der PN-Übergang zwischen dem P-Bereich 2 (Gate-Bereich ) und dem N-Bereich 10 wird durch die im P-Bereich gespeicherte negative Ladung in Sperr-Richtung vorgespannt. Wenn Licht auf die obere Oberfläche des Halbleiters 1 gestrahlt wird, werden Träger (Elektronen und Löcher) im Ubergangsbereich, d.h. in der Verarnungs- oder Sperrschicht erzeugt, um die Sperr-Ströme zu erhöhen, so daß die im P-Bereich gespeicherte negative Ladung neutralisiert wird.
509S07/082A
Im folgenden wird unter Bezugnahme auf die Figuren 4 und eine weitere Ausführungsform der Erfindung erläutert. Teile, die mit den in Fig. T gezeigten Teilen übereinstimmen, sind mit gleichen Bezugsziffern versehen.
Bei der in Fig. 4 dorgestellten Halbleitereinrichtung sind inselförmige halbleitende N-Bereiche 11 und 12 auf dem halbleitenden P-Bereich 14 als Halbleiter-Substrat 15 mittels des Diffusions-Verfahrens gebildet. Durch das Diffusions-Verfahren sind ferner der P-Bereich 2 sowie ein weiterer halbleitender P-Bereich 13 in den halbleitenden N-Bereichen 11 und 12 erzeugt. Der N-Bereich 3. wird durch Diffusions-Verfahren in dem P-Bereich 2 hergestellt. Die aus SiO- bestehende Isolierschicht 9 ist auf der oberen Fläche des P-3ereichs 14 aufgebracht. Die öffnungen 56,57 und 58 in der Isolierschicht 9 werden durch die Source-Elektrode 5, Gate-Elektrode ό und Drain-Elektrode 7 verschlossen, öffnungen 60, 61 und 62 in der Isolierschicht 9 werden durch eine Drain-Elektrode 16, Gate-Elektrode 17 und Source-Elektrode 18 verschlossen. Eine in der Isolierschicht 9 befindliche
öffnung 65, die dem P-Bereich 2 gegenüberliegt bzw. an diesen angrenzt, wird durch eine Elektrode 68 zur Entladung der gespeicherten Ladung verschlossen. Der Feldeffekttransistor 19 wird daher in dem N-Bereich 11 gebildet und ein Sperrschicht-Feldeffekttransistor 20 im N-Bereich 12.
509807/0824
Line Gate~l£lektrode 6 desCSJ-Feldeffekttransistors 19 liegt über den Schalter 43 und eine Gleichspannungsquelle 44 an Masse, wobei der positive Anschluß der Speisequelle 44 an Masse liegt. Die Source-Elektrode 5 des Feldeffekttransistors 19 ist Über den Widerstand 45 an Masse geführt. Die Drain-Elektrode 7 des Feldeffekttransistors
19 liegt über den Widerstand 46 und die Gleichspannungsquelle 47 an Masse, die mit dem negativen Anschluß der Spannungsquelle 47 in Verbindung steht. Die Elektrode 68 zur entladung der gespeicherten Ladung, die mit dem P-IJereich 2 des Feldeffekttransistors 19 verbunden ist, steht mit der Drain-Elektrode 16 des J-Feldeffekttransistors
20 in Verbindung. Die Gate-Elektrode 17 des Feldeffekttransistors 20 liegt über die .Gleichspannungsquelle 48 an Nasse, wobei der positive Anschluß dieser Gleichspannungsquelle 48 an Masse liegt. Die Source-Elektrode des Feldeffekttransistors 20 ist direkt an Masse geführt.
Nachfolgend wird die Arbeitsweise der in Fig. 4 dargestellten Hdbleitereinrichtung 1 unter Bezugnahme auf die Figuren 2A bis 2E näher erläutert. Nach dem Schließen des Schalters Ac v/ird die negative Spannung Vp von der Gleichspannungsquelle 44 cn die Gate-Elektrode 6 angelegt. Der PN-Übergang zwischen dem N-Bereich 3 und dem P-Bereich 2 wird in Durchlaßrichtung vorgespannt, während der PN-Übergang zwischen dem P-Bereich 2 und dem N-Bereich 11 in Sperr-Richtung vorgespannt wird. Infolgedessen wird die gesamte Gate-Spannung Vp an den PN-Übergang zwischen dem
509807/0824
P-Bereich 2 und dem N-Bereich Π angelegt, so daß die Sperr schicht neben dem PN-Übergang zwischen dem P-Bereich 2 und dem N-Bereich 11 vergrößert wird.
Mit der Vergrößerung der Sperrschicht wird der Lateral-Kanal 38, der sich von der Source-Elektrode 5 zur Drain-Elektrode 7 erstreckt, verengt und der Widerstand zwischen der Source-Elektrode 5 und der Drain-Elektrode 7 wird erhöht. Die Operation des konventionellen J-Feldeffekttransistors ist im wesentlichen die gleiche, wie dies oben erläutert wurde. Die Gate-Spannung V_ wird weiterhin an die Gate-Elektrode 6 bis zum Zeitpunkt t geführt, an dem der Widerstand R-p. des Kanals 38 auf dem erhöhten Wert bleibt und somit der Drain-St
ringerten Wert verbleibt (Fig. 2A)
Wert bleibt und somit der Drain-Strom I. auf dem verh'ird der Schalter 43 am Zeitpunkt t geöffnet, so verbleibt der Source-Drain-Widerstand Rcr) des Feldeffekttransistors 19 aufgrund des elektrischen Feldes der im P-Bereich 2 gespeicherten negativen Ladung auf dem erhöhten Wert, weshalb der AUS-Zustand beibehalten wird, bis die im P-Bereich 2 des Feldeffekttransistors 19 gespeicherte negative Ladung entladen wird. In der erfindungsgemäßen Halbleitereinrichtung wird die im P-Bereich 2 gespeicherte Ladung konstant entb-den, da eine geeignete Spannung an die Gate-Elektrode 17 des J-Feldeffekttransistors 20 von der Gleichspannungsquelle 48 her angelegt wird. Die Ladung wird
509807/0824
von der Source- Elektrode 18 über den Source-Drain-Stromweg des J-Feldeffekttransistors 20 entladen bzw. abgezogen. Eine Entladungs-Zeitkonstante für die Ladung kann aufgrund der von der Gleichspannungsquelle 48 an die Gate-Clektrode 17 angelegten Spannung variiert werden.
Durch die Entladung wird die Sperrschicht allmählich " verkleinert, so daß der Source-Drain-V/iderstand Rn des CSJ-Feldeffekttransistors 19 im wesentlichen linear verringert wird (vergl. Fig. 2C). Entsprechend zum Source-Drain-Widerstand Rg_. wird der Drain-Strom Iß im wesentlichen linear erhöht (Fig. 2A).
Nachfolgend wird die "Fade-in" Operation der Halbleitereinrichtung 1 gemäß Fig. 4 unter Bezugnahme auf die Schaltung gemäß Fig. 5 erläutert. Diejenigen Teile in Fig. 5, die Teilen in Fig. 4 entsprechen, sind mit gleichenjBezugsziffem versehen.
Wie bereits erwähnt wurde, wird der Source-Drain-Widerstand RSD des CSJ-Feldeffekttransistors 19 beim Schließen des Schalters 43 auf einem höheren Wert gehalten, so cjaS der AUS-Zustand aufrechterhalten wird. Wird ein Analog-Signal, beispielsweise ein Audio-Signal (Fig. 2D) an den Eingangsanschluß 41 angelegt, so wird am Ausgangsanschluß 42 kein Analog-Signal erzeugt, da der Feldeffekttransistor 19 während des Schließens des Schalters 43 in den AUS-Zustand versetzt wird.
509807/0824
Nach Öffnung des Schalters 43 zum Zeitpunkt t wird die
im P-Bereich 2 des Feldeffekttransistors 19 gespeicherbe negative Ladung über den Drain-Source-Stromweg des Sperrschicht-Feldeffekttransistors 20 konstant entladen. Da der Source-Drain-Widerstand R _ des Feldeffekttransistors 19 im wesentlichen linear abnimmt (Fig. 2C), wird am Ausgangsanschluß 42 ein Analog-Signal erzeugt, wie dies in Fig. 2E dargestellt ist. Die Amplitude des Ausgangssignals am Ausgangsanschluß 42 wird allmählich und im wesentlichen linear vom Zeitpunkt t an vergrößert. Nachdem der Feldeffekttransistor 19 zum Zeitpunkt t1 exakt seinen EIN-Zustand erreicht hat, tritt das zum Eingangsanschluß 41 geführte Analog-Signal am Ausgangsanschluß 42 ohne Fading auf.
Die Halbleitereinrichtung 1 arbeitet somit als eine Schaltung mit Schaltwirkungο Der Widerstand zwischen dem Eingangsanschluß 41 und dem Ausgangsanschluß 42 wird allmählich auf seinen unteren Wert verringert und die Halbleitereinrichtung 1 arbeitet als sogenannte "Fade-in" Schaltung mit Schaltwirkung, d.h. als "Fade-in" Schalter. Unter Bezugnahme auf Fig. 6 wird eine weitere AusfUhrungsform der Erfindung beschrieben, wobei gleiche Teile gegenüber der ersten AusfU-hrungsform mit gleichen Bezugsziffern versehen sind.
509807/0824
Bei der in Fig. 6 dargestellten Halbleitereinrichtung I sind in dem P-Bereich 14 mittels des Diffusionsverfahrens inselähnliche halbleitende N-Bereiche 11 und 12 ausgebildet. Außerdem sind der P-Bereich 2 und 4 sowie ein weiterer halbleitender P-Bereich 22 in den N-Bereichen 11 bzw. durch Diffusion ausgebildet. Der N-Bereich 3 wird durch die Diffusions-methode im P-Bereich 22 erzeugt. Die Isolierschicht 9 aus SiO9 ist auf der oberen Fläche des P-Bereichs 14 aufgebracht. Die Öffnungen 56,57 und 53 in der Isolierschicht 9 sind durch die Source-Elektrode 5, Gate-Elektrode 6 und Diain-Elektrode 7 verschlossen. Öffnungen 63,04 und 59 in der Isolierschicht 9 sind hingegen durch eine Anoden- ' · Llektrode,eine Kathoden-Elektrode und eine Emitterelektrode 8 verschlossen.
In dem N-Bereich 11 wird ein J- bzw. Sperrschicht-Feldeffekttransistor 40 gebildet. Eine Diode 21 und der P-Ocreich 4 sind in dem N-Bereich 12 gebildet. Die Gate-F.lektrode 6 des Feldeffekttransistors 40 steht mit der Mtioden-illektrode 24 der Diode 21 in Verbindung. Infolgedessen arbeitet die Halbleitereinrichtung 1 in gleicher Weise wie der oben erwähnte CSJ-Feldeffekttransistor. Da die im P-liereich 22 der Diode 21 gespeicherte Ladung durch die Trägerinjektion von dem P-Bereich 4 neutralisiert wird, arbeitet diese Halbleitereinrichtuny 1 in gleicher Weise via die . .ι ί iUhrungsform gemäß Fig. 1.
509807/082A
Bei der in Fig. 6 dargestellten Halbleitereinrichtung 1 liegt die Kathoden-Elektrode 25 der Diode 21 Über den Schalter 43 und die Gleichspannungsquelle 44 an Masse, wobei der positive Anschluß dieser Gleichspannungsquelle an Masse angeschlossen ist. Die Source-Elektrode 5 des J-Feldeffekttransistors 40 liegt über dem Widerstand 45 an Masse. Die Drain-Elektrode 7 des J-Feldeffekttransistors steht Über den Widerstand 46 und die Gleichspannungsquelle 47, deren negativer Anschluß an Masse liegt, in Masse-Verbindung. Die Gate-Elektrode 6 des J-Feldeffekttransistors 40 ist an die Anoden-Elektrode 24 der Diode 21 angeschlossen. An der Emitter-Elektrode 8 liegt die Stromquelle 49 an. Der Eingangsanschluß 41 ist an den Verbindungspunkt zwischen der Source-Elektrode 5 und dem Widerstand 45 angeschaltet, während der Ausgangsanschluß 42 an dem Verbindungspunkt zwischen der Drain-Elektrode 7 und dem Widerstand 46 angeschaltet ist.
Im folgenden wird die Arbeitsweise der Halbleitereinrichtung 1 gemäß Fig. 6 unter Bezugnahme auf die Figuren 2A bis 2E näher erläutert.
Nach Schließen des Schalters 43 wird die negative Spannung Vp von der Gleichspannungsquelle 44 zur Kathoden-Elektrode 25 gefuhrt. Der PN-Übergang zwischen dem N-Bereich 3 und dem P-Bereich 22 wird in Durchlaßrichtung vorgespannt, während der PN-Übergang zwischen dem P-Bereich 2 und dem N-Bereich 11 in Sperr-Richtung vorgespannt ist. Demzufolge wird die gesamte Gate-Spannung Vp an den PN-Übergang zwischen dem P-Bereich 2 und dem N-Bereich 11 angelegt, so daß
509807/0824
die Sperrschicht neben dem PN-Übergang zwischen dem P-Bereich und dem N-Bereich Π vergrößert wird.
Mit der Verbreiterung der Sperrschicht wird der Lateral-Kanal 48, der sich von der Source-Elektrode 5 zur Drain-Elektrode 7 erstreckt, verkleinert bzw. eingeengt, so daß der Widerstand zwischen der Source-Elektrode 5 und der Drain-Elektrode 7 zunimmt. Die Arbeitsweise des konventionellen I-Feldeffekttransistors ist im wesentlichen die gleiche wie des vorstehend beschriebenen Feldeffekttransistors. Die Gate-Spannung V« wird weiterhin an die Gate-Elektrode 6 bis zum Zeitpunkt t angelegt, an dem der Widerstand R_n des Kanals 38 auf dem erhöhten Wert bleibt und somit der Drain-Strom auf seinem reduzierten Wert verbleibt (Fig. 2A).
VJird der Schalter 43 an dem Zeitpunkt t geöffnet, dann wird der Source-Drain-Widerstand R_ aufgrund des elektrischen Feldes durch die in den P-Bereichen 2 und 22 gespeicherte negative Ladung auf dem erhöhten Wert gehalten, so daß der AUS-Zustand beibehalten wird, bis die Löcher als Minoritätsträger vom P-Bereich 4 injiziert werden. Bei der erfindungsgemäßen. Halbleitereinrichtung 1 werden die Löcher konstant von dem P-Bereich 4 in den P-Bereich 22 durch den N-Bereich 12 zur Neutralisierung der in den P-Bereichen 22 und 2 gespeicherten Ladung injiziert.
Mit der Neutralisierung wird die Sperrschicht allmählich verkleinert, so daß der Source-Drain-Widerstand R_ gemäß Fig. 2C im wesentlichen linear abnimmt. Entsprechend dem
509807/0824
Source-Drain-Widerstand R5- wird der Drain-Strom Iß im wesentlichen gemäß Fig. 2A linear zunehmen. Die Zeitkonstanten der Abnahme des Kanalwiderstands R_ und die Zu-
OL/
nähme des Drain-Stroms IQ kann durch die Stärke des Stroms der Stromquelle 49 variiert werden. Das Fade-in der Halbleitereinrichtung 1 gemäß Fig. 6 wird nachstehend unter Bezugnahme auf die Schaltung gemäß Fig. 3 näher erläutert; die Schaltung der Ausfuhrungsform gemäß Fig. 1 ist hierbei im wesentlichen die gleiche wie die der Ausfuhrungsform gemäß Fig. 6. Gleiche Teile sind hierbei wiederum mit gleichen Bezugsziffern versehen.
Der Source-Drain-Widerstand des J-Feldeffekttransistors 40 wird beim Schließen des Schalters 43 auf einem höheren Wert gehalten, so daß der AUS-Zustand beibehalten wird. Beim Anlegen eines Analog-Signals, beispielsweise eines Audio-Signals gemäß Fig. 2D an den Eingangsanschluß 41 wird am Ausgangsanschluß 42 kein Analog-Signal erzeugt, da der Feldeffekttransistor 40 während des Schließens des Schalters 43 in den AUS-Zustand versetzt wird. Nach Öffnen des Schalters 43 am Zeitpunkt t wird die in den P-Bereichen 2 und 22 gespeicherte negative Ladung durch das konstante Injizieren von Löchern oder Ladungsträgern vom P-Bereich 4 in den N-Bereich 12 allmählich neutralisiert*. Da der Source-Drain-Widerstand R» im wesentlichen linear abnimmt (Fig.2C), wird am Ausgangsanschluß 42 ein Analog-Signal erzeugt, wie dies in Fig. 2E dargestellt ist. Die Amplitude des Ausgangssignals am Ausgangsanschluß 42 wird
509807/0824
allmählich und im wesentlichen linear von der Zeit t ab er-
höht. Nachdem der J-Feldeffekttransistor 40 seinen EIN-Zustand am Zeitpunkt t. erreicht hat, wird das an den Eingangsanschluß 41 angelegte Analog-Signal am Ausgangsanschluß 42 ohne Fading auftreten.
Die Halbleitereinrichtung 1 arbeitet somit als Schalteinrichtung. Da der Widerstand zwischen dem Eingangsanschluß 41 und dem Ausgangsanschluß 42 allmählich auf den niedrigeren bzw. unteren Wert absinkt, arbeitet die Halbleitereinrichtung 1 als "Fade-in" Schalteinrichtung bzw. Schaltung.
Bei der in Fig. 6 dargestellten AusfUhrungsform der Erfindung nimmt der Source-Drain-V/iderstand R__. im wesentlichen linear durch den konstanten Löcherstrom von der Stromquelle 49 ab. Wenn die von der Stromquelle 49 injizierten Träger exponentiell mit der Zeit zunehmen, nimmt der Source-Drain-Widerstand R„ß in Übereinstimmung mit des Trägerstrom exponentiell ab. Im allgemeinen kann der Source-Drain-Widerstand R1 Funktion abnehmen.
Drain-Widerstand R__ durch die Träger in jeder beliebigen
Bei der AusfUhrungsform gemäß Fig. 6 wird die in P-Bereich2 gespeicherte negative Ladung durch eine Injektion von Löchern als Ladungsträger vom P-Bereich 4 her neutralisiert, wobei dieser Bereich 4 den Emitter darstellt. Die Neutralisierung kann auch durch Lichtbestrahlung anstelle der Trägerinjektion vorgenommen werden. Wenn die obere Oberfläche deijHalbleitereinrichtung 1 mit Licht bestrahlt wird,
509807/08 2
werden die Träger (Elektronen und Löcher) im Übergangsbereich, nämlich in der Sperrschicht zur Erhöhung der Sperrströme erzeugt, so daß die im P-Bereich 2 gespeicherte negative Ladung neutralisiert wird.
Die gespeicherte Ladung kann außerdem durch den Entladungsweg des J-Feldeffekttransistors gemäß der in Fig. 4 dargestellten Ausführungsform anstelle durch Trägerinjektion vom Emitter gesteuert werden.
Nachstehend wird eine weitere Ausfuhrungsform der Erfindung unter Bezugnahme auf Fig. 7 erläutert. Diese Ausführungsform entspricht im wesentlichen der Ausführungsform gemäß Fig. 6, jedoch ist der J-Feldeffekttransistor 40 in einen MOS-Feldeffekttransistor 31 umgewandelt und der Leitungstyp der Diode 21, die Polarität der Gleichspannungsquelle 44, der Leitungstyp des P-Bereichs 4 sowie die Polarität der Spannungsquelle 49 sind jedoch entgegengesetzt. Diejenigen Teile, die denen in Fig. 6 enfcprechen, sind in Fig. 7 mit gleichen Bezugsziffern versehen.
Bei der Halbleitereinrichtung 1 gemäß Fig. 7 werden die N-Bereiche 2fr, 29 und 30 in den P-Bereich 14 durch Diffusion erzeugt. Die N-Bereiche 29 und 30 wirken als Source-Bereich und Drain-Bereich des MOS-Feldeffekttransistors 31. Auf der Isolierschicht 9 wird zwischen den N-Bereichen 29 und 30 eine Gate-Elektrode 27 gebildet.
509807/0824
Die Quantität und der Abfall der Speicherladung des Enhancement-MOS-Feldeffekttransistor»31 kann durch die an die Anoden-Elektrode 24 angelegte Gate-Spannung V_ in der !.'eise gesteuert werden, wie dies bei der Halbleitereinrichtung 1 gemäß Fig. 6 durchführbar ist. Außerdem kann die gespeicherte Ladung durch Lichtbestrahlung gesteuert v/erden. Das Fade-in dieser Ausführungsforra ist im wesentlichen das gleiche wie bei der Ausfuhrungsform gemäß Fig. 6.
Unter Bezugnahme auf Fig. 8 wird eine weitere Ausführungsform der Erfindung beschrieben. Diese Ausführungsform ist »it der in Fig. 7 dargestellten Ausfuhrungsform dahingehend äquivalent, daß der MOS-Feldeffekttransistor 31 und die Diode 21 im P-Bereich 14 gebildet sind. Die Gate-Elektrode 27 des MOS-Feldeffekttransistors 31 ist an die Kathoden-Elektrode 25 der Diode 21 zur Bildung eines MOS-Feldeffekttransistors mit Ladungsspeicherung angeschlossen. Außerdem wird ein MOS-Feldeffekttransistor 32 im P-Bereich zur Entladung der im MOS-FET mit Ladungsspeicherung gespeicherten Ladung gebildet. Ieile, die Teilen gemäß Fig. entsprechen, sind in Fig. 8 mit gleichen Bezugsziffern versehen.
Der halbleitende N-Bereich 30 als Drain-Bereich und der N-Halbleiterbereich 29 als Source-Bereich sind im P-Bereich 14 vorgesehen. Die Gate-Elektrode 27 befindet sich auf der Isolierschicht 9. Öffnungen 56 und 58 inder Isolierschicht 9 sind durch die Source-Elektrode 26 und
509807/0824
Drain-Elektrode 23 verschlossen bzw. aufgefüllt. Der M0v<Feldeffekttransistor 21 wird hierbei in dem P-Halbleitersubstrat 15 gebildet.
Der N-Bereich 3 befindet sich im P-Halbleiterbereich 14, der P-Bereich 22 im N-Halbleiterbereich 3 und die Öffnungen 63 und 64 in der Isolierschicht 9 sind durch Elektroden 24, 25 verschlossen. Die Diode 21 befindet sich somit im Halbleitersubstrat 15.
Die Gate-Elektrode des MOS-Feldeffekttransistors 31 ist an die Kathoden-Elektrode 25 der Diode 21 angeschlossen. Der aus dem MOS-Feldeffekttransistor 31 und der Diode 21 bestehende MOS-Feldeffekttransistor mit Ladungsspeicherung wird somit im Halbleitersubstrat gebildet.
Ein N-Halbleiterbereich 33 als Source-Bexeich und ein weiterer N-Halbleiterbereich 34 als Source-Beroich sind im P-Halbleiterbereich 14 vorgesehen. Eine Gate-Elektrode 36 befindet sich in der Isolierschicht 9 und Öffnungen uO, 62 in dieser Isolierschicht 9 sind durch eine Drain-Elektrode 35 und eine Source-Elektrode 37 verschlossen. Der MOS-Feldeffekttransistor 32 wird infolgedessen im Halbleitersubstrat 15 gebildet. Die Drain-Elektrode 35 dieses Feldeffekttransistors 32 ist an die Kathoden-Elektrode 25 der Diode 21 angeschlossen.
509807/0824
Die Ausfuhrungsform gemäß Fig. 8 entspricht im wesentlichen derjenigen von Fig. 4, jedoch sind in diesem Fall der CSJ-Feldcffe'cttransistor 19 und der J-Feldeffekttransistor 20 in den liOS-Feldeffekttransistor mit Ladungsspeicherung, bestehend cius dem MOS-Feldeffekttransistor 31 und der Diode 21 bzw. dem lft)S-Feldeffekttransistor 32 umgewandelt. Das Face-in bzw. die einblendung der Ausführungsform gemäß Fig. 8 erfolgt im wesentlichen in gleicher Weise wie bei der Ausführungsform gemäß Fig. 4.
Uer MOS-Feldeffekttransistor 32 kann in den J-Feldeffekttransistor 20 umgewandelt werden, wie dies beispielsweise in Fig. 4 veranschaulicht ist und wobei er den Entladungsweg für die gespeicherte Ladung der Halbleitereinrichtung 1 gemüß Fig. 8 darstellt. Demgegenüber kann der J-Feldeffekttransistor 20 in den MOS-Feldeffekttransistor 32 gemäß Fig. umgewandelt werden, wobei er den Entladungsweg fUr die gespeicherte Ladung der Halbleitereinrichtung 1 gemäß Fig. 4 darstellt. Durch derartige Umwandlungen.bzw. durch ein derartiges Ersetzen der Feldeffekttransistoren wird die Arbeitsweise der Halbleitereinrichtung nicht wesentlich geändert.
Öei den vorstehend erwähnten AusfUhrungsformen der Erfindung ist die Halbleitereinrichtung für Fade-in-Schaltungen vorgesehen. Ui ο erfindungsgemäße Halbleitereinrichtung kann jedoch auch für Fade-out-Schaltungen derart vorgesehen bzw. verwendet werden, daß die Verbindungen der Drain-Elektrode,
509807/082A
Gate-Elektrode und Source- Elektrode des CSJ-Feldeffekttransistors oder des MOS-Feldeffekttransistors mit Ladungsspeicherung gegenüber der äußeren Schaltung geändert werden. Beispielsweise können bei der Halbleitereinrichtung 1 gemäß Fig. 1 der Eingangsanschluß 41 und der Autgangsanschluß zusammen mit der Source-Elektrode 5 des CSJ-Feldeffekttransistors 19 und der Verbindungspunkt zwischen der Drain-Elektrode und dem Widerstand 46 direkt mit Masse verbunden werden. Schließlich kann anstelle eines Wechselstromsignals auch ein Gleichstromsignal an den Eingangsanschluß 41 angelegt werden.
609807/0824

Claims (8)

PotentansprUche
1./Schalteinrichtung, gekennzeichnet durch eine Halbleiter-Einrichtung (i), welche ein Halbleiter-Substrat (15) mit einem Stromweg-Abschnitt sowie ersten und zweiten Halbleiter-Bereichen^ bzw. 3) zur Bildung eines PN-Übergangs aufweist, eine kapazitive Kopplung zwischen dem ersten Bereich (2) und dem Stromweg-Abschnitt, eine an den zweiten Bereich (3) angeschlossene Steuerelektrode (6), einen ersten und zweiten elektrisch mit den beiden Enden des Stromweg-Abschnitts verbundenen Anschluss (41,42) und durch eine Schaltereinrichtung (43) zum selektiven Anlegen einer Vorspannung an die Steuerelektrode.
2. Schalteinrichtung nach'Anspruch 1, dadurch gekennzeichnet, daß zwischen dem ersten Bereich (2) und dem Halbleiter-Substrat (15) ein PN-Übergang gebildet ist.
3. Schalteinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein dritter Halbleiter-Bereich (11,12) im Halbleitersubstrat (15) sowie eine Einrichtung (5,18) zur Stromversorgung des dritten Halbleiterbereichs vorgesehen sind.
509807/0824
4. Schalteinrichtung nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Isolierschicht
(9) und eine Elektrode auf dem Stromweg-Abschnitt vorgesehen sind und daß die Elektrode elektrisch mit dem ersten Halbleiter-Bereich verbunden ist.
5. Schalteinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß ein dritter Halbleiter-Bereich im Halbleiter-Substrat
(15) angeordnet und eine Einrichtung zur elektrischen Stromversorgung des dritten Halbleiterbereichs vorgesehen ist.
6. Schalteinrichtung nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der erste Halbleiter-Bereich Über eine variable Impedanzeinrichtung an Masse gelegt ist.
7. Schalteinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die variable Inpadanzeinrichtung ein Sperrschicht-Feldeffekttransistor (19) ist.
8. Schalteinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die variable Impedanzeinrichtung ein MOS-Feldeffekttransistor (31 bzw. 32) ist.
509807/0824
Leerseite
DE2435636A 1973-07-24 1974-07-24 Schalteinrichtung Pending DE2435636A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48083372A JPS5032870A (de) 1973-07-24 1973-07-24

Publications (1)

Publication Number Publication Date
DE2435636A1 true DE2435636A1 (de) 1975-02-13

Family

ID=13800579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2435636A Pending DE2435636A1 (de) 1973-07-24 1974-07-24 Schalteinrichtung

Country Status (5)

Country Link
US (1) US3979764A (de)
JP (1) JPS5032870A (de)
CA (1) CA1031042A (de)
DE (1) DE2435636A1 (de)
GB (1) GB1474722A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633610A (en) * 1993-01-08 1997-05-27 Sony Corporation Monolithic microwave integrated circuit apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4492972A (en) * 1981-08-17 1985-01-08 Honeywell Inc. JFET Monolithic integrated circuit with input bias current temperature compensation
DE102010046702B4 (de) * 2010-09-28 2021-12-09 Atmel Corp. Schaltung und Verfahren zum Ladungsausgleich zwischen in Reihe geschalteten Akkumulatorzellen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3335342A (en) * 1962-06-11 1967-08-08 Fairchild Camera Instr Co Field-effect transistors
GB1155578A (en) * 1965-10-08 1969-06-18 Sony Corp Field Effect Transistor
US3553541A (en) * 1969-04-17 1971-01-05 Bell Telephone Labor Inc Bilateral switch using combination of field effect transistors and bipolar transistors
US3761785A (en) * 1971-04-23 1973-09-25 Bell Telephone Labor Inc Methods for making transistor structures
US3808515A (en) * 1972-11-03 1974-04-30 Bell Telephone Labor Inc Chopper devices and circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633610A (en) * 1993-01-08 1997-05-27 Sony Corporation Monolithic microwave integrated circuit apparatus

Also Published As

Publication number Publication date
US3979764A (en) 1976-09-07
CA1031042A (en) 1978-05-09
GB1474722A (en) 1977-05-25
JPS5032870A (de) 1975-03-29

Similar Documents

Publication Publication Date Title
DE3226339C2 (de) Analoge Schaltervorrichtung mit MOS-Transistoren
DE3407975C2 (de) Normalerweise ausgeschaltete, Gate-gesteuerte, elektrische Schaltungsanordnung mit kleinem Einschaltwiderstand
DE2707744A1 (de) Halbleiteranordnung mit sicherungsschaltung
DE3125470C2 (de)
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE19711326A1 (de) Bipolare Isolierschichttransistorvorrichtung mit einer Strombegrenzungsschaltung
DE2809966C2 (de) Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften
DE2542403A1 (de) Komparatorschaltung
DE2341899A1 (de) Halbleiteranordnung
DE2045618A1 (de) Integrierte Halbleiterschaltung
DE19528998A1 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
CH641587A5 (de) Bistabile kippstufe mit fixierbarem schaltzustand.
DE3244322A1 (de) Schnell arbeitender analog/digital-umsetzer
DE2749051A1 (de) Mos-eingangspuffer mit hysteresis
DE2415098A1 (de) Ausschnittdetektor
DE3031197C2 (de) Treiberschaltung mit Feldeffekttransistoren
DE2440680A1 (de) Analogspeicherkreis
DE2429796A1 (de) Halbleiterelement
DE2435636A1 (de) Schalteinrichtung
EP0135136A2 (de) Integrierte RS-Flipflop-Schaltung
DE3604173A1 (de) Lateraltransistor
DE2442834A1 (de) Schaltkreis
DE2001622A1 (de) Feldeffekttransistor-Bauelement
DE2953403C2 (de) Hochleistungs-Schalter unter Verwendung eines torgesteuerten Diodenschalters
DE3929350C1 (en) CMOS input to digital output signal level converter - has PMOS and NMOS FET control transistors and current limiter

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee