DE2442834A1 - Schaltkreis - Google Patents

Schaltkreis

Info

Publication number
DE2442834A1
DE2442834A1 DE2442834A DE2442834A DE2442834A1 DE 2442834 A1 DE2442834 A1 DE 2442834A1 DE 2442834 A DE2442834 A DE 2442834A DE 2442834 A DE2442834 A DE 2442834A DE 2442834 A1 DE2442834 A1 DE 2442834A1
Authority
DE
Germany
Prior art keywords
fet
csj
semiconductor device
fade
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2442834A
Other languages
English (en)
Inventor
Masanobu Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2442834A1 publication Critical patent/DE2442834A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

It 3005
SONY CORPORATION Tokyo / Japan
Schaltkreis
Die Erfindung betrifft allgemein einen Schaltkreis und insbesondere einen Schaltkreis unter Verwendung von Halbleitervorrichtungen für Ein- und Ausblendvorgänge.
Allgemein wird ein Ein- und Ausblendvorgang als ein besonderer Effekt in der Radio- oder Fernsehtechnik angewandt. Der Ein- oder Ausblendvorgang kann derart durchgeführt werden, daß eine Signalverstärkung von Hand und allmählich geändert wird, oder daß ein Kreis verwendet wird, durch den die Signalverstärkung für eine bestimmte Zeit automatisch geändert wird. Die Handsteuerung ist jedoch für Benutzer unzweckmäßig. Bei der "automatischen Steuerung ist der Aufbau des Kreises kompliziert und ein Einblend- oder Ausblendintervall kann nicht geändert werden. Daher ist auch die automatische Steuerung unzweckmäßig und unpraktisch.
Der Erfindung liegt die Aufgabe zugrunde, einen Schaltkreis zu schaffen, der einen einfachen Aufbau hat, dessen Ein- und/oder Ausblendzeitintervall frei geändert werden kann und bei dem bei dem Schaltvorgang kein Knacken auftritt.
509811 /0860
Durch die Erfindung wird ein Schaltkreis geschaffen, bestehend aus einer ersten und zweiten Halbleitervorrichtung, von denen jede ein Halbleitersubstrat mit einem Strompfadteil, einer ersten und zweiten Halbleiterzone, die einen PN-Übergang bilden, wobei die erste Zone mit dem Strompfadteil kapazitiv gekoppelt ist, einer Steuerelektrode, die mit der zweiten Zone verbunden ist,und einen ersten und zweiten Anschluß hat,derelektrisch mit den beiden Enden des Strompfadteils verbunden ist, einem Signaleingangsanschluß, der mit dem ersten Anschluß der ersten Halbleitervorrichtung elektrisch verbunden ist, einem Ausgangsanschluß, der mit dem zweiten Anschluß der zweiten Halbleitervorrichtung elektrisch verbunden ist, einer Einrichtung zur Verbindung der Steuerelektrode der ersten Halbleitervorrichtung mit dem ersten Anschluß der zweiten Halbleitervorrichtung, einer Einrichtung zum Anlegen einer Vorspannung an den zweiten Anschluß der zweiten Halbleitervorrichtung und einer Schalteinrichtung zum v/ahlweisen Anlegen einer Vorspannung an die Steuerelektrode der zweiten Halbleitervorrichtung.
Die Erfindung wird nachstehend anhand der Fig. 1 bis 9 beispielsweise erläutert. Es zeigt:
Figur 1 einen Querschnitt einer Ausführungsform von Halbleitervorrichtungen, die bei der Erfindung mit den gewünschten Wirkungen angewandt werden können,
Figur 2 ein Ersatzschaltbild der Halbleitervorrichtung in Fig. 1,
Figur 3 eine symbolische Darstellung der Halbleitervorrichtung der Fig. 1,
Figur 4 und 5 Diagramme, aus denen die Impedanzänderungen der Halbleitervorrichtung hervorgehen,'
50981 1/0860 .
Figur 6A, 6B und 6C den Verlauf von Signalen zur Erläuterung der Arbeitsweise der Halbleitervorrichtung,
Figur 7 ein Schaltbild einer Ausführungsform des Schaltkreises gemäß der Erfindung,
Figur 8 ein Schaltbild einer weiteren Ausführungsform der Erfindung, und
Figur 9A bis 9H den Verlauf von Signalen zur Erläuterung der Arbeitsweise der Ausführungsformen der Fig. und 8.
Es wird nun eine Halbleitervorrichtung beschrieben, die mit guten Wirkungen bei der Erfindung angewandt werden kann. Die Halbleitervorrichtung hat eine solche Signalübertragungskennlinie, die, wenn ein Eingangssignal an sie angelegt wird, allmählich ansteigt. Wenn eine solche Halbleitervorrichtung in einem Schaltkreis verwendet wird, wird infolge ihrer Signalübertragungskennlinie bei einem Eingangssignal ein sogenannter Einblendvorgang erreicht und Nadelimpulsstörungen, die erzeugt werden können, wenn ein bekannter Feldeffekttransistor (FET) verwendet wird, können beseitigt werden.
Bei einer solchen Halbleitervorrichtung mit der oben erwähnten Signalübertragungskennlinie erhält eine Halbleiterzone, die mit einem Hauptstrompfadteil kapazitiv gekoppelt ist, ein Steuersignal über einen PN-Übergang, und kann daher wegen des im folgenden erwähnten Grundes als Ladungsspeicherübergang-Feldeffekttransistor bezeichnet werden. Zur Unterscheidung von einem üblichen FET wird diese Halbleitervorrichtung im folgenden als "CSJ-FET" bezeichnet.
Fig. 1 zeigt eine Ausführungsform eines GSJ-FET in Anwendung auf einen üblichen Sperrschicht-FET, In Fig. 1 bezeichnet loallgemein den CSJ-FET (in gleicher Weise
509811/0860
bezeichnet in den anderen Figuren 10 den CSJ-FET allgemein) und 1 bezeichnet ein N-Halbleitersubstrat. Eine N -Verunreinigung ist in das Halbleitersubstrat 1 von seiner Hauptfläche la her an bestimmten Stellen eindiffundiert/ um eine Drain- und Source-Zone 2 bzw. 3 zu bilden. Eine P-Verunreinigung ist in das Halbleitersubstrat 1 von der Hauptfläche 1 her an einer Stelle entsprechend dem Hauptstrompfadteil 1 in dem Halbleitersubstrat 1 und zwischen die Zone 2 und 3 diffuniert, um eine P-HaIbleiterzone 4 zu bilden, die mit dem Hauptstrompfadteil 1 kapazitiv gekoppelt ist. Im Falle eines Sperrschicht-FET wird die P-Zone 4 als Gate-Zone verwendet, jedoch im Falle des CSJ-FET 10- ist außerdem eine N -Verunreinigung in die P-Zone 4 diffuniert, um eine N -Zone 5 in der P-Zone 4 und damit einen PN-Übergang zu bilden. Eine Drain-Elektrode D, eine Source-Elektrode S und eine Gate-Elektrode G sind von den Zonen 2, 3 bzw. 5 herausgeführt. An einer weiteren Hauptfläche Ib (der unteren Oberfläche in Fig. 1) des Halbleitersubstrats la ist eine P-HaIblederschicht 6 gebildet, von der eine Emitter-Elektrode E herausgeführt ist. Auf diese Weise ist der CSJ-FET 10 aufgebaut.
Da der PN-Übergang in der Gatezone von den Zonen 4 und 5 in dem CSJ-FET 10 gebildet wird, kann äquivalent gesagt werden, d&ß eine Diode 7 in der Gate-Elektrode G vorgesehen ist, wie Fig. 2 zeigt. Bei der Erfindung wird jedoch der CSJ-FET 10 anstelle der in Fig. 2 gezeigten Darstellung so symbolisch dargestellt, wie Fig. 3 zeigt.
Die Änderung der Impedanz Z zwischen der Source- und Drainzone des üblichen Sperrschicht-FET relativ zu einem Steuersignal oder einer -spannung V (Gatespannung V_ ) ist in Fig. 4 gezeigt. Die Impendanz Z wird für eine Steuerspannung -V unendlich, wodurch ein üblicher Sperrschicht-FET gesperrt wird,"wenn:jedoch die Steuerspannung V von -V bis 0 geändert wird, erreicht die Impedanz Z einen bestimmten Wert Z1 und folglich wird der
50981 1/0860
übliche Sperrschicht-FET leitend. Wenn ein Zeitintervall, in dem die Impedanz Z von unendlich aus bis Z geändert wird, mit W1 bezeichnet wird, ist dieses Zeitintervall W1 allgemein sehr kurz bzw. wird z.B. die obige Impedanzänderung durchgeführt. Wenn daher ein Eingangssignal z.B. eine rechteckige Form hat, hat das Ausgangssignal ebenfalls eine rechteckige Form.
Da jedoch bei dem CSJ-FET 10, der in Fig. 1 gezeigt ist, der PN-Übergang in der Gate-Elektrode G gebildet ist, unterscheidet sich die Arbeitsweise des CSJ-FET 10 von der des üblichen Sperrschicht-FET. Wenn die Steuerspannung -V an den CSJ-FET 10 angelegt wird, um ihn zu sperren, wird der PN-Übergang in der Gate-Elektrode G in Durchlaßrichtung vorgespannt, und damit wird der CSJ-FET 10 in den Zustand ohne PN-Übergang in seiner Gate-Elektrode G gebracht. Wenn jedoch berücksichtigt wird, t daß die Gate-Elektrode G in den Zustand ohne Vorspannung gebracht wird, hat der PN-Übergang das Bestreben, in Sperrichtung vorgespannt zu sein, so daß die P-Zone 4 negative Ladungen speichern kann und offensichtlich ein Kondensator in der Gatezone gebildet werden kann. Während des Zeitintervalls, wenn die negative Ladung in der P-Zone 4 gespeichert wird, ist der PN-Übergang zwischen dem Halbleitersubstrat 1 und der P-Zone nich in Durchlaßrichtung vorgespannt, wenn ein Leckstrom vernachlässigt wird. Daher schrumpft die in dem Hauptstrompfadteil 1 gebildete Verarmungsschicht nicht sofort. Wenn jedoch positive Ladungen bzw. Löcher von außen injiziert werden, werden die negativen Ladungen neutralisiert, so daß der PN-Übergang in Durchlaßrichtung vorgespannt wird und die Verarmungsschicht schrumpft. Die positiven Löcher können z.B. derart injiziert werden, daß eine Spannung über die Eraitter- und Source-Elektrode E und S angelegt wird, um den Teil dazwischen in Durchlaßrichtung vorzuspannen. Es kann auch möglich sein, daß die obige Neutralisierung durch Licht-
50981 1/0860
bestrahlung durchgeführt wird. In der folgenden Beschreibung wird die Neutralisierung jedoch z.B. durch das Anlegen einer Spannung durchgeführt. Das Zeitintervall für die Beendigung der Neutralisierung hängt von der Größe der Spannung ab bzw. das Zeitintervall wird kurz, wenn die angelegte Spannung hoch ist. Wenn Licht verwendet wird, ist offensichtlich, daß, wenn die Lichtmenge große ist, das Neutralisierungszeitintervall kurz wird.
Die Beziehung zwischen dem Neutralisierungszeitintervall und der impedanz Z über der Source- und der Drain-Elektrode des CSJ-FET 10 ist in Fig. 5 gezeigt. Das Neutralisierungszeitintervall ist im wesentlichen gleich einem Zeitintervall W2/ innerhalb dem die Impedanz Z auf den vorbestimmten Wert von unendlich aus abnimmt. Bis der CSJ-FET 10 in seinen normalen Zustand (Ein-Zustand) gebracht wird, wird dessen Impedanz Z geändert, wie Fig. 5 zeigt. Wenn daher ein beispielsweise in Fig. 6A gezeigtes Eingangssignal S. an den CSJ-FET 10 angelegt wird, erzeugt er ein in Fig. 6B gezeigtes Ausgangssignal S_, das allmählich ansteigt und dessen Anstiegszeitkonstante durch das Neutralisierungszeitintervall W2 gesteuert werden kann. Der Abfall des Ausgangssignals S2 ist abrupt, da keine Ladungsspeicherung durchgeführt wird. Fig. 6C zeigt ein Steuersignal (Spannung) S3, das den CSJ-FET 10 ein- und ausschalten kann.
Ein Schaltkreis gemäß der Erfindung verwendet den CSJ-FET 10 mit der oben erwähnten Charakteristik und führt sogenannte Ein- und Ausblendvorgänge durch.
Fig. 7 zeigt eine Ausführungsform des Schaltkreises 20 gemäß der Erfindung, in dem ein erster und zweiter CSJ-FET 1OA und 1OB gleich den in Fig. 1 bzw. 3 gezeigten verwendet ist. Der erste CSJ-FET 1OA ist in Reihe in einen Signalübertragungsweg 22 zwischen einem Eingangs- und einem Ausgangsanschluß 21a und 21b geschaltet. Die Gate-Elektrode
50981 1/0860
des CSJ-FET 1OA ist über einen Widerstand 23 geerdet. Die Emitter-Elektroden Εχ und E2 der CSJ-FET 1OA und 1OB sind mit einem Stromquellenkreis (nicht gezeigt) verbunden, um mit einem gewünschten Strom versorgt zu werden. Zur Steuerung einer an die Gate-Elektrode des CSJ-FET 1OA angelegten Steuerspannung zur Abfallzeit des Eingangssignals S. wird der folgende Kreis vorgesehen. Der zweite CSJ-FET 1OB ist in Reihe zwischen die Gate-Elektrode des ersten CSJ-FET 1OA und die negative Elektrode einer Gleichspannungsquelle 24 geschaltet, und eine weitere Gleichspannungsquelle 25 und ein Steuerschalter SW sind in Reihe an die Gate-Elektrode des zweiten CSJ-FET 1OB 'angeschaltet, um einen Steuerkreis 30 für die Steuerspannung zu bilden. Die positive Elektrode der Gleichspannungsquelle 24 ist geerdet. Die Emitterspannungen an den Emitter-Elektroden E und E2 sind gleich gewählt, können jedoch gewünschtenfalls geändert werden.
Es wird nun die Arbeitsweise des Schaltkreises 20 anhand der Fig. 9A bis 9H beschrieben, in denen eine Zeit t. die Zeit darstellt, zu der der bewegliche Kontakt des Schalters SW geschaltet wird, um seinen einen festen Kontakt a zu berühren und eine Zeit t~ die Zeit darstellt,zu der der bewegliche Kontakt geschaltet wird, um seinen anderen festen Kontakt b zu berühren. Wenn angenommen wird, daß· das Eingangssignal S. stets an den Eingangsanschluß 21a angelegt wird, und der Schaltet SW derart geschaltet wird, daß sein beweglicher Kontakt den festen Kontakt a berührt, erhält die Gate-Elektrode des zweiten CSJ-FET 1OB eine negative Spannung. Damit wird die Impedanz zwischen der Source- und der Drain-Elektrode des zweiten CSJ-FET 1OB unendlich und damit wird der GSJ-FET 1OB gesperrt. Daher wird die Steuerspannung VQS, die an der Stelle P, angelegt wird, im wesentlichen Null und der erste CSJ-FET 1OA wird eingeschaltet. Daher wird das Eingangssignal S. auf den Ausgangsanschluß 21b übertragen. Da jedoch die Anstiegs-
50 98 11/0860
kennlinie des ersten CSJ-FET 1OA langsam bzw. allmählich ansteigt, wie zuvor beschrieben wurde, nimmt das Ausgangssignal SA im Pegel allmählich zu und erreicht einen stationären Pegel zum Zeitpunkt t2 (die Zeitkonstante ist tj - t ). Dies bedeutet, daß der Einblendvorgang durchgeführt wird.
Fig. 9A zeigt den Verlauf der Änderung einer Impendanz Zn des zweiten CSJ-FET 10B, Fig. 9B den Signalverlauf einer Steuerspannung V an der Stelle P. und Fig. 9C den Verlauf einer Impedanz Z des ersten CSJ-FET 1OA.
Wenn der Schalter SW geschaltet wird, damit sein beweglicher Kontakt den anderen festen Kontakt b berührt, wird der CSJ-FET 1OB eingeschaltet und die Steuerspannung V, die an der Stelle P. angelegt wird, wird eine bestimmte negative Spannung. Daher wird der erste CSJ-FET 1OA gesperrt und damit wird das Ausgangssignal S. im wesentlichen Null. Zur gleichen Zeit zu der der Schalter SW geschaltet wird, wird die Spannung des zweiten CSJ-FET 1OB von negativ nach Null geändert. Die Impedanz Z_ des zweiten CSJ-FET 1OB wird jedoch nicht abrupt geändert, sondern von dem Zeitpunkt t_ bis zu einem Zeitpunkt t. allmählich, wie Fig. 9A zeigt, und damit wird auch die Steuerspannung V an der Stelle P. allmählich geändert und erreicht allmählich die vorbestimmte Spannung -E, wie Fig. 9B zeigt. Dies bedeutet, daß die Steuerspannung V von dem zweiten CSJ-FET 1OB gesteuert wird, so daß die Impedanz Z7. des ersten CSJ-FET 1OA gesteuert wird, um allmählich zuzunehmen, wie Fig. 9C zeigt, und folglich nimmt das Ausgangssignal S_ allmählich ab (Fig. 9G). Auf diese Weise wird der Ausblendvorgang durchgeführt.
Bei der Ausführungsform der Fig. 7 ist die Gate-Elektrode des ersten CSJ-FET 1OA über den Widerstand 23 geerdet, da jedoch der Widerstand 23 die Gate-Elektrode des ersten
50981 1/0860
CSJ-FET 1OA zwangsläufig erdet, wenn der zweite CSJ-FET 1OB gesperrt wird, kann der Widerstand 23 bei gleicher Arbeitsweise weggelassen werden, Dagegen kann es, wie Fig. 7 zeigt, möglich sein, daß die Gate-Elektrode des zweiten CSJ-FET 1OB über einen Widerstand R geerdet wird.
Bei dem Schaltkreis gemäß der Erfindung wird die Steuerspannung V, die an die Gate-Elektrode des ersten CSJ-FET 1OA angelegt wird, durch Steuerung der Impedanz zwischen der Source- und der Drain-Elektrode des zweiten CSJ-FET 1OB gesteuert, um den Ein- und Ausblendvorgang bei einfachem Aufbau durchzuführen. Hierbei können die Zeitkonstanten der Ein- und Ausblendvorgänge durch Änderung des Stroms leicht geändert werden, der den Emitter-Elektroden E und E_ des CSJ-FET 1OA und 1OB zugeführt wird, oder durch Änderung der Intensität einer Lichtstrahlung.
Fig. 8 zeigt eine weitere Ausführungsform der Erfindung, die durch Parallelschaltung zweier Kreise der in Fig. 7 gezeigten Art gebildet ist, so daß die entsprechenden Elemente letzterer mit den gleichen Bezugsziffern und einem Strich versehen sind und ihre Beschreibung unterbleibt.
Wenn bei dem Schaltkreis der Fig. 8 der bewegliche Kontakt des Schalters SW zu dem Zeitpunkt t.. in Berührung mit dem festen Kontakt a geschaltet wird, wird das Signal S. über einen Verstärker 27 an den Ausgangsanschluß 21b abgegeben. Hierbei wird das zweite Eingangssignal S.1, das an den Eingangsanschluß 21a1 angelegt wird, berücksichtigt. Da der zweite CSJ-FET 10B1 eingeschaltet ist, ist der erste CSJ-FET 10A1 an seiner Gate-Elektrode negativ vorgespannt und damit gesperrt. Damit wird das Eingangssignal S1' nicht an den Verstärker 27 angelegt.
50981 1 /0860
Wenn der bewegliche Kontakt des Schalters SW in Berührung mit dem anderen festen Kontakt b zum Zeitpunkt t- umgeschaltet wird, wird das erste Eingangssignal S. nach Art der Ausblendung gesteuert, das zweite Eingangssignal S1' wird jedoch nach Art der Einblendung gesteuert. Folglich werden die beiden verschiedenen Signale S und S ' geschaltet und gleichzeitig werden die Ein- und Ausblendvorgänge durchgeführt.
Fig. 9D bis 9F und Fig. 9H zeigen den Verlauf von Signalen, die zur Durchführung der Ein- und Ausblendvorgänge des zweiten Eingangssignals S · durchgeführt werden, wobei entsprechende Signalverlaufe durch die entsprechenden Bezugsbuchstaben mit einem Strich gezeigt sind.
Wie oben beschrieben wurde, wird bei der Erfindung die Signalübertragungskennlinie des CSJ-FET 10 wirksam ausgenutzt und die Ein- und Ausblendvorgänge für das Eingangssignal werden bei einem einfachen Kreisaufbau durchgeführt. Die Impedanz (Kanalwiderstand) zwischen der Source- und der Drain-Elektrode des zweiten CSJ-FET 1OB wird gesteuert, um die Steuerspannung für den ersten CSJ-FET 1OA indirekt zu steuern, der in den Signalübertragungsweg 22 geschaltet ist, und um den Ausblendvorgang des Eingangssignals durchzuführen. Wenn aus diesem Grund die beiden Eingangssignale S und S' in sich ändernder Weise zugeführt werden, wie Fig. 8 zeigt, wird die Signaländerung allmählich durchgeführt und die Schaltstörsignale, die durch den Schalter SW hervorgerufen werden, werden infolge des Ausblendvorgangs nicht auf den Ausgangsanschluß 21b übertragen.
Da die Ein- und Ausblendung durch die Spannung (Neutralisierungsspannung) frei geändert werden kann, die über der Emitter- und der Source-Elektrode des CSJ-FET angelegt wird, wird zusätzlich eine Korrekturwirkung festgestellt,
50981 1/0860
wenn der Schaltkreis in Fig. 8 verwendet wird.
Bei den obigen Ausführungsformen wird der CSJ-FET 10 anstelle des Sperrschicht-FET angewandt, es kann jedoch aus einem CSJ-FET mit der gleichen Wirkung ein Schaltkreis gebildet werden, der auf einen Isolierschicht-FET (MOS-FET) angewandt wird, wie er in der Deutschen Patentanmeldung P 23 33 400.1 gezeigt ist.
50981 1 /0860

Claims (4)

  1. Ansprüche
    chaltkreis, gekennzeichnet durch eine erste und eine zweite Halbleitervorrichtung, jeweils bestehend aus einem Halbleitersubstrat mit einem Strompfadteil, einer ersten und einer zweiten Halbleiterzone zur Bildung eines PN-Übergangs, wobei die erste Zone mit dem Strompfadteil kapazitiv gekoppelt ist, einer Steuerelektrode, die mit der aweiten Zone verbunden ist, und einem ersten und einem zweiten Anschluß, der mit beiden Enden des Strompfadteils elektrisch verbunden ist, einen Signaleingangsanschluß, der mit dem ersten Anschluß der ersten Halbleitervorrichtung verbunden ist, einen Ausgangsanschluß, der mit dem zweiten Anschluß der ersten Halbleitervorrichtung verbunden ist, eine Einrichtung zur Verbindung der Steuerelektrode der ersten Halbleitervorrichtung mit dem ersten Anschluß der zweiten Halbleitervorrichtung, eine Einrichtung zum Anlegen einer Vorspannung an den zweiten Anschluß der zweiten Halbleitervorrichtung, und eine Schalteinrichtung zum wahlweisen Anlegen einer Vorspannung an die Steuerelektrode der zweiten Halbleitervorrichtung.
  2. 2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der ersten Zone und dem Halbleitersubstrat ein PN-Übergang gebildet ist.
  3. 3. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß eine dritte Halbleiterzone in dem Halbleitersubstrat gebildet ist, und daß eine Einrichtung vorgesehen ist, um der dritten Halbleiterzone Strom zuzuführen.
  4. 4. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerelektrode des ersten Halbleitersubstrats über einen Widerstand geerdet ist.
    509811/0860
DE2442834A 1973-09-07 1974-09-06 Schaltkreis Withdrawn DE2442834A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48100870A JPS5051658A (de) 1973-09-07 1973-09-07

Publications (1)

Publication Number Publication Date
DE2442834A1 true DE2442834A1 (de) 1975-03-13

Family

ID=14285337

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2442834A Withdrawn DE2442834A1 (de) 1973-09-07 1974-09-06 Schaltkreis

Country Status (5)

Country Link
US (1) US4009401A (de)
JP (1) JPS5051658A (de)
CA (1) CA1025525A (de)
DE (1) DE2442834A1 (de)
GB (1) GB1480097A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5318390A (en) * 1976-08-03 1978-02-20 Toshiba Corp Mos type field effect transistor circuit
JPS5349928A (en) * 1976-10-18 1978-05-06 Matsushita Electric Ind Co Ltd Variable resistor
JPS53140962A (en) * 1977-05-16 1978-12-08 Hitachi Denshi Ltd Electronic switch circuit
US4317275A (en) * 1977-10-11 1982-03-02 Mostek Corporation Method for making a depletion controlled switch
US4204131A (en) * 1977-10-11 1980-05-20 Mostek Corporation Depletion controlled switch
NL8100033A (nl) * 1981-01-07 1982-08-02 Philips Nv Signaaloverdrachtsinrichting met een in stappen instelbare overdrachtskarakteristiek.

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662113A (en) * 1968-03-27 1972-05-09 Scott Inc H H Stereophonic demodulator apparatus and automatic monophonic-stereophonic switching circuit
US3560726A (en) * 1968-10-01 1971-02-02 Bendix Corp Ac-dc function generators using straight-line approximation
US3621304A (en) * 1969-01-15 1971-11-16 Automatic Timing & Controls Rapid reset timing circuit employing current supply decoupling
US3654394A (en) * 1969-07-08 1972-04-04 Gordon Eng Co Field effect transistor switch, particularly for multiplexing
US3757139A (en) * 1971-04-09 1973-09-04 Golden West Broadcasters Solid state switcher for radio broadcast programming
US3740581A (en) * 1972-03-08 1973-06-19 Hughes Aircraft Co Precision switching circuit for analog signals
GB1434652A (en) * 1972-06-30 1976-05-05 Sony Corp Semiconductor devices

Also Published As

Publication number Publication date
US4009401A (en) 1977-02-22
JPS5051658A (de) 1975-05-08
USB503371I5 (de) 1976-03-30
GB1480097A (en) 1977-07-20
CA1025525A (en) 1978-01-31

Similar Documents

Publication Publication Date Title
DE3407975C2 (de) Normalerweise ausgeschaltete, Gate-gesteuerte, elektrische Schaltungsanordnung mit kleinem Einschaltwiderstand
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE1464340B2 (de) Schneller kopplungsschaltkreis
DE2947669A1 (de) Pnpn-halbleiterschalter
DE3011484A1 (de) Optisch steuerbarer, mit statischer induktion arbeitender thyristor
DE3879850T2 (de) Eingangsschutzvorrichtung fuer eine halbleitervorrichtung.
DE3125470C2 (de)
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE2211384A1 (de) Schaltungsanordnung mit mindestens einem strahlungsgespeisten Schaltungselement und Halbleiteranordnung zur Anwendung in einer derartigen Schaltungsanordnung
DE1537972C3 (de) Schaltanordnung zur Verbesserung der An- und Abschalteigenschaften eines Schalttransistors einer binären Schaltung
DE2906961A1 (de) Feldgesteuerte thyristor-steueranordnung
DE2440680A1 (de) Analogspeicherkreis
DE2442834A1 (de) Schaltkreis
DE3838964A1 (de) Kaskoden bimos-treiberschaltung
DE1762435B2 (de) Hochverstaerkende integrierte verstarkerschaltung mit einem mos feldeffekttransistor
DE1514010A1 (de) Halbleitervorrichtung
DE2513893C2 (de) Transistorverstärker
DE3604173A1 (de) Lateraltransistor
DE2929133C2 (de) Schalttransistor
DE2903445A1 (de) Mit gesaettigten transistoren arbeitende schaltung
DE2653431C3 (de) Halbleiterschalter mit einem Thyristor
DE1514830B2 (de) Optoelektronische, integrierte halbleiterschaltung
DE69318346T2 (de) Schutzdiode für ein vertikales Halbleiterbauelement
DE2203209C3 (de) Halbleiterbauelement mit steuerbarer Dämpfung sowie Schaltungsanordnung zu dessen Betrieb
DE1464979C3 (de) Halbleiterschaltelement

Legal Events

Date Code Title Description
8141 Disposal/no request for examination
8139 Disposal/non-payment of the annual fee