DE2428013A1 - Mehrfachsteuergeraet - Google Patents
MehrfachsteuergeraetInfo
- Publication number
- DE2428013A1 DE2428013A1 DE19742428013 DE2428013A DE2428013A1 DE 2428013 A1 DE2428013 A1 DE 2428013A1 DE 19742428013 DE19742428013 DE 19742428013 DE 2428013 A DE2428013 A DE 2428013A DE 2428013 A1 DE2428013 A1 DE 2428013A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- central computer
- register
- priority
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
Description
PATENTANWÄLTE
BERLIN : DIPL.-ING. R. MÜLLER-BÖRNER MÜNCHEN: DIPL.-ING. HANS-H. WEY
Ing. C. Olivetti
& C, S.p.A.
& C, S.p.A.
Reg. l'ir. 25 629
Hehrfachsteuergerät
Die Erfindung betrifft ein Hehrfachsteuergerät zum wahlweisen
Verbinden mehrerer peripher er Einheiten mit einer zentralen Datenverarbeitungsanlage, das ein Register zum
Speicher in mehreren Zellen einer Anzahl von durch die peripheren Einheiten erzeugten Unterbrechungssignalen,
durch eile der Verarbeitungsbetrieb unterbrochen wird, einen Vorrang- oder Prioritätsdetektor, der mit dem He-
^istsr zuri Ordnen der Unterorechungssignale nach ihrer
Vorra_cgigkeit und zvau .ärzeu^en einer dem Prioritätsunter-"brechungssignal
zugeordneten vorbestiamten Codekombination
-Z-
409882/0844
verbunden ist, und eine Vorrichtung sum Übertragen der
vorbestimmten Codekombination an die zentrale Datenverarb
eitungsanlage aufweist.
Es ist bekannt, mehrere periphere Einheiten mit einer zentralen Datenverarbeitungsanlage mittels entsprechender
Steuergeräte zu verbinden, die den Verkehr des Datenflusses zwischen dem Zentralrechner und den peripheren Einheiten
abwickeln.
Die Lösung hierfür v/eist jedoch für Maschinen, bei denen
Grosse und Kosten gegenüber der Verarbeitungsgeschwindigkeit Vorrang haben, trotzdem die Nachteile einer grossen
Kostenauiwendigkeit und Unhandlichkeit auf.
Darüber hinaus ist es bekannt, mehrere periphere Einheiten mittels eines einsigen Hehrfachsteuergeräts zum Festlegen
der Vorrangigkeit unter den peripheren Einheiten an den Zentralrechner anzuschliessen.
Ein Mehrfachsteuergerät dieser Art v/eist ein Register sura
Speichern der Unterbrechungen und eine Verzögerungsschaltung auf, durch die verhindert wird, dass die Unterbrechung
niedriger Priorität in einem solchen Register während einer festen Zeitspanne gespeichert wird, bis der Verarbeitungsablauf im Hinblick auf die Unterbrechungen höherer Priorität nicht
beendigt wurde.
Sin derartiges Steuergerät hat jedoch den Nachteil, dass es
bei der Abwicklung der' Unterbrechungen langsam arbeitet, da die Zeit für die Blockierung des !Registers gleich sein muss
409882/084
der Zeit, die zur Bearbeitung einer Unterbrechung erforderlich,
ist. Aus diesem Grunde ist also die Zeit entweder langer oder gleich lang, die für die Durchführung
des Verarbeitungsvorgangs maximaler Länge erforderlich ist.
Auch ist eis. Mehrfachst euer gerät bekannt, bei dein ein
die Unterbrechungen speicherndes Register zyklisch iron
einem Zeitgeber abgetastet wird, ~£inc Unterbrechung wird
behandelt, sobald sie vom Zeitgeber erkannt wird, wonach der Zeitgeber die Registerabtastung fortsetzt, indem er
mit der Stelle beginnt, die auf die der abgewickelten Unterbrechung
entsprechenaen Stelle folgt.
Sine derartige Anordnung hat jedoch den Kachteil, dass der
Befehl höherer Priorität, der auftritt, -nachdem der Zeitgeber bereits die diesbezügliche Registerstelle abgetastet
hat, nur erkannt wird, wenn der Zeitgeber den Abtastzyklus beendet hat. ' '
Darüber hinaus weisen beide beschriebenen Steuergeräte aen Kaehteil auf, dass die Zurückstellung der die Unterbrechungsursachen
speichernden Zellen auf spezifische Art und Weise durch Leitungen vollzogen wird, die den jeweiligen
ünterbrechungsursachen zugeordnet sind. Demzufolge fällt dem
Zentralrechner die Aufgabe zu, die der abgewickelten Unterbrechung zugeordnete Leibung auszuwählen.
Diese und andere Kachteile werden durch das erfindungsgemässe 1-iehrfashsteuerserät vermieden, das gekennzeichnet ist durch
eine.Sperrschaltung, die durch ein Endesignal konditioniert wird, das am Ende des dem Prioritätssignal zugeordneten Ver-
409882/084/,
arbeitungsvorgangs voa Zentrairechner erzeugt wird, und
durch, die vorbestimmte Codekoiabination sum !löschen des
Prioritätssignals in der entsprechenden Zelle des Segisters,
wodurch, das .Register die ünterbrechungssignale
mit Ausnahme des Prioritätssignals speichert.
Die Erfindung ist anhand eines nachstehend in Zusammenhang mit den Zeichnungen beschriebenen Ausführungsbeispiels
dargestellt. Es zeigen:
Fig. 1 ein Bloclcdiagraam einer das erfindungsgemässe
Steuergerät verwendenden Anlage. Fig. 2 das Foraat des Mikrobefehls IOF, das von dem
erfindungsgeiaässen Steuergerät verwendet v/ird,
Fig. 3 εΪΕ· Schaltschema des Steuergeräts nach der
Erfindung
und
Fig. h das Steuerungsdiagrama.
Fig. h das Steuerungsdiagrama.
Das Mehrfachsteuergerät 1 nach der Erfindung liegt über den drei Kanälen 2, 3 und ^ an den Zentralrechner *t herkömmlicher Bauart,
der die von dem Steuergerät 1 empfangenen Daten mit der Durchführung der über einen Kanal 18 zugeführten "Mikrobefehle11
verarbeiten kann, die sich permanent im Speicher 5 befinden (der hiernach mit ROM bezeichnet). Der Speicher HOM
ist ein reiner Lesespeichsr, d.h. die Bedienungsperson kann
seinen Inhalt nicht verändern. Der HOM 5 enthält die Menge Mikrobefehle zur Durchführung der Operationen, die von der
Bedienungsperson durchgeführt v/erden sollten. Eine von dem Sonti-iirechner k auf bekannte l/eise festgelegte Folge von
^ilcrobsfaklen (Mikroprogi-azn) entspricht Jedem Arbeitsgang.
409882/0844
Der Zentrairecnner h- liegt über einem Kanal 19 an einem
Speicher 6 (hiernach mit EAl-I bezeichnet), in den und aus dem Daten geschrieben "bzw. gelesen v/erden können.
SAJi 6 wird als Speicher für unveränderliche Daten oder
für solche Daten verwendet, die sich während des Verarbeitungsprozesses ändern können.
Der Anschluss und der zwischen dem Zentralrechner 4, ROM 5
und KaH 6 stattfindende Datenaustausch wird hier nicht
näher beschrieben, da dies nicht in den Bereich fällt, der Gegenstand dieser Erfindung ist. Für diesbezügliche
Einzelheiten wird auf die italienische Patentschrift 31b "Aj verwiesen. Es soll hier nur erwähnt werden, dass
der Zentralrechner ein Sechner mit mehreren Prioritätsstufen ist. Insbesondere \tfeist er wenigstens zwei Prioritätsstufen
auf, und zwar eine Stufe für die Durchführung der Verarbeitungsoperationen und eine Stufe zur Steuerung
des Verkehrs mit den peripheren Einheiten.
Das Hehrfachsteuergerät 1 ist über einem Kanal 10 an eine Gruppe peripherer Einheiten angeschlossen, die z.B. eine
Tastatur 11, eine automatische Einzug svorrichtung 12, einen Drucker 13, eine magnetische Kartenles^chreibeinheit *\h und
eine Funktionstaste 16 umfassen kann.
Selbstverständlich ist die Liste dieser peripheren Einheiten nur beispielshalber angeführt, denn es können auch andere
Vorrichtungen an das Hehrfachsteuergerät 1 angeschlossen werden.
409882/0844
-D-
Die Tastatur ist bekannter Bauart, z.B. eine solche, wie sie in der italienischen Patentschrift 838 470 vom 9.
Dezember 1972 beschrieben wurde.
Die 8-Bitkodierung nach dem ISO-Code der über die Tastatur
eingegebenen Daten erfolgt auf herkömmliche Art, 2.B. auf
die in "Pulse, digital and switching waveform" von Millman-Taub
(McGraw Hill Inc. I965) auf Seite 349, Figuren 9-43,
beschriebene Art und Weise. Solche Daten werden nach den Anforderungen der Bedienungsperson vom Zentralrechner 4
zur Verarbeitung verwendet.
Der Drucker 13 ist auch bekannter Bauart, z.B. nach der itsl,
Patentschrift 889 230, und ist geeignet, die vom Zexitralrechner
4 erkannten Daten über das Mehrfachsteuergerät 1 auszudrucken.
it? I. Die Einzugsvorrichtung 12 entspricht dem in der/Patentschrift
933 207 beschriebenen Aufbau und ist geeignet, Bankkarten
und Vordruckhefte gegenüber dem Drucker 12 einzuführen und in die richtige Stellung zu bringen, sollte diese Anlage
ext einer Buchungsmaschine verwendet v/erden.
Die magnetische Kartenlese/Schreibeinheit 14 entspricht der
in der italienischen Patentschrift 92b 117 beschriebenen. Durch sie können die Daten auf einer Magnetkarte geschrieben
bzw. von ihr abgelesen werden.
Schliesslich hat die Funktionstasteneinheit die Aufgabe,
die Durchführung des Programms auf eine V/eise zu steuern, die nachstehend beschrieben wird. Der Daten- und Befehlsaus-
409882/0844
tausch zwischen dem Zientralrechner h- .und dem. Steuergerät
wird durch einen besonderen Input-Output-Mikrobefehl,
einen IQF-Befehl, durchgeführt.
Der Mikrobefehl besteht aus sv/ei Worten von je acht Bit
(oder einem Byte), die jedesmal während der Durchführung
des 10? im Funktionsspeicher 8 und im Satnsielregister ?
des Zentralrechners 4 (Fig. 1) aufgezeichnet werden.
Auf eine Beschreibung des Srkennens und der Durchführung des Mikrobefehls IOF seitens des Zentralrechners k sowie
die "Übertragung von SOK 5 an den Zentralrechner 4 wird
hier nicht näher eingegangen, da dies nicht Gegenstand dieserEr-Emchng ist. Es soll nur vermerkt werden,, dass
beiläufig zur Durchführung des Mikrobefehls IQF durch den Zentralrechner ^f das erste und zweite Byte des Mikrobefehls
10? in den Speichern 8 bzw. 7 aufgezeichnet werden.
tabelle A (Register 8)
IOS1 "Cn b V b_ b^ b„ b durchgeführte .Funktion
FüOO | O | 1 | O |
FÜO1 | O | 1 | O |
2ÜQ2 | O | 1 | 0 |
TUOh- | O | 1 | 1 |
FUO5 | 0 | 1 | 1 |
FjCg | O | 1 | 1 |
O | O | H | Zeichenausgabe |
O | 1 | B | Befehlsausgabe |
1 | 0 | W O |
Auswahlausgabe |
O | O | Zeicheneingabe | |
O | 1 | Statuseingabe | |
1 | O | lianieneinirabe | |
-o-
409882/0844
Ss sind insbesondere die Bitsb„ und bo (Tabelle A) des
7 ο
ersten Byte des Mikrobefehls, die die IOF unter den möglichen Mikrobefehlen festlegen. Das Bit bg = 0 besagt,
dass der Datenaustausch vom Zentralrechner hr zu einer
peripheren Einheit als Output IQF oder mit b^ = 1 als
Input IOF stattfindet. Die Bitsb-, und b, zeigen an, ob
die durch das zweite Byte spezifizierte Information ein
"Seichen",eisen "Befehl", den "Status" irgendeines Schalters
der peripheren Einheiten, falls der Zentralrechner eine solche Einheit wählt, oder einen "Ifanen" der peripheren
Einheit betrifft, sollte es tatsächlich eine periphere Einheit geben, die den Betrieb des Zentralrechners k- unterbrochen
hat.
Die Wahl einer peripheren Einheit durch den Zentral rechner
1T koHESt zustande mit der Durchführung eines besonderen Output-Mikrobefehls
IOFj der gekennzeichnet ist durch das Bit b^ = 0, das Bit b^ = 1, und das Bit b/- = 0, die alle sie
ersten Byte gehören. Ia diesem Falle liegt die Bedeutung der Bit b und b_ des zweiten Bytes so ΐ/ie die nachstehende
Tabelle B dies anzeigt.
Tabelle 3 (geeister 7)
V/ah! der peripheren Einheit b ö br
Drucken O O 1
Automatischer Vorschub 10 1
0 11
409882/0844
Das Ergebnis dieses Wahl-IQF ist der Anschluss des Zentralrechners
an die vom zweiten Byte gewählte periphere Einheit.
Im Falle einer durch sine periphere Einheit determinierten
Unterbrechung führt der Zentralrechner einen besonderen Hiiorobefehl zum Erkennen der unterbrechenden peripheren
Einheit 'durch. Ein derartiger 10? heisst Kacieninput und
umfasst die Bits b = O1 b^_ = 1, bg = 1. In. einem derartigen
Falle identifizieren die BiIsTd?, b ,b.(i und b_ des zweiten
Bytes die Codekofiibination, die dem Typ der Unterbrechungsursache nach Tabelle C entspricht.
• | Tfeterbrechungsursache | Unterbrechung b | 80 | 1 | 1 | \ | b_ |
Frei | 71 | 0 | 1 | 1 | 0 | ||
Fehler | 72 | 1 | 0 | 1 | 0 | ||
Zeichen bereit | 73 | 0 | 0 | 1 | 0 | ||
Transportzahn | 7± | 1 | 1 | 1 | 0 | ||
Zyklusanfang | T | 0 | 1 | 0 | 0 | ||
Eartenausstoss | 76 | 1 | 0 | 0 | 0 | ||
Zei-1envorschubstrobe | 77 | 0 | 0 | 0 | 0 | ||
Ende des Kartenausstosses | 78 | 0 | 0 | 0 | 0 | ||
Ende des Kartenzeilenvorschubs 79 | 1 | 0 | 0 | 1 | |||
Kartentaktgeber | 0 | 1 | |||||
Die Äufzähluch der Unterbrechungsursachen wurde hier nur
ceispielshalber angeführt. Selbstverständlich können je nach
- 10 -
409882/0844
Maschinentyp in Entsprechung der unterschiedlichen zugeordneten
peripheren Einheiten auch hier Änderungen vorgenommen werden.
Nachstehend wird in bezug auf Fig. 3.eine besondere Beschreibung
des Teils des Steuergeräts 1 gegeben, die die von den peripheren Einheiten empfangenen Befehle betreffen.
Die peripheren Einheiten 11, 12, Ah und Ίο sind über den
aus den Leitungen 71-30 bestehenden Kanal 100 an die Befähigangs- oder Freigabeinputs einer Flipflopgruppe 101 eines
ünterbrechungsregisters 25 angeschlossen.
Das Register 25 speichert die Unterbrechungen, indem es die
Signale auf den Leitiaigen 61-70 wirksam werden lässt, die.
den die Unterbrechung erforderlich machenden peripheren Einheiten entsprechen.
V/enn z.B. die Tastatur 11 ein Signal "Zeichen bereit" auf der Leitung 73 erzeugt, wird der Flipflop 10j>
erregt.
Die Ausgänge 6I-7O- liegen über einen Kanal 27 am Register 26,
der für diese Unterbrechungen die dynamischen Grossen in statistische umwandelt. Sin derartiger ümwandlungsvorgang
wird durch eine Leitung 88 ermöglicht, die ein Steuersignal
führt, das auf nachstehend beschriebene Art und V/eise gebildet wird.
Das Register 26 ist über einen Kanal 36 mit dem Decodierer verbunden,
dessen Ausgang eine Codekoabination aus vier Bits liefert,
.die sich auf die Bezeichnung der Unterbrechungsursache nach,
der in Tabelle C aufgestellten Prioritätsordnung bezieht.
- 11 -
409882/0844
Auch hier soll kurz erwähnt werden., dass die in der Tabelle C
erwähnten Unterbrechungsursachen und die viiedergegebene Prioritätsordnung
nur beispielhaften Charakter hat. Mach Bedarf und Typ der Maschine, miti der das Steuergerät 1 verwendet
wird, können andere Dhterbrechungsursachen und Prioritätsordnungen festgelegt werden. Der Prioritätsdecodierer 37 kann
von einer beliebigen Bauart sein. 2r kann 2.3. aus einem
Xo:nbinationsnetz bestehen, das zehn Eingänge und vier Ausgänge hat, die in der Lage sind, die Schaltfunktion zu eraeuge^die
nach einer erstellten Prioritätsordnung an die Eingänge gelegten ü'nterbrechungsursachen zu ordnen.
über einen Kanal 38 liegt der Decodierer 37 sxi einer Multiplexschaltung
21, zu deren Eingängen die Tastatur 11 über einen Kanal 98 und die Statustasten über einen Kanal 96 Zugang
haben.
Die 1-IultiplesBchaltung 21 hat die Funktion, eine der erwähnten
peripheren Einheiten axt den Kanal 2 zu verbinden, der as Sansielregister 7 des Zentralrechners h (Fig. 1) üegt.
Die Wahl, welche der erwähnten Kanäle 3$, 96 und 98 über
den Kanal 2 axt- dein Zentralrechner *l· verbunden werden solltm,
wird auf der Basis der Codekosbinationen der Signale SES und SEM 20 von der Multiplexschaltung 21 ausgeführt, wobei
die erwähnten Signale geaäss der folgenden Tabelle D an die beiden Leitungen 9^ bzw. 95 gegeben v/erden.
- 12 -
409882/0844
■Tabelle D
SEM 10 SEI'·! 20 angeschlossene periphere Einheit
1 O Tastatur
0 1 Kanal 33
1 1 Statustasten
Die Signale SEM 10 und SEH 20 \ferden von den beiden ODER-Schaltungen
92 bzw. 93 erzeugt, die an den Ausgängen 91,
90, 89 des die Signale FUO^, F0Ö5 und FüOö tragenden Decodierers
20 liegen.
Der vom Funktionsregister δ des Zentralrechners h ausgehende
Kanal 3 steht mit dem Decodierer 20 in Verbindung, der wahlweise die Signale ITUOO, FTJ01, FU02, YuOk, FÜO5 und
FuOo aufgrund der Codekoinbination erzeugen kann, die in
Übereinstimmung mit dem Inhalt der Tabelle A mit dem ersten
Byte des Mikrobefehls in Beziehung steht.
Wird ein Mikrobefehl einer Zeicheneingabe dekodiert, befindet
sich das Signal FTJO-+ auf der Stufe EIKS, wodurch
die Signale SEi 10 und SEM 20 die Wertigkeit 1 und 0 aufweisen. Auf diese V/eise verbindet die Hultiplexschaltung
die Tastatur 11 mit dem Kanal 2, so dass das eingestellte Zeichen zur Steuereinheit überführt werden kann. GELeichermassen
werden durch die Signale FTJO 5 und FTO 6 die Statustasten und de^r Kanal 38 mit den Kanal 2 verbunden.
- 13 -
409882/0844
Das von der Ausgabeleitung 89 des Decodierers 20 geführte
Signal FÜO6 wird an einen Eingang der UND-Schaltung 89 gelegt, deren anderer Eingang die Leitung 35 ist. Die
UilD-Schaltung 89 erzeugt ein Signal auf der Leitung 88, das,
wie bereits oben gezeigt, das Register 2β steuert, so dass die Unterbrechungen als dynamische Grosse in statische umgewandelt
werden. Da die Multiplexschaltung 21 und der Funktionsdecodierer 20 bekannter Bauart sind, erübrigt sich
hier eine detailierte Beschreibung.
Zusätzlich aum Anschluss an das Register 26 liegt der Ausgangskanal
27 des Registers 26 noch an der ODER-Schaltung 28, deren Ausgang 20 an die Erregerleitung 29 eines Flipflops 82
angeschlossen ist. Der Flipflop 82 wird wirksam, wenn ar
durch ein Taktsignal φ konditioniert wird, das über der Leitung 350 des Kanals 9 zyklisch, erzeugt wird.
Demgegenüber stellt die Blockierleitung 31 des Flipflops den
Ausgang einer UND-Schaltung 113 änx, deren Eingänge aus einer
ein Signal PC? 11 führenden Leitung 112 und einer ein Signal PSS 30 führenden Leitung 111 bestehen.
Das Signal ECi1H kommt von einer Leitung 112 des Kanals 3-Die
Leitung 112 führt das Bit b1 des ersten Mikrobefehl-Bytes.
Aus der Tabelle A geht hervor, dass das Bit b den Mikrobefehl I0F zur Rückstellung bestimmt.
Demgegenüber wird das Signal PES3O während der Durchführung
jedes Mikrobefehls (Fig. h) zyklisch von Zentralrechner erzeugt.
Der Ausgang 32 von Flipflop 82 erzeugt ein Signal EiT,
das über den Kanal 9 dem Zentralrechner k zugeführt und zur
409882/0844
Vermittlung oder übertragung der bestehenden Unterbrechungen
verwendet wird.
Der Ausgang 32 liegt am Eingang einer UHD-Schaltung 83,
deren anderer 3ingang ein Signal LSV 2 führt, das dann
vom Zentralrechner k erzeugt wird, wenn letzterer mit der
Prioritätsstufe "2" betrieben wird.
Der Ausgang der IJTIC-Schaltung ü3 weist eine Leitung 35 auf,
die auf den Eingang der UIiD-Schaltung 06 trifft und darüber
hinaus mit der UIID-Schaltung 87 verbunden ist. Ihre anderen
Eingänge sind die Leitungen 33 und 112 sowie eine Leitung ^, die das Taktsignal PIiS 20 (Fig. k) führt.
Der Ausgang Si der UIID-Schaltung S? liegt an den Hängangs-
leitungen 81 ^m eDen s0 vieler UND-Schaltungen-
151 - 160. Die Eingänge 5I-6O der UrID-Schaltungen 151-1b0
liegen an einem Ausgangskanal 40 eines Decodierers 39, der
die vier auf dem Kanal 38 geführten Ausgangsbits des Prioritätsdecodierers
37 entschlüsseln kann und eine entsprechende Codekorabination aus zehn Bits erzeugt.
Der Decodierungsvorgang läuft so ab, dass immer nur einer der Ausgänge 51 - 60 erregt ist. V/elcher es ist, hängt von
der über Kanal 38 geführten Unterbrechungsursache ab. Die Ausgänge bA - 50 der TJiiD-S chaltungen 151 - 16O liegen an
den Blockierleitungen der Zlipflop 101 - 110.
Ss folgt nun die Beschreibung der Funktionsweise des erfindungsgelassen
Hehrfachsteuergeräts 1.
- 15 -
409882/0844
Beispielshalbcr sei angenommen, dass zwei Unterbrechungssignale von den peripheren Einheiten ausgehen, z.B. von
der -Tastatur 11 und von der Einzugsvorrichtung 12. Drückt
die Bedienungsperson nun eine Taste der Tastatur 11, so sendet diese ein "Zeichen bereif'-Signal, das einen auf die
leitung 73 von Kanal 100 (Fig. 3) gegebenen Strom darstellt, und überträgt über den Kanal 98 die Codekornbinationen der
gedrückten Taste. Ss gilt für die gleiche Zeit die Annahme, dass die. Einzugsvorrichtung 12 ein "Ende der Karteneinführung"-Signal
über die Leitung 79 des Kanals 100 gibt. Ein derartiges Signal wird durch ehsi nicht in der Figur dargestellten
Kikrosehalter erzeugt, wenn die Karte richtig in die Einzugsvorrichtung 12 eingeführt ist. Auch werden diese Signale im
üiiterbrechungsregister 25 gespeichert, das den Flipflop 103
bzw. 109 erregt.
Auf diese Weise ergibt sich eiiB Codekombination 0010000010
auf den Leitungen 6I-7O. Diese Codekombination wird dem 2egister
26 zur Umwandlung in statische Grossen und über den Kanal 27 der ODSRJ-Schaltung 28 augeführt.
Das an die Ausgangsleitung 29 der ODER-Schaltung 28 gegebene Signal erregt den Flipflop 82 au dem Zeitpunkt, in dem das
Taktsignal über die Leitung 30 des vom Zentrali-echner 4 ausgehenden
Kanals 9 empfangen wird. Auf diese Weise wird ein auf der Ausgangsleitung 32 des Flipflops 82 erscheinendes
Signal auf die Stufe EINS überführt.
Das auf die Leitung 32 gegebene Signal ist das Dhterbrechungssignal
und "wird über den Kanal 9 dem Zentralrechner 4 zugeführt.
- 16 -
409882/0844
der von diesem Signal konditioniert wird, so dass das
Signal von der Prioritätsstufe, auf der die Kechenaikrobefehle
durchgeführt werden, auf eine höhere Prioritätsstufe überführt wird, auf der die die peripheren Einheiten
behandelnden Mikroprogramme durchgeführt werden. Als Folge
dieses uberführungsvor^n^s gibt der Zentralrechner h über
den Kanal 9 ein Signal ISV 2 an die Leitung 33, das die
Überführung auf eine höhere Prioritätsstufe bezeichnet, und führt gleichzeitig den Karaeneingabe-Mikrobefehl IOF
zu den Zwecke durch, dass der Kanal 2 frei ist, ua den
Namen der die Unterbrechung darstellenden peripheren Einheit in das Eegister 7 des Zentralrechners K zu schreiben
und die Codekoinbination des Mikrobefehls 10? selbst in
den Decodierer 20 einzugeben.
Das Signal IEV 2 der Stufe zwei auf der Leitung 33 erregt
gemeinsam mit dem Unterbrechungssignal ΉϊΤ auf dei- Leitung
die UND-Schaltung 83, die über die Leitung 35 das Signal
der Stufe "1" erzeugt. Gleichzeitig wird das erste Byte des auf dem Kanal 3 vorhandenen liaEeneingabe-Kikrobefehls 1OF
vom Funktionsdecodierer 20 entschlüsselt, wodurch auf der Leitung 89 das Signal FUO 6 erzeugt wird, das zusammen mit
dea auf der Leitung 35 anstehenden Signal die UHD-Sehaltung
erregt. Durch diese beiden Signale wird das Hegister 2d
über die üiiD-Schaltung befähigt, das auf dem Kanal 2? vorhandene
Unterbrechungssignal von einer dynamischen in eine
statische - Grosse umzuwandeln.
Die zehn Ausgänge des Registers 26 werden durch, den Kanal
an den Eingang des Prioritätsdecodierers 37 gegeben, der dem
- 17-
409882/0844
Kanal 38 eine Codekombination aus vier Bits zuführt, die
dem "Namen" der periphere» Einheit entspricht, welche
geraäss der Tabelle C gegenüber den unterbrochenen eine
höhere Prioritätsstufe aufweist.
In unserem Beispiel besitzt die Tastatur 11 als periphere
Einheit eine höhere Priorität. Es ist diese Tastatur, die das "Zeichen bereif'-Signal erzeugt hat, das eine höhere
Priorität besitzt als das von der Einzugsvorrichtung 12 hervorgebrachte Signal, weshalb die vom Prioritätsdecodierer
auf dem Kanal 38 erzeugte Codekoabination nach,
der Tabelle C folgende Zusammensetzung hat: b = 1, b_, = O, .br = 1, b_ =0. Sine derartige Codekoabination
wird der Multiplexschaltung 21 zugeführt, die durch die auf den Leitungen 9k- und 95 geführten Signale
durchschaltet, und gelangt über den Kanal 2 zum Zentralrechner k-.
Die auf den Leitungen 95 uni 9^ geführten Signale v/erden
entsprechend der auf den Ausgängen 89, 90 und 91 des Kodierer
20 vorhandenen .Wertigkeit der Signale als Folge des Srkennens
eines Raiaenausgabe-Mikrobefehls I0F von den TIIiD-Schaltungen
93 unä. 92 erzeugt.
Der Harne der vom Kanal 2 geführten peripheren Einheit v/ird
±m Saonielregister 7 des Zentralrechners h gespeichert, so
dass die 1-Iikroprograncizone von ROM 5 zugänglich gemacht wird,
durch die die "Zeichen bereit"-Anforderung der Tastatur
bearbeitet werden kann.
Während des Ablaufs dieses Bearbeitungsmikroprograinms der Tastatur
- 18 -
409882/084A
11"muss der Zentralrechner 4 zur Annahme des von der
tastatur 11 stammenden Zeichens einen Zeichen-Eingabemikrobefehl durchführen. Somit überträgt der Zentral—
rechner über den Kanal 3 das erste Byte des Zeichen-Eingabeinikrobefehls
10?. Das Byte wird vorn Decodierer 20 dekodiert, der ein Signal FU04 gemäss Tabelle A dem Ausgang
91 zuführt. Durch dieses Signal FUQ4 wird mittels
der UND-Schaltung 92 die auf den Leitungen $k und 95
vorhandene Codekombination verändert, so dass die Multiplexschaltung
den von der Tastatur 11 kommenden Kanal yö,
auf dein das von. der Tastatur eingegebene Zeichen vorhanden
1st, mit dem Kanal 2 verbinden kann.
Der auf dein Kanal 2. liegende Code wird demzufolge as das
Sammelregister 7 des Zentralrechners h gegeben. V/enn das
eingegebene Zeichen unter vermittelnder Durchführung der nicht beschriebenen l-iikrobefehlsfolge vom Zentralreciir.ar
angenommen wird, führt der Rechner M- einen generisciien
Mikrobefehl 1OF durch, bei dem b^ = 1 ist. Dies bedeutet
(Tabelle A), dass dieser Mikrobefehl der letzte Befehl
des dem "Zeichen bereit"-31gnal augeordneten Mikroprogramms
ist.
Allgemeiner ausgedrückt, konditioniert jede in der Tabelle C aufgeführte Unterbrechungsursache den Zentralrechner 4, so
dass letzterer ein entsprechendes Mikroprogramm durchführt, durch das die Unterbrechungsursache selbst bearbeitet werden
kann. Die sich aus der Durchführung des zugeordneten Mikroprogramms ergebende Bearbeitung jeder Unterbrechungsursache
endet immer mit dem Sückstellungsmikrobefehl IOF, der ge-
- 19 -
409882/0844
kennzeichnet Ist durch das Bit b = I1 wodurch genau angegeben
ist, dass die Unterbrechungsursache vom Zentralrechner
k- bearbeitet wurde. Es Ist dabei wichtig klarzustellen,
dass das Ende seiner Bearbeitung immer durch einen
"Mikrobefehl IQF charakterisiert ist, bei dem das Bit B des ersten Bytes gleich 1 ist, wodurch das Ende des Bearbeitungs
vor gangs in keiner V/eise an die Art der ünterbrechungsursache gebunden ist.
Bas Bit b. wird unmittelbar vom Kanal· 3 auf der Leitung
aufgenommen, so dass zusammen mit dem Befähigungs- oder
Freigabesignal auf der Leitung 35 auch ein Signal PCF 11 erzeugt wird, wobei das- Stufe zwo. - (LEV2) Signal auf der Leitung
33: zusammen mit dem auf der Leitung 11 h des Kanals
vorhandenen Synchronsignal PES 20 die TIND-Schaltung 9? erregt,
die auf der Leitung 81 ein EÜCIiSTELILMGS-Signal erzeugt.
Wie bereits oben erwähnt, Ist diese Leitung 8i mit allen Eingängen o1 .. 81 der UND-Schaltungen
- 16O verbunden. Da alle anderen Eingänge 51 - bO
der UIs1D-Schaltungen I5I - I60 den Wert "01t haben, ausgenommen
der Eingang 531 der der Unterbrechung des "Zeichenbereit"
-Signals der Tastatur 11 entspricht, hat nur die 31ocklerleitung kj>
des Flipflops IO3 den Wert "1". Demzufolge
ist der Inhalt des Registers 0000000010. Tatsächlich ist der der "Ende der Karteneinführung"-Unterbrechung entsprechende
Flipflop 109 nicht betriebsunfähig, da die
Leitung 59 kein Signal führt, v/eil der Decodierer 39 das
Signal nur auf der Leitung 83 führt, die der vom Frioritätsdecodlerer
37 gewählten Unterbrechung mit höherer Priorität entspricht.
- 20 -
A09882/0844
Das Signal PCF 11 auf der Leitung 112 erregt zusammen mit
4 dem über Kanal 9 vom Zentralrechner stammenden Taktsignal
PES 30 auf der Leitung 111 die ÜKD-Schaltung 113, die auf
die Leitung 51 ein Signal gibt, welches den Flipflop 88
umschaltet, wodurch das üjjterbrechungssignal Ii-IT auf der
Leitung 32 gelöscht wird.
Hierdurch wird der Zentralrechner jedoch nicht zur Überführung auf die Stufe drei konditioniert, da bei dem nächsten
darauffolgenden auf die Leitung gegebenen Taktsignal φ das auf die Leitung 69 gegebene TJ^terbrechungssignal der
Einzugsvorrichtung erneut den Flipflop 82 erregt, wodurch das Signal HUT der Leitung 32 erneut die Wertigkeit "1"
annimt. Wie bereits oben ausgeführt, konditioniert dieses
4
Signal den Zentralrechner, um das Mikroprogramm im Hinblick auf die der Leitung 79 zugeordnete Unterbrechung durchzuführen, da sie als einzige im Register 25 vorhanden und demzufolge auch mit der höheren Priorität behaftet ist.
Signal den Zentralrechner, um das Mikroprogramm im Hinblick auf die der Leitung 79 zugeordnete Unterbrechung durchzuführen, da sie als einzige im Register 25 vorhanden und demzufolge auch mit der höheren Priorität behaftet ist.
Wenn während der Durchführungsfolge eines derartigen Mikroprogramms
eine Unterbrechung oder deren mehrere erzeugt v/erden, so werden diese durch Erregen der entsprechenden Flipflop
6I-7O im Register 25 gespeichert, um später gemäss der von
der Steuereinheit 1 (siehe Tabelle C) aufgestellten Seihen-
4
folge vom Zentralrechner aufeinanderfolgend bearbeitet zu werden.
folge vom Zentralrechner aufeinanderfolgend bearbeitet zu werden.
Die zeitliche Abstimmung, mit der die Signale φ , PES20,
PSS30, INT und "Rückstellung" auf der Leitung 81 und die Unterbrechungsursache auf den Leitungen 73 und
auftreten, ist im einzelnen aus Fig. 4 zu entnehmen.
- 21 -
409882/0844
Es wird somit die Wirkungsweise klar, nach der der Zentral» rechner k keine für die Behandlung-der ünterbrechungsfolge
geeignete Operation nach einer Prioritätsordnung durchführt und wonach das am Ende der Bearbeitung der Unterbrechung
von höher Priorität erzeugte Signal PCF 11 von der bearbeiteten Unterbrechung unabhängig ist. Die nächste Wahl
der zu bearbeitenden Unterbrechung vdrd von dem erfindungsgemässen
Steuergerät automatisch durchgeführt, indem die die zu behandelnde Unterbrechung betreffende Zelle des
Begisters 25 vom Steuergerät automatisch betriebsunwirksam
gemacht wird, wenn das Endesignal PCF/11 auf der Leitung
112 erscheint, wobei die anderen Unterbrechungen weiterhin wirksam bleiben.
Patentansprüche:
- 22 -
409882/0844
Claims (7)
- PATENTANSPRUCHMehrfachsteuergerät zum selektiven Verbinden mehrerer peripherer Einheiten mit einer zentralen Datenverarbeitungsanlage, das ein Register zum Speichern mehrerer von den peripheren Einheiten zur Unterbrechung des Verarbeitungsablaufs erzeugten Unterbrechungssignale in entsprechenden Zellen, einen am Register liegenden Prioritätsdecodierer -zum Ordnen der Unterbrechungssignale nach der Ordnung der Vorrangigkeit und zum Erzeugen einer vorbestimmten Codekombination, die einem Prioritätsunterbrechungssignal zugeordnet ist, und eine Vorrichtung zum Übertragen der vorbestimmten Codekombination an die zentrale Datenverarbeitungsanlage aufweist, gekennzeichnet durch eine Blockierschaltung (39j ^fOj. 151,- 1°0),, nvotK Zentralrechner (4)( ) iT7die durch ein Endesignal (PCF 11) konditioniert wird, daiT7 am Ende der dem Prioritätssignal zugeordneten Verarbeitungsoperation erzeugt wird, und durch die vorbestimmte Codekoiabination zum löschen des Prioritätssignals in der entsprechenden Zelle des Registers (2>), wobei das Register die IJh.terbrech.ungssigsäLe mit Ausnahme des Prioritätssignals speichert.
- 2. Mehrfachsteuergerät nach Anspruch 1, in dem die Zellen aus Flxpflopsbestehen, dadurch gekennzeichnet, dass die unterbrechungssignale auf den Befähigungs- oder ireigabeleitungen der Flxpflops (7I-8O) liegen, wobei der Blockierschaltkreis mehrere UUD-Schaltungen (151 - ISO) aufweist, die durch das E&designal(PCF 11 ) sowie durch die vorbestimrate Kombination zur Blockierung des dem Prioritätssignal entsprechenden Flipflops durchschaltbar werden.- 23 -409882/0844
- 3- Mehrfachsteuergerät nach Anspruch 2, gekennzeichnet durch, einen zweiten Decodierer (39) s der durch die vrlsstinnsEe Kombination konditioniert wird, um einen entsprechenden Sperr— Impuls zu erzeugen, durch den eine festgelegte UND-Schaltung aus der Vielzahl (15I-I6O) der der vorbestimmten Kombination zugeordneten üKD-Schaltungen durchsehaltbar gemacht v/ird.
- 4. I-Iehr fachst euer gerät nach einem der vorhergehenden. Ansprüche mit elnec zur Durchführung von Mikrobefehlen geeigneten Zentralrechner, dadurch gekennzeichnet, dass das Sndeslgnal (PCF 11) mittels eines festgelegten -Kikrobefehls (IOF mit b- = 1) vom Zentralrechner (%) erzeugt wird.
- 5. Kehrfachsteuergerät nach einem der vorhergehenden Ansprüche 2 bis h\ dadurch gekennzeichnet,dass die Ausgänge der Fllpflops(101 -110) eine ODSS-Sehaltung (28) zum Konditionieren eines Binärregisters (82) erregen, um ein zur Unterbrechung des Zentralrechners (4) geeignetes Signal (IST) zu speichern, wobei das Binärregister (82) durch ein vom Zentralrechner (4) erzeugtes zyklisches Signal ( φ _) freigegeben wird.
- 6. Mehrfachsteuergerät nach Anspruch. 5i dadurch gekennzeichnet, dass das Binarregister (82) durch das Sndesignal (PCF 11) blockiert wird.
- 7. Mehrfachsteuergerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Unterbrechungssignal (INT) den Zentralrechner (4) konditioniert, um einen Mikrobefehl (IiAME-EINGAEE1, IUO 6) durchzuführen, durch den die vorbestimmte Codekoabinatlon zur Auswahl des ihr zugeordneten Mikroprogramms erkannt wird.629 409882/08^4Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT25092/73A IT988956B (it) | 1973-06-12 | 1973-06-12 | Governo multiplo |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2428013A1 true DE2428013A1 (de) | 1975-01-09 |
DE2428013C2 DE2428013C2 (de) | 1985-09-26 |
Family
ID=11215688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2428013A Expired DE2428013C2 (de) | 1973-06-12 | 1974-06-11 | Periphere Unterbrechungssteuereinheit |
Country Status (3)
Country | Link |
---|---|
US (1) | US4027290A (de) |
DE (1) | DE2428013C2 (de) |
IT (1) | IT988956B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3238826A1 (de) * | 1981-10-20 | 1983-05-05 | ITALTEL Società Italiana Telecomunicazioni S.p.A., 20149 Milano | Steuereinheit fuer die eingabe/ausgabe-interface-schaltungen eines rechners |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4263650B1 (en) * | 1974-10-30 | 1994-11-29 | Motorola Inc | Digital data processing system with interface adaptor having programmable monitorable control register therein |
US4268906A (en) * | 1978-12-22 | 1981-05-19 | International Business Machines Corporation | Data processor input/output controller |
JPS62154146A (ja) * | 1985-12-27 | 1987-07-09 | Mitsubishi Electric Corp | デ−タ処理装置 |
US5129078A (en) * | 1988-08-19 | 1992-07-07 | Groves Stanley E | Dedicated service processor with inter-channel communication features |
JPH0268632A (ja) * | 1988-09-05 | 1990-03-08 | Toshiba Corp | 割込み制御装置 |
US5249287A (en) * | 1990-08-31 | 1993-09-28 | Advanced Micro Devices, Inc. | General keyboard interface for operating with two types of keyboards |
US8738830B2 (en) * | 2011-03-03 | 2014-05-27 | Hewlett-Packard Development Company, L.P. | Hardware interrupt processing circuit |
US9189283B2 (en) | 2011-03-03 | 2015-11-17 | Hewlett-Packard Development Company, L.P. | Task launching on hardware resource for client |
US9645823B2 (en) | 2011-03-03 | 2017-05-09 | Hewlett-Packard Development Company, L.P. | Hardware controller to choose selected hardware entity and to execute instructions in relation to selected hardware entity |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1217355A (en) * | 1967-07-07 | 1970-12-31 | Ibm | Electronic service request system |
US3576542A (en) * | 1968-03-08 | 1971-04-27 | Rca Corp | Priority circuit |
DE1574668B1 (de) * | 1968-03-01 | 1972-04-27 | Licentia Gmbh | Einrichtung zur unterbrechung eines programmablaufes bei einer programmgesteuerten, elektronischen rechenanlage |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US815105A (en) * | 1904-07-15 | 1906-03-13 | Eclipse Railway Supply Co | Life-guard fender for cars. |
US825902A (en) * | 1904-10-14 | 1906-07-17 | Ben A Gomme | Apparatus for teaching time. |
US863225A (en) * | 1904-12-02 | 1907-08-13 | Gen Electric | Prepayment mechanism. |
US832692A (en) * | 1905-08-21 | 1906-10-09 | John William Mcconnell | Attachment for ice-cream-freezing machines. |
US836889A (en) * | 1906-04-21 | 1906-11-27 | Alice M Parkhill | Invalid's bed. |
US866181A (en) * | 1906-06-14 | 1907-09-17 | Cottrell C B & Sons Co | Paste-fountain for printing-presses. |
US3447135A (en) * | 1966-08-18 | 1969-05-27 | Ibm | Peripheral data exchange |
US3421150A (en) * | 1966-08-26 | 1969-01-07 | Sperry Rand Corp | Multiprocessor interrupt directory |
US3702462A (en) * | 1967-10-26 | 1972-11-07 | Delaware Sds Inc | Computer input-output system |
US3641505A (en) * | 1969-06-25 | 1972-02-08 | Bell Telephone Labor Inc | Multiprocessor computer adapted for partitioning into a plurality of independently operating systems |
US3643229A (en) * | 1969-11-26 | 1972-02-15 | Stromberg Carlson Corp | Interrupt arrangement for data processing systems |
US3815099A (en) * | 1970-04-01 | 1974-06-04 | Digital Equipment Corp | Data processing system |
US3665404A (en) * | 1970-04-09 | 1972-05-23 | Burroughs Corp | Multi-processor processing system having interprocessor interrupt apparatus |
US3771137A (en) * | 1971-09-10 | 1973-11-06 | Ibm | Memory control in a multipurpose system utilizing a broadcast |
US3778780A (en) * | 1972-07-05 | 1973-12-11 | Ibm | Operation request block usage |
US3886524A (en) * | 1973-10-18 | 1975-05-27 | Texas Instruments Inc | Asynchronous communication bus |
US3889237A (en) * | 1973-11-16 | 1975-06-10 | Sperry Rand Corp | Common storage controller for dual processor system |
-
1973
- 1973-06-12 IT IT25092/73A patent/IT988956B/it active
-
1974
- 1974-06-07 US US05/477,467 patent/US4027290A/en not_active Expired - Lifetime
- 1974-06-11 DE DE2428013A patent/DE2428013C2/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1217355A (en) * | 1967-07-07 | 1970-12-31 | Ibm | Electronic service request system |
DE1574668B1 (de) * | 1968-03-01 | 1972-04-27 | Licentia Gmbh | Einrichtung zur unterbrechung eines programmablaufes bei einer programmgesteuerten, elektronischen rechenanlage |
US3576542A (en) * | 1968-03-08 | 1971-04-27 | Rca Corp | Priority circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3238826A1 (de) * | 1981-10-20 | 1983-05-05 | ITALTEL Società Italiana Telecomunicazioni S.p.A., 20149 Milano | Steuereinheit fuer die eingabe/ausgabe-interface-schaltungen eines rechners |
Also Published As
Publication number | Publication date |
---|---|
DE2428013C2 (de) | 1985-09-26 |
IT988956B (it) | 1975-04-30 |
US4027290A (en) | 1977-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1285220C2 (de) | Datenverarbeitungssystem mit mehreren selbstaendigen Recheneinheiten | |
DE2134402B2 (de) | Vorrichtung zum Abfragen der Verfügbarkeit eines Kommunikationsweges zu einer Eingabe-Ausgabeeinheit | |
DE2239163C3 (de) | Eingabe/Ausgabe-Steuerschaltung für eine Datenverarbeitungsanlage | |
DE2635592A1 (de) | Multiprozessor-abrufsystem | |
DE2540824A1 (de) | Auf verschiedene ausbaustufen veraenderbare abrechnungsmaschine | |
DE2533403A1 (de) | Datenverarbeitungssystem | |
DE60006021T2 (de) | VLIW-Prozessor und Programmkomprimierungsgerät and -verfahren | |
DE1815078A1 (de) | Mikro-programmierte Datenverarbeitungseinrichtung | |
DE3110378A1 (de) | Datenverarbeitungseinrichtung | |
DE2148847A1 (de) | Schaltungsanordnung zum Steueren peripherer Ein- und Ausgabegeraete von Datenverarbeitungssystem | |
DE1499182B2 (de) | Datenspeichersystem | |
DE3844033A1 (de) | Mikroprozessorsystem fuer eine chip-karte | |
DE1929010A1 (de) | Modular aufgebautes Datenverarbeitungssystem | |
DE3439828A1 (de) | Bildreproduktionssystem | |
DE1202034B (de) | Datenverarbeitendes Geraet zur Bearbeitung mehrerer Programme | |
DE1499206C3 (de) | Rechenanlage | |
DE1524111C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE2428013A1 (de) | Mehrfachsteuergeraet | |
DE2218630C3 (de) | Schaltungsanordnung zur Steuerung von Unterbrechungssignalen in Datenverarbeitungsanlagen | |
DE2115971A1 (de) | Datenverarbeitungssystem | |
DE1774053A1 (de) | Digitaldaten-UEbertragungssystem | |
DE2221926C3 (de) | Datenverarbeitungsanlage mit wenigstens einem in Verbindung mit mehreren Peripheriegeräten stehenden Prozessor | |
DE2312415A1 (de) | Schaltungsanordnung zur verbindung einer datenverarbeitungseinheit mit einer vielzahl von uebertragungsleitungen | |
DE1159187B (de) | Vorrichtung zur Verarbeitung von Angaben | |
DE2025731C3 (de) | Datenendstation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |