DE2422508B2 - Verfahren zum epitaktischen Aufwachsen einer kristallinen Schicht - Google Patents

Verfahren zum epitaktischen Aufwachsen einer kristallinen Schicht

Info

Publication number
DE2422508B2
DE2422508B2 DE2422508A DE2422508A DE2422508B2 DE 2422508 B2 DE2422508 B2 DE 2422508B2 DE 2422508 A DE2422508 A DE 2422508A DE 2422508 A DE2422508 A DE 2422508A DE 2422508 B2 DE2422508 B2 DE 2422508B2
Authority
DE
Germany
Prior art keywords
stage
hydrogen
silane
chamber
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2422508A
Other languages
English (en)
Other versions
DE2422508A1 (de
DE2422508C3 (de
Inventor
John Francis Ringoes Corboy
Glenn Wherry Princeton Cullen
Nicholas Trenton Pastal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2422508A1 publication Critical patent/DE2422508A1/de
Publication of DE2422508B2 publication Critical patent/DE2422508B2/de
Application granted granted Critical
Publication of DE2422508C3 publication Critical patent/DE2422508C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/007—Autodoping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/129—Pulse doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

35
Die Erfindung betrifft ein Veifahren zum epitaktischen Aufwachsen einer kristallinen Schicht auf einem erhitzten Kristallsubstrat in zwei Stufen, wobei während der ersten Stufe eine höhere Wachstumsgeschwindigkeit eingehalten wird als während der zweiten Stufe.
Bei integrierten Schaltkreisen kann eine gegenseitige Beeinflussung der Bauteile durch Verwendung eines Schaltkreistyps vermieden werden, bei dem jedes aktive Bauteil eine getrennte Insel eines einkristallinen Halbleitermaterials einnimmt, die auf einem geeigneten isolierenden Substrat aufgebracht ist. Für einkristalline Siliciumfilme haben sich beispielsweise einkristalliner Saphir oder Spinell (Magnesium-Aluminat) als geeignetes Substratmaterial herausgestellt. Dieser Schaltkreistyp wird auch als SOS (Silicium-auf-Saphir oder Silicium-auf-Spinell)-Schaltkreis bezeichnet.
Die Erfahrung hat gezeigt, daß es schwierig ist Transistoren in SOS-Teilen herzustellen, deren sämtliche elektrische Eigenschaften so gut wie die von Transistoren sind, die in Siliciumteilen hergestellt sind. Es hat sich außerdem gezeigt daß Transistoren in SOS-Teilen hinsichtlich ihrer Charakteristiken sehr stark schwanken, wenn die Wachsparameter der Siliciumfilme, in denen sie gebildet werden, geändert werden. Letzteres ist auf die Tatsache zurückzuführen, daß die Eigenschaften des aufgewachsenen Siliciumfilms, beispielsweise der Grad der kristallinen Reinheit bzw. Vollkommenheit, sich mit den Wachsparametern, wie der Wachsrate des Films, ändern.
Es hat sich weiterhin herausgestellt, daß im Falle
40
45
50
55
60
65 homoepitaktischen Aufwachsens niedrige Wachsraten bzw. -geschwindigkeiten zu besserer kristalliner Qualität führen als hohe Wachsraten. Es sollte daher angenommen werden, daß heteroepitaktische Filme aus Silicium ebenfalls bei relativ niedrigen Wachsraten aufgebracht werden sollten, um optimale Charakteristiken zu erhalten.
Es müssen jedoch außer der kristallinen Vollkommenheit auch andere Faktoren berücksichtigt werden. Heteroepitaktische Siliciumfilme werden gewöhnlich dadurch aufgebracht daß eine Mischung von Silan (S1H4) und Wasserstoff über ein erhitztes Saphir- oder Spinell-Substrat geleitet wird. Diese Niederschlagsbestandteile (einschließlich Silicium) reagieren mit diesen Substraten und bilden gasförmige Reaktionsprodukte, die dazu neigen, den kristallinen Niederschlag zu vergiften. Bei niedrigen Wachsraten führt die längere Herstellungszeit zu einem höheren Grad der Vergiftung.
Ein anderer Faktor, der die Vergiftung des gewachsenen Films beeinflußt ist die Wachstemperatur. Mit höheren Wachstemperaturen steigt auch die Selbstdotierung mit Fremdstoffen aus dem Substrat.
Wegen der zuvor beschriebenen Schwierigkeiten wurde versucht die Selbstdotierung durch Anwendung möglichst geringer Wachstemperaturen und möglichst hoher Wachsraten, die für annehmbare Ki istallvollkommenhfiit i*nd elektrische Eigenschaften im kristallinen Niederschlag gerade noch zulässig sind, auf ein Minimum zu reduzieren.
Aktive Bauteile besitzen dann höchst erwünschte Eigenschaften, wenn die Beweglichkeit der Ladungsträger (Hall-Beweglichkeit) relativ hoch ist, Leckströme relativ niedrig sind und die Lebensdauer von Minoritätsträgern relativ hoch ist. Beste MOS/SOS-Transistoreigenschaften wurden auf Filmen mit einer Dicke > 0,8 μπι erreicht Im allgemeinen soll jedoch die Dicke epitaktischer Schichten so gering als möglich sein, unter Berücksichtigung der erwünschten elektrischen Eigenschaften, da dünnere Filme Metallisierungsfehler entlang der Filmkanten reduzieren, an denen aus der Dampfphase niedergeschlagene Leitungen angebracht werden, um die Elektrodenbereiche zu verbinden.
Es besteht daher ein Bedürfnis, epitaktische Siliciumfilme auf Saphir oder Spinell mit einer Dicke von ungefähr 0,5 μΐη niederschlagen zu können, die Eigenschaften haben, daß gute elektrische Bauteile, wie MOS-Transistoren mit entsprechend den in Filmen von einem oder mehreren μπι Dicke erreichten Eigenschaften, hergestellt werden können. Ein Grund, warum dies bisher bei Verwendung einer Wachsrate von 2,0 μπι/ min. nicht hat erreicht werden können, liegt darin, daß nur ungefähr 15 Sekunden zur Verfügung standen, um unter Berücksichtigung der zuvor diskutierten Faktoren solch einen Film niederzuschlagen. Dies ist eine zu kurze Zeitspanne, um die Durchflußraten und Konzentrationen der Reaktionsgase reproduzierbar zu steuern, um den Leitfähigkeitstyp oder die Ladungsträgerkonzentration an der Silicium-Substrat-Berührungsfläche zu ändern.
In der DE-OS 16 19 980 wurde zwar bereits ein zweistufiges Verfahren vorgeschlagen, bei dem jedoch die Wachstumgeschwindigkeit während der ersten Stufe deutlich niedriger als die während der zweiten Stufe ist, so daß aufgrund der vorstehenden Ausführungen die dort erwähnten Nachteile nicht behoben werden konnten.
Ausgehend von dem eingangs erwähnten, aus der
LU-PS 67 197 bekannten Verfahren liegt der Erfindung die Aufgabe zugrunde, Maßnahmen vorzuschlagen, mit denen in SOS-Werkstücken Transistoren hergestellt werden können, deren elektrische Eigenschaften sämtlich so gut wie die von ausschließlich in Siliciumwerkstücken hergestellten Transistoren siad. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die durchschnittliche Wachstumsgeschwindigkeit während der ersten Stufe 4 bis 6 um/min und während der zweiten Stufe höchstens 0,5 μητ/min beträgt Dabei wird in der ersten Stuie ein sehr dünner Film abgeschieden, d. h. ein Film mit einer Dicke von ungefähr 500 bis 2000 A unter Anwendung einer sogenannten Explosions(»burst«)-Technik. Durch das erfindungsgemäße Verfahren ist es möglich, innerhalb von ein bis vier Minuten eine die gewünschten Eigenschaften besitzende Siliciumschicht von 0,5 μπι Dicke abzuscheiden.
Das vorgeschlagene Verfahren führt zu ausgezeichneten Ergebnissen, wobei zunächst zu erwähnen ist daß die bisher übliche weite Streuung der Typeigenschaften von Transistoren in SOS-Werkstücken entfällt, wenn die Wachstumparameter der Siliciumfilme geändert werden. Außerdem können nun heteroepitaktische Siliciumfilme hergestellt werden, ohne daß die Gefahr einer Störung des Dotierungsgefüges, also eine »Vergiftung« des kristallinen Niederschlags zu befürchten ist
Anhand der Zeichnungen wird die Erfindung näher erläutert Es zeigt
F i g. 1 eine teilweise geschnittene Seitenansicht einer Reaktionskammer, die für das erfindungsgemäße Verfahren geeignet ist; und
F i g. 2 ein Gaszuführungs- und -mischungssystem zum Durchführen des erfindungsgemäßen Verfahrens, in schematischer Darstellung.
Obwohl die Erfindung sowohl in einem vertikal als auch horizontal angeordneten Reaktor durchgeführt werden kann, wird sie nachfolgend am Beispiel eines vertikalen Trommelreaktors beschrieben.
Gemäß F i g. 1 besteht ein geeigneter Reaktor aus einer Reaktionskammer 2, die im wesentlichen Glokkenform besitzt. Die Kammer 2 weist innere Wände 4 und äußere Wände 6 auf, so daß zwischen den Wänden Wasser geführt werden kann, um die innere Wand 4 zu kühlen, wenn die Kammer in Gebrauch ist.
Am oberen Teil ist die Kammer 2 mit einem Gaseinlaß 8 versehen. Außerdem hängt vom oberen Teil der Kammer eine scheibenförmige Gasablenkplatte 10 herab. Die Ablenkplatte 10 ist in der Nähe des Kopfes der Kammer angeordnet, so daß sie die einströmenden Gase gegen die Kammerwände lenkt.
Die Kammer 2 ist auf einer hohlen Grundplatte 12 montiert durch die Kühlwasser geleitet werden kann, und zwar über den Einlaß 14 und den Auslaß Ib.
In der Kammer 2 ist auf einer vertikalen Spindel 18 ein Aufnehmer oder Suszeptor 20 drehbar gelagert, der aus Kohlenstoff bestehen kann. Der Suszeptor 20 besitzt die Form eines hexagonalen, abgestumpften Prismas, und jede seiner sechs geneigten Flächen 22 ist mit einem Rand 24 versehen, auf den die Halbleiterscheiben 26 zur Behandlung abgelegt werden können.
Die Spindel 18 ist an einer vertikalen Welle 28 befestigt, die in einer Büchse 30 gelagert und mit einem Lager 32 versehen ist. Das untere Ende der Welle 28 ist mit einer Riemenscheibe 34 versehen, die über einen Riemen 36 von einem Motor 38 angetrieben wird, der mit wechselnden Geschwindigkeiten arbeiten kann. Während des Betriebes wird der Aufnehmer 20 langsam gedreht während die Gase durch die Kammer 2 geführt werden.
Eine Mischung von Reaktionsgasen wird unter Verwendung des Mischungs- und Verteilungssysteras 40, das in F i g. 2 dargestellt ist in die Reaktionskammer 2 geleitet Anhand dieses Ausführungsbeispiels wird die Erfindung im Zusammenhang mit der Herstellung eines epitaktisch aufgebrachten Siliciumfilms aus einer dotierten Mischung von Silan und Wasserstoff beschrieben.
Das System 40 besitzt drei Gaszuführungsleitungen 42,44 bzw. 46 zur Beförderung eines Dotiermittels, des Silans und des Wasserstoffs. Die Leitungen 42,44 und 46 sind jeweils mit Gasdurchfluß-Meßgeräten 48, 50 bzw. 52 mit Kontrollventilen 54, 56 bzw. 58 und mit Drackregelventilen 60,62 bzw. 64 versehen.
Die Zuführungsleitungen 42,44 und 46 sind alle über ein Regelventil 66 mit der einen Seite einer sogenannten Explosions(burst)-kammer 68 verbunden, die ein Druckmesser 70 aufweist Im vorliegenden Beispiel ist die Explosionskammer ungefähr 12,7 cm lang lang und hat einen Durchmesser von ungefähr 5,1 cm. Am gegenüberliegenden Ende der Explosionskammer befindet sich eine Auslaßöffnung 72 üblichen Durchmessers, im vorliegenden Fall mit einem Durchmesser von ungefähr 1,27 mm.
An eine von der Auslaßöffnung 72 wegführende Auslaßleitung 74 ist ein Regelventil 76 angeschlossen. Mit der Auslaßleitung 74 ist weiterhin eine Absauglei-
JO tung 78 verbunden, in der der Gasdurchfluß mittels eines Auspuffventils 80 geregelt wird.
Eine Abzweigleitung 82 verbindet den Auslaß vom Regelventil 76 mit dem Gaseinlaß 8 der Kammer 2 (s. Fig. 1).
Eine weitere Einlaßleitung 84 verbindet den einzigen Auslaß einer zweiten Serie von nicht dargestellten Einlaßleitungen mit der Leitung 82 über ein Regelventil 86.
Das zuvor beschriebene System kann dazu benutzt werden, um in der nachfolgend beschriebenen Weise eine in einem Zweistufenverfahren hergestellte Schicht aufzubringen.
Zunächst wird die sogenannte Explosionskammer 68 für den Filmwachsprozeß vorbereitet, indem sie mit den zu verwendenden Gasen gespült wird. Die Ventile 66 und 80 werden geöffnet, das Ventil 76 wird geschlossen und die Ventile 54, 56 und 58 werden geöffnet, um den Zufluß eines Dotiergases aus der Leitung 42, des Silans aus der Leitung 46 zur Explosionskammer 68 zu ermöglichen. Die Durchflußmengen werden so geregelt, daß eine Mischung im Verhältnis 100 ecm Dotiergas, das Wasserstoff enthält, und worin 100 ppm Diboran oder Arsin (je nach dem, ob eine p- oder n-Dotierung gewünscht ist) zugemischt sind, 5000 ecm 6%iges Silan in Wasserstoff und 25 000 ecm Wasserstoff entsteht. Diese Gase werden zunächst durch die Explosionskammer 68 und die übrigen Teile des Systems, einschließlich der Absaugleitung 78 gespült, um die Luft zu entfernen. Dann wird das Ventil 80 geschlossen und die Kammer
M) 68 mit der Gasmischung auf einen Druck von ungefähr 4,2 at gefüllt. Sobald die Kammer 68 gefüllt ist, wird das Ventil 66 geschlossen.
Her Aufnehmer 20 wird sodann mittels Hochfrequenz auf 10000C erhitzt und mit einer Geschwindigkeit von
h5 18 U/min, rotiert. Das Ventil 76 wird sodann geöffnet und die Gase in der Kammer 68 werden plötzlich in die Kammer 2 entleert und durch diese geführt. Die Gase streichen über die erhitzten Halbleiterscheiben 26 und
beginnen, eine Epitaxialschicht aus Silicium darauf niederzuschlagen. Eine einkristalline Siliciumschicht mit einer Dicke von ungefähr 1000 A wird dabei innerhalb von 1 bis 1,5 Sekunden niedergeschlagen. Am Ende dieser kurzen Periode wird das Regelventil 76 geschlossen, so daß die Kammer 68 und das ihr zugehörige Leitungssystem gegenüber dem übrigen System abgeschlossen werden.
Inzwischen werden die Vorbereitungen zum Aufwachsen des restlichen Films mit niedrigerer Wachsrate auf bekannte Weise getroffen. Zur gleichen Zeit, während der Inhalt der Kammer 68 durch die Reaktionskammer 2 geführt wird, wird eine Mischung, bestehend aus 50 ecm Wasserstoff, der 10 ppm Diboran oder Arsin enthält, SOOccir. 6%igem Silan in Wasserstoff und 25 000 ecm Wasserstoff, in die Reaktionskammer geführt, indem das Ventil 86 geöffnet wird. Dies führt dazu, daß ein epitaktischer Film aus Silicium weiter wächst, jedoch mit einer wesentlich geringeren Geschwindigkeit. Die zweite Stufe des Wachsprozesses kann solange fortgesetzt werden, wie es für die Herstellung einer gewünschten Gesamtdicke des Siliciums erforderlich ist. Beispielsweise kann die niedrigere Wachsrate zwischen 0,1 und 0,5 μηι/πιίη. gehalten werden und die Gesamtfilmdicke ungefähr 0,5 μπι betragen.
Beide Filmstufen können in derselben Weise dotiert sein, n- oder p-Typ, es kann jedoch die eine auch als n- und die andere als p-Typ hergestellt werden. Die erste Filmstufe kann auch höher dotiert sein als im beschriebenen Beispiel, bei dem sie auf ungefähr 10" bis 1018 Atome/ccm dotiert ist, während die zweite Stufe eine Dotierung von ungefähr 1016 Atomen/ccm aufweist.
Obgleich das Verfahren anhand des Niederschiagens einer Epitaxialschicht aus Silicium auf einem Saphiroder Spinell-Substrat beschrieben wurde, kann es überall dort Verwendung finden, wo die Gefahr besteht, daß unerwünschte Verunreinigungen vom Substrat in die niederzuschlagende kristalline Schicht gelangen und im niedergeschlagenen Film unerwünschte Eigenschaften hervorrufen.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zum epitaktischen Aufwachsen einer kristallinen Schicht auf einem erhitzten Kristallsubstrat in zwei Stufen, wobei während der ersten Stufe eine höhere Wachstumsgeschwindigkeit eingehalten wird als während der zweiten Stufe, dadurch gekennzeichnet, daß die durchschnittliche Wachstunisgeschwindigkeit während der ersten Stufe 4 bis 6 μπτ/min und während der zweiten Stufe höchstens 0,5 μπτ/min beträgt
Z Verfahren nach Anspruch 1 zum Niederschlagen einer Schicht aus heteroepitaktischem Silicium auf einem erhitzten Saphir- oder Spinellsubstrat, dadurch gekennzeichnet, daß während der ersten Stufe ein Film mit einer Dick« von 500 bis 2000 Ä abgeschieden wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß in der ersten Stufe eine Mischung aus Silan und Wasserstoff aus einer Druckkammer plötzlich in die das Substrat enthaltende Reaktionskammer entspannt wird.
4. Verfahren nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß für die zweite Stufe ein niedrigeres Verhältnis von Silan zu Wasserstoff eingehalten wird als für die erste Stufe.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Gasmischung für die erste Stufe fünf Teile Wasserstoff auf ein Teil 6%igem Silan in Wasserstoff, für die zweite Stufe fünfzig Teile Wasserstoff auf ein Teil 6%igem Silan in Wasserstoff (alles Volumenteile) enthält
DE2422508A 1973-08-17 1974-05-09 Verfahren zum epitaktischen Aufwachsen einer kristallinen Schicht Expired DE2422508C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US389192A US3885061A (en) 1973-08-17 1973-08-17 Dual growth rate method of depositing epitaxial crystalline layers

Publications (3)

Publication Number Publication Date
DE2422508A1 DE2422508A1 (de) 1975-03-13
DE2422508B2 true DE2422508B2 (de) 1978-11-23
DE2422508C3 DE2422508C3 (de) 1979-08-02

Family

ID=23537232

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2422508A Expired DE2422508C3 (de) 1973-08-17 1974-05-09 Verfahren zum epitaktischen Aufwachsen einer kristallinen Schicht

Country Status (14)

Country Link
US (1) US3885061A (de)
JP (1) JPS547556B2 (de)
BE (1) BE814071A (de)
CA (1) CA1025334A (de)
CH (1) CH590084A5 (de)
DE (1) DE2422508C3 (de)
FR (1) FR2245406B1 (de)
GB (1) GB1459839A (de)
IN (1) IN141844B (de)
IT (1) IT1012165B (de)
NL (1) NL7406548A (de)
SE (1) SE401463B (de)
SU (1) SU612610A3 (de)
YU (1) YU39168B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986192A (en) * 1975-01-02 1976-10-12 Bell Telephone Laboratories, Incorporated High efficiency gallium arsenide impatt diodes
US4201604A (en) * 1975-08-13 1980-05-06 Raytheon Company Process for making a negative resistance diode utilizing spike doping
AU530905B2 (en) * 1977-12-22 1983-08-04 Canon Kabushiki Kaisha Electrophotographic photosensitive member
DE2943634C2 (de) * 1979-10-29 1983-09-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Epitaxiereaktor
US4279688A (en) * 1980-03-17 1981-07-21 Rca Corporation Method of improving silicon crystal perfection in silicon on sapphire devices
US4596208A (en) * 1984-11-05 1986-06-24 Spire Corporation CVD reaction chamber
GB2185758B (en) * 1985-12-28 1990-09-05 Canon Kk Method for forming deposited film
US4838983A (en) * 1986-07-03 1989-06-13 Emcore, Inc. Gas treatment apparatus and method
US4772356A (en) * 1986-07-03 1988-09-20 Emcore, Inc. Gas treatment apparatus and method
US4775641A (en) * 1986-09-25 1988-10-04 General Electric Company Method of making silicon-on-sapphire semiconductor devices
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
CA1332039C (en) * 1987-03-26 1994-09-20 Takao Yonehara Ii - vi group compound crystal article and process for producing the same
JPS63237517A (ja) * 1987-03-26 1988-10-04 Canon Inc ３−５族化合物膜の選択形成方法
US5304820A (en) * 1987-03-27 1994-04-19 Canon Kabushiki Kaisha Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
CA1321121C (en) * 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
JPH01161826A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 気相エピタキシャル成長法
US5104690A (en) * 1990-06-06 1992-04-14 Spire Corporation CVD thin film compounds
USH1145H (en) 1990-09-25 1993-03-02 Sematech, Inc. Rapid temperature response wafer chuck
JP2000223419A (ja) 1998-06-30 2000-08-11 Sony Corp 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
RU2618279C1 (ru) * 2016-06-23 2017-05-03 Акционерное общество "Эпиэл" Способ изготовления эпитаксиального слоя кремния на диэлектрической подложке
CN116884832B (zh) * 2023-09-06 2023-12-15 合肥晶合集成电路股份有限公司 半导体器件及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189494A (en) * 1963-08-22 1965-06-15 Texas Instruments Inc Epitaxial crystal growth onto a stabilizing layer which prevents diffusion from the substrate
US3663319A (en) * 1968-11-20 1972-05-16 Gen Motors Corp Masking to prevent autodoping of epitaxial deposits
US3669769A (en) * 1970-09-29 1972-06-13 Ibm Method for minimizing autodoping in epitaxial deposition
US3765960A (en) * 1970-11-02 1973-10-16 Ibm Method for minimizing autodoping in epitaxial deposition
JPS5113607B2 (de) * 1971-08-24 1976-05-01

Also Published As

Publication number Publication date
US3885061A (en) 1975-05-20
YU39168B (en) 1984-08-31
DE2422508A1 (de) 1975-03-13
NL7406548A (nl) 1975-02-19
GB1459839A (en) 1976-12-31
FR2245406B1 (de) 1982-09-24
BE814071A (fr) 1974-08-16
FR2245406A1 (de) 1975-04-25
JPS5046481A (de) 1975-04-25
SE401463B (sv) 1978-05-16
IT1012165B (it) 1977-03-10
DE2422508C3 (de) 1979-08-02
SE7406350L (de) 1975-02-18
YU223674A (en) 1982-05-31
IN141844B (de) 1977-04-23
SU612610A3 (ru) 1978-06-25
CH590084A5 (de) 1977-07-29
CA1025334A (en) 1978-01-31
AU6895474A (en) 1975-11-20
JPS547556B2 (de) 1979-04-07

Similar Documents

Publication Publication Date Title
DE2422508C3 (de) Verfahren zum epitaktischen Aufwachsen einer kristallinen Schicht
DE69203736T3 (de) Kristallzuchtverfahren für Halbleiter auf Galliumnitrid-Basis.
DE602005004280T2 (de) Verfahren zum ziehen von sic-einkristallen und sic-einkristall
DE3885833T2 (de) Chemischer Dampfabscheidungsapparat für die Herstellung von hochqualitativen epitaktischen Schichten mit gleichmässiger Dichte.
DE69623962T2 (de) Verfahren und vorrichtung zum epitaktischen wachstum mittels cvd
DE60022221T2 (de) Apparat für die bearbeitung von halbleitern
DE69533268T2 (de) Vorrichtung zur Züchtung einer Verbindungshalbleiterschicht
DE60101069T2 (de) Siliziumkarbid und Verfahren zu seiner Herstellung
DE3884682T2 (de) Verfahren zur Züchtung eines Halbleiterkristalles aus III-V-Gruppen-Verbindung auf einem Si-Substrat.
EP0321909B1 (de) Verfahren und Vorrichtung zum Atomschicht-Epitaxie-Aufwachsen
DE4229568C2 (de) Verfahren zum Niederschlagen dünner Titannitridschichten mit niedrigem und stabilem spezifischen Volumenwiderstand
DE69702620T2 (de) Verfahren zur Epitaxiezüchtung
DE69301031T2 (de) Verfahren zur filmbildung auf strukturierten plättchen durch cvd
DE2414982A1 (de) Verfahren zur herstellung eines halbleiter-bauelementes
DE112012003985B4 (de) Epitaxialwafer und Herstellungsverfahren dafür
DE2422138A1 (de) Verfahren zur herstellung von elektroden aus halbleitermaterial
DE102010026987B4 (de) Herstellvorrichtung und -verfahren für Halbleiterbauelement
DE60112372T2 (de) Vorrichtung und Verfahren zur chemischen Gasphasenabscheidung
DE112018002713T5 (de) SiC-EPITAXIE-WAFER UND VERFAHREN ZU DESSEN HERSTELLUNG
DE1901819C3 (de) Herstellungsverfahren für polykristalline Siliciumschichten
DE69405533T2 (de) Gasleitungssystem für einen CVD-Reaktor
DE102020114711A1 (de) Verfahren zur Ausbildung einer Oxidschicht, Verfahren zur Herstellung einer Halbleitervorrichtung und zur Ausbildung einer Oxidschicht eingerichtetes Schichtausbildungsgerät
DE60022067T2 (de) Verfahren zur chemischen Dampfablagerung von Wolfram auf einem Halbleitersubstrat
EP1946386A2 (de) Antireflexbeschichtung auf solarzellen, sowie verfahren zum herstellen einer solchen antireflexbeschichtung
DE112018002163B4 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee