DE2405210C3 - Monolithisches Halbleiterspeicherelement mit Speicherzellen aus Feldeffekttransistoren - Google Patents
Monolithisches Halbleiterspeicherelement mit Speicherzellen aus FeldeffekttransistorenInfo
- Publication number
- DE2405210C3 DE2405210C3 DE19742405210 DE2405210A DE2405210C3 DE 2405210 C3 DE2405210 C3 DE 2405210C3 DE 19742405210 DE19742405210 DE 19742405210 DE 2405210 A DE2405210 A DE 2405210A DE 2405210 C3 DE2405210 C3 DE 2405210C3
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- zone
- memory element
- diodes
- monolithic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
Description
Die Erfindung betrifft ein monolithisches Halbleiter
speicherelement, wie es im Oberbegriff des Palenianspruchcs
1 näher angegeben ist.
Hinsichtlich des Standes der Technik für Speicherelemente auf dem Halbleitcrgebiel kann /iniiichsl auf die
beulen l.itcratiirslcllcn »IEI.I |ourn. of Solid-Slate
Circuits«. Vol. SC-1 (September I %8). Seilen 280 bis 280
und »N I/« (147 3). Heft I. Seilen 1I bis I r>
hingewiesen werden. Die dort beschriebenen Speicherelemente sind durch Feldeffekttransistoren mil MIS I
>p gebildet. Diese weisen einen Halbleiterkörper des einen Lei
tungstyps auf. η η dessen Oberfläche /wei voneinander
getrennte Zonen vom entgegengesetzten l.citungstyp
angeordnet und mit je inier I lcktmde sperrfrei
kontaktiert sind. Als dritle Elektrode ist eine durch eine
Isolierschicht vom I lalbleiter getrennte Steuerelektrode vorgesehen.
Aber auch normale Planartransistoren lassen sieh als
Schalter und damit auch für Speicherelemente verwenden. Dies gilt auch für eine Bauart entsprechend den
Ausführungen des ersten Absatzes dieser Beschreibung.
In der Halbleiter-Speichertechnik gibt es das suiische
und das dynamische Speicherprinzip. Der Vorteil der Speicher in statischer Technik (Flip-Flops) liegt darin,
daß die gespeicherte Information ständig zur Verfügung steht, während der große Flächenbedarf der statischen
Elemente einen beträchtlichen Nachteil darstellt. Die dynamische Technik (Speicherung der Information in
Halblcitcrkapazitäten) zeichnet sich zwar durch einen
geringen Flächenbedarf der Einzelelemente aus, jedoch ist als erheblicher Nachteil zu verzeichnen, daß die
gespeicherte Information durch Lcckströmc abgebaut wird. Man muß deshalb einen periodischen Regenerierungsvorgang
für alle Elemente in einer dynamisch aufgebauten Speicheranordnung vorsehen, was neben
einem beträchtlichen Aufwand an Schaltungsmitteln einen beträchtlichen Verlust an Speicherbetriebszeit
bedeutet.
Es ist Aufgabe der Erfindung, eine Halbleiteranordnung
für Speicherelemente anzugeben, welche die Entladung der Speicherkapazitäten durch Lccksiröme
kompensiert und somit die Vorteile der statischen mit den Vorteilen der dynamischen Technik vereinigt, ohne
die Nachteile dieser Techniken in Kauf nehmen zu müssen.
Diese Aufgabe wird durch ein im Oberbegriff des Patentanspruches I angegebenes monolithisches Halbleiterspeicherelenieni
gelöst, das erfindungsgemäß in der im kennzeichnenden Teil des Patentanspruches I
angegebenen Weise ausgestaltet ist.
Vorteilhafte Weiterbildungen sind in den llnteransprüchcn
angegeben.
Die Erfindung wird anhand der Fig. I bis } näher
beschrieben. Dabei zeigt die F i g. 2 -Sm Schaltbild eines erfindungsgcniätSen monolithischen I lalbleiterspcicher
elemenles, die F i g. 1 zeigt, wie die 1 lalbleiteranordmingen
dieses Speieherelementes aufgebaut sind.
Die in dem nienoliihischen Halbleiterspeicherelement
befindliche Halbleiteranordnung besieht (vergl. Fig. I) aus einem dotierten scheibenförmigen 1 IaIbleiterkrisiall
des einen l.eilungstyps. an dessen einer Seite durch maskierte Diffusion zwei nebeneinanderliegendc
Zonen 2 und 3 vom entgegengesetzten l.eitungslyps erzeugt sind. Ihre pn Übergänge sind mit 4
und 5. die sie einbellende und von dem Rest des ursprünglichen Materials der Halbleiterscheibe I
gebildete Zone des einen l.eiiiingsiyps mi· '.bezeichnet.
Die pnlJbcrgänge 4 und 5 sind zweckmäßig von
einer Isolierschicht 7. z.B. ans SiO;, abgedeckt, um
definierte Verhältnisse M schaffen. Die Zone 2 isl mil
einer Elektrode 8, die Zone 1 mit einer Elektrode 9 und die Zone f>
mit einer Elektrode 10 sperrfrei kontakiieri.
Im Bcispiclsfalle isl die Zone f> ρ leitend, während die
Zonen 2 und 1 n-leitend sind.
Zwischen den Elektroden 8 uiul IO isl eine
Slcucrimpulsquclle Il derart vorgesehen, daß sie
sperrende elektrische Impulse./ II. Rechieckimpulse, an
den pn-l !bergung 4 legt, so dal) ;ilso dieser pn-l Ibcrgang
niemals durch eine äußere Spannung in I liiltrichtung.
sondern nur in Spcrnilining geu liallel wird. In den
Pansen /wischen den einzelnen Impulsen ist der pn I Ibergang entweder ohne eine aullere Spannung
oder mit einer konstanten Sperrspannung beaufschlagt.
/.wischen den Elektroden 9 und IO ist andererseits eine
Arbeitsimpedanz, /- B. eine Parallelschaltung einer Kapazität 13 mit einem ohmschen Widerstand 14,
vorgesehen.
Stau der dem Eingangs- und Ausgangskreis gemeinsamen
Elektrode 10 können auch zwei solcher Elektroden 10 vorgesehen sein, von denen die eine dem
Eingangskreis, also der Zone 2, die andere dem Ausgangskreis, also der Zone 3, zugeordnet ist. Ferner
kann die die beiden Zonen 2 und 3 einbettende Zone 6 nicht unmittelbar, sondern über einen pn-Übergang
kontaktiert sein, obwohl der in der F i g. I dargestellte
Fall der wichtigere ist.
Durch die Impulse derStetierimpulsquelle 11 »atmet«
die Raumladungszone des pn-Überganges 4, wodurch auch die Zone 3, ihr pn-Übergang 5 und der mit ihr
verbundene Stromkreis elektrisch beeinflußt wird. Rei
geeignetem Abstand zwischen den beiden voneinander getrennten pn-Übergängen fließt überJie Impedanz 13,
14 ein mußbarer Strom. Diese Impedanz ist t'urch die
Impedanz der an die Halblciieranordnungen angeschlossenen
bistabilen Kippstufe gegeben. Sie ist in F i g. I als Ersatzschallbild aus einem Widerstand 14 und
einer parallel liegenden Kapazität 13 dargestellt. Gegebenenfalls kann auch im Ausgangskreis eine eine
konstante Sperrspannung an den pn-Übergang 5 liefernde Gleichspannungsquelle vorgesehen sein, die
beispielsweise in Serie oder parallel zur Kapazität 13 liegen kann. Es ist erwünscht, daß auch bei der höchsten
anzuwendenden Hetriebsspannung der Steuerimpulsquellc
11 die Raumladungszonen der beiden pn-Übergänge 4 und 5 getrennt bleiben. Andererseits soll der
kürzeste Abstand der beiden pn-Übergänge 4 und 5 nicht größer sein, als zur Erreichung dieses Zieles
gerade erforderlich ist.
Werden an die Zone 2 Spannungsimpulsc in
Sperrichtung des pn-Überganges 4 angelegt, so kann
dann bei genügend geringem Absland zur Zone } in dem
dieser angeschlossenen gesteuerten Stromkreis ein Strom auftreten, der proportional zur Frequenz und
unabhängig von der Breite der steuernden Impulse ist. Dieser Strom ist darauf zurückzuführen, daß sich in der
Zone 6 durch die Verdrängung beweglicher Ladungen aus der a'menden RaiimladungszcTie ein Potential
aufbaut, das die durch den benachbarten pn-übergang 5 gegebene Diode in Fliißrichtung poll und einen
Stromfluß über den pn-übergang 5 hervorruft. Die Menge der verdrängten Ladungsträger und damit die
sich bildende inlerne Spannung am pn-Übergang 5 isl unabhängig von der Brei'.e der am pn I Ibcrgang 4
angelegten Sperrimpulse. Beim Abbau der Rauinladungszone
des pn-Überganges 4 kann infolge der Diodenwirkung de1. pn-Überganges 5 kein Rückstrom
einsetzen. D.is Potential in der Zone 6 und damit die
Menge der in die Zone J einfließenden elektrischen Ladungen ist von der Dotierung der Zone 6, den
Abmessungen der Zone 2. dein Absland /wischen den
Zonen 2 und 1 sowie vom Bahiiwidersiand der Ladungen auf ihrem Wog durch die /ulic1 h /Il tier
Elektrode 10 abhängig. Durch einen in der Zuleitung der Elektrode 10 vorgesehenen Widerstand 15 kann der
Effekt gesteigert werden, da sich dann die Raumladungen und damit die elektrischen Spannungen am
pn-Übcrgang 5 im'olgc einsprechend langsameren
Abwaiulerns der l.adui.gMragcr langer hallen.
In Ii^. 2 und 1 isl der erfindungsgemäße Aulbaii
eines Spen herelemcnles mit .ms Dioden bestehenden
llalblcitcranordnungcn M, 24 dargestellt. Dabei stellt
I"ig. 2 das .Schaltschema des Speicherelements und
F i g. J die Realisierung in monolithischer Silizium Gate-MOS-Technik
dar. Der Flüchenbedarf des integrierten Elementes entspricht dem eines entsprechenden konventionellen
dynamischen Speicherelements.
Das einzelne Speicherelement an sich ist eine Flip-Flop-Schaltung mit MOS-Feldeffekttransistoren,
die mit zwei der erfindungsgemäßen Halbleiteranordnungen 23 und 24 als Ladeelemente gekoppelt ist, die in
F i g. 2 durch je zwei kombinierte Diodensymbole dargestelh sind. Die Steuerimpulsquelle 11 arbeitet über
eine Leitung 16 entsprechend der in Fig. I gezeigten
Weise auf jeweils die eine der beiden Dioden, d. h. den pn-Übergang 4 jeder der beiden Anordnungen 23 und
24. Die Lastimpedanz der beiden Anordnungen 23 und 24 wird durch eine beiden Anordnungen gemeinsame
Flip-Flop-Schaltung gegeben, die in der aus Fig. 2 ersichtlichen Weise aus — mittels Leitungen 27 und 28
— überkreuz gekoppelte MOS-Fel^-ifektlransistoren
17 und 18 aufgebaut ist. Die MOS-Felderiekttransistoren
19 und 20 dienen der /eilenweisen Auswahl der einzelnen — gewöhnlich in Vielzahl in einer monolithischen
llalbleiter-.Speichermatrix angeordneten — .Speicherelemente gemäß Fig. 2. Die Leitungen 21 und
22 dienen a) zur Spaltenauswahl, b) zum Einschreiben und Auslesen. Die hierfür erforderlichen Schaltmittel
entsprechen den sonst /um Betrieb von monolithischen Halbleiter-Speiehcrmairizen üblichen Schaltmaßnahnieri.
Die Leitung 25 steuert die Transistoren 19 und 20 an und bewirkt damit die Auswahl einer bestimmten
Matrix/eile. 26 bedeutet die Rückleitung, /. B. über Masse.
In Fig. 3 ist eine Realisierung des in Fig. 2 dargestellten Speichereleiiienies in integrierter Schaltung
gezeigt, wobei die Steuerelektrodcn (Gate-Elektroden)
der MOS- Feldeffekttransistoren 25,27 und 28 in Form von l.eilbahnen aus elementarem polykristallinen
Silizium (Silikon-Gate-Teehnik) gegeben sind. Dabei ist die aus SiO_>
bestehende — insbesondere durch die Isolierschicht 7 gegebene — Isolation zwischen dem
I lalbleiterkörper I der Anordnung und dem polykristallinen
Siliziumfilm an Stellen, an denen der Siliziumfilm nur als Leitbahn wirken soll, elwa auf 1 μιη Stärke, an
Stellen, an denen der Siliziunifilm als Steuerelektrode eines MOS-Transistors wirken, also eine kapazitive
Stcuerwirkung auf den 1 lalbleitcr ausüben soll, etwa auf
0,1 μιη Stärke eingestellt. Durch verschiedene Art der
Schraffur ist der halbleilertechnischc Aufbau angedeutet. Die Felder 2S mit Horizontalschraffur sind
Offnungen durch die die Halbleiteroberfläche bedekkende
SiOj-Sehicht, durch welche eine auf der
SiOr^chicht aufgebrachte, insbesondere aus Aluminium
bestehende Lcilbahn den Halbleiterkörper 1 an durch Diffusion umdolierien Zonen kontaktiert. Die xreuzweise
schraffierten Gebiete 30 sind Kontaktstellen /wischen einer aus Polykristallinem Silizium bestehenden
Leitbahn und einem Diffinionsgebiet der Halbleiteroberfläche. Im übrigen sind die Bezugszeichen von
F i g. I und 2 auf iliu F i g. J übertragen.
Die zwei Dioden enthaltende Halbleiteranordnung für ein Spei. hcrelement läßt sich sinngemäß auch bei
anderen Speicherelementen, als sie in F i g. 2 dargestellt siiul.einsel/en. Dies '»ill auch für Anordnungen,die nicht
nach dem I lip I lop -Prinzip arbeiten. Die Anwendung
einer Anordnung gemäß der Erfindung ist immer vorteilhaft, wenn bei einem Speicherelement während
des Betriebs auftretende Fntladungsvcrhistc auszugleichen
sind.
11leizu .i IiI.iit /eicliiiiiMucn
Claims (2)
1. Monolithisches Halbleiterspeicherelement mit Speicherzellen mit Feldeffekttransistoren, von denen
zwei überkreuz nach Art einer bistabilen Kippstufe gekoppelt sind und jeweils mit einer als
Lastelement dienenden Halbleiteranordnung verbunden sind, und bei dem der jeweils andere
Anschluß dieser Halbleiteranordnungcn zur Kompensierung von Leckströmen mit einer Steuerimpulsquelle
verbunden ist, dadurch gekennzeichnet,
daß diese Halbleitcranordnungen (23, 24) (Fig. 2) jeweils zwei Dioden enthalten, wobei
diese Dioden aus jeweils einer mit einem sperrfreien Kontakt (8, 9) (Fig. 1) versehenen Zone (2, 3)
(Fig. I) eines ersten Leitungstyps und einer gemeinsamer, zweiten Zone (6) (Fig. I) bestehen,
die vom zweiten Lcitungstyp ist und mit einer
weiteren Elektrode (10) (F i g. I) versehen ist, daß bei den Halbleitcranordnungen (23, 24) (F i g. 2) jeweils
an die Kontakte (8,1O)(Fi g. 1) von einer der Dioden
die Steuerimpulsquelle (ti) so gelegt ist, daß die Steuerimpulse diese, einen pn-Übergang (4)(Fig. 1)
aufweisende Diode sperren, und daß bei den Dioden einer Halbleiteranordnung der Absland der beiden
Zonen (2, 3) (Fig. 1) des ersten Leitungstyps einerseits so groß ist, daß die Raumladungen der sie
begrenzende: pn-Übcrgänge (4, 5) (Fig. 1) voneinander
getrennt sind, während er andererseits so klein ist, daß Änderungen der Sleucrimpulsquelle
Änderungen des durch die Arbeiisimpedanz. (13, 14) (Fig. I) der Halbleiteranordnung (23, 24)(Fig. 2)
fließenden Stromes bewirken, wobei diese Arbcitsimpedanz durch die krcu/gekoppelte. bistabile
Kippstufe gebildet wird.
2. Monolithisches Halbleiterspeicherelement nach Anspruch I, dadurch gekennzeichnet, daß die an der
Zone (6) des /weilen l.ciuingsiyps angebrachte
F.lcktrode (10) mit einem Vorschalt widerstand (15) verbunden ist, und daß dieser Vorschaltwiderstand
sowohl in dem Stromkreis der Steuerspannungsquellc (I I) als auch in dem die Arbcilsimpcdanz (13,
14)enthaltenden l.adckrcis(I.astsirtnnkrcis)liegt.
J. Monolithisches Halbleiterspeicherelement nach einem der Ansprüche I oder 2, dadurch gekennzeichnet,
dal.) es mit mehreren gleichartigen und gleich dimensionierten I lalbleilerspcicherclcmenlcn
zu einer monolithischen Speichermatrix vereinigt ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742405210 DE2405210C3 (de) | 1974-02-04 | 1974-02-04 | Monolithisches Halbleiterspeicherelement mit Speicherzellen aus Feldeffekttransistoren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742405210 DE2405210C3 (de) | 1974-02-04 | 1974-02-04 | Monolithisches Halbleiterspeicherelement mit Speicherzellen aus Feldeffekttransistoren |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2405210A1 DE2405210A1 (de) | 1975-08-07 |
DE2405210B2 DE2405210B2 (de) | 1979-08-09 |
DE2405210C3 true DE2405210C3 (de) | 1980-04-17 |
Family
ID=5906549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742405210 Expired DE2405210C3 (de) | 1974-02-04 | 1974-02-04 | Monolithisches Halbleiterspeicherelement mit Speicherzellen aus Feldeffekttransistoren |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2405210C3 (de) |
-
1974
- 1974-02-04 DE DE19742405210 patent/DE2405210C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2405210A1 (de) | 1975-08-07 |
DE2405210B2 (de) | 1979-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0818889A2 (de) | Gatespannungsbegrenzung für eine Schaltungsanordnung | |
DE1774708A1 (de) | Digitalspeichervorrichtung | |
DE1942559A1 (de) | Dioden-gekoppelter Halbleiterspeicher | |
DE2655999A1 (de) | Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten | |
DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
DE10308323B4 (de) | Halbleiterchipanordnung mit ROM | |
DE2142721A1 (de) | Integrierte bistabile Speicherzelle | |
DE2146905A1 (de) | Datenspeicher, insbesondere monoh thisch integrierter Halbleiter Daten speicher | |
DE1574651C3 (de) | Monolithisch integrierte Flip-Flop-Speicherzelle | |
DE2405210C3 (de) | Monolithisches Halbleiterspeicherelement mit Speicherzellen aus Feldeffekttransistoren | |
DE2539967C2 (de) | Logikgrundschaltung | |
DE2360887C3 (de) | Komplementär-Speicherelement und Verfahren zum Betrieb desselben | |
DE2348984A1 (de) | Anordnung mit feldeffekttransistoren | |
DE2152109B2 (de) | Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz | |
DE1803175A1 (de) | Flip-Flop | |
DE2539205A1 (de) | Regenerierverstaerker fuer ladungsverschiebeanordnungen | |
DE2430947C2 (de) | Halbleiterspeichereinheit | |
US3767945A (en) | Circuit and construction of semiconductor storage elements | |
DE1817498C3 (de) | Monolithisch integrierte Speicherzelle | |
DE2418750C3 (de) | MI112 S-Speichertransistor | |
DE2038632A1 (de) | Dynamische,mit Taktimpulsen betriebene logische Verknuepfung | |
DE102021202174A1 (de) | Leistungsmodul, insbesondere für einen Wechselrichter für Elektromaschinen | |
DE2855692A1 (de) | Halbleiter-schalter | |
DE2322198A1 (de) | Monolithische speicherzelle und verfahren zur herstellung | |
DE1912176A1 (de) | Monolithische Speicherzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |