DE2348002C3 - Modular aufgebaute Datenverarbeitungsanlage mit einer Anzahl von gleichartigen Prozessoren für die DateneinVausgabe - Google Patents
Modular aufgebaute Datenverarbeitungsanlage mit einer Anzahl von gleichartigen Prozessoren für die DateneinVausgabeInfo
- Publication number
- DE2348002C3 DE2348002C3 DE19732348002 DE2348002A DE2348002C3 DE 2348002 C3 DE2348002 C3 DE 2348002C3 DE 19732348002 DE19732348002 DE 19732348002 DE 2348002 A DE2348002 A DE 2348002A DE 2348002 C3 DE2348002 C3 DE 2348002C3
- Authority
- DE
- Germany
- Prior art keywords
- processor
- data
- input
- output
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0669—Configuration or reconfiguration with decentralised address assignment
- G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
Description
Die Erfindung bezieht sich auf eine Datenverarbeitungsanlage, deren Zentraleinheit neben einem Zentralprozessor und einem Arbeitsspeicher für den Datenverkehr mit peripheren Geräten mindestens noch ein
autonomes Ein-/Ausgabewerk enthält, in welchem in
verschiedenen Ausbaustufen eine wachsende Anzahl
von gleichartig aufgebauten und mit der Zentraleinheit
Daten austauschenden Prozessoren anzuschließen ist, die mit ihren Daten- oder Steuersignalwegen über
normierte Schnittstellen aneinandergekettet sind und
eine aus logischen Netzwerken in Form einer Weiche
aufgebaute Koordinierungsschaltung enthalten, mit der ein für den Datenverkehr ausgewählter Prozessor der
Kette, gesteuert durch Anforderungs- bzw. Quittungs-
signale, auf die Paten wege durchschaltbar ist,
Datenverarbeitungsanlagen werden beute vielfach so geplant, daß sie entsprechend den Erfordernissen des
jeweiligen Einsatzes freizügig aus einzelnen Bausteinen zusammenzusetzen sind Dabei sollen auch nachträgliche
Erweiterungen oder der Austausch von einzelnen Bausteinen in der Art möglich sein, daß der Benutzer die
Bausteine, seine bisherige Betriebsorganisation, seine Programme und seine Daten beibehalten kann. Damit
die einzelnen Bausteine einer Datenverarbeitungsanlage zusammenarbeiten können, müssen sie sich gegenseitig Nachrichten mitteilen. Bei diesen Nachrichten kann
es sick um Steuerinformationen einerseits oder um durch die Datenverarbeitungsanlage zu verarbeitende
bzw. bereits verarbeitete Daten handeln. Der Austausch von Nachrichten zwischen den Bausteinen erfordert
Vereinbarungen über die Organisation des Verkehrs und über die technischen Übertragungseinrichtungen.
Die Gesamtheit dieser Vereinbarungen und der zugehörigen technischen Einrichtungen bildet die
sogenannte Schnittstelle zwischen zwei Bausteinen. Daraus ergibt sich nun, daß die Konfiguration der
Bausteine und die Art der Schnittstellen zwirnen den
Bausteinen die Voraussetzungen für die Möglichkeiten bilden, eine Datenverarbeitungsanlage zu erweitern
bzw. zu ergänzen.
In Datenverarbeitungsanlagen, bei denen an eine Zentraleinheit eine Vielzahl von peripheren Geräten
angeschlossen ist oder — etwas anders betrachtet — bei Datenverarbeitungsanlagen mit einem großen Anteil an
Eingabe/Ausgabeoperationen spielt die Organisation dieses Nachrichtenverkehrs eine ausschlaggebende
Rolle. Eine prinzipielle Untersuchung über die dafür gegebenen Möglichkeiten ist in »Elektronische Rechenanlagen«, Bd. 11 (1969), Heft 3, S. 151 bis 161, mit dem
Aufsatz »Organisation des Nachrichtenverkehrs zwischen Zentraleinheiten und peripheren Einheiten in
Datenverarbeitungssystemen« veröffentlicht
In diesem Aufsatz ist zunächst die heute übliche Bausteinstruktur von datenverarbeitenden Systemen
beschriebea Dabei umfaßt eine Zentraleinheit einen Arbeitsspeicher, mindestens einen Zentralprozessor
und im allgemeinen mehrere Ein-/Ausgabekanäle, die die Steuerung des Ein-/Ausgabe-Verkehrs der Zentraleinheit mit peripheren Geräten nach Anstoß durch
einen Zentralprozessor übernehmen, so daß letztere simultan zu dem Datentransfer mit ekler Programmverarbeilnng fortfahren kann. An diese Ein-/Ausgabekanäle sind periphere Steuerungen angeschlossen, denen
wiederum eine Mehrzahl von peripheren Geräten zugeordnet ist Die peripheren Steuerungen entlasten
ihrerseits den angeschlossenen Ein-/Ausgabekanal in seinen Steueraufgaben und übernehmen gemeinsam für
die zugeordneten peripheren Geräten deren periphere Steuerfunktionen.
Ein praktisches Beispiel für die Organisation eines
derartigen Ein/Ausgabe- Verkehrs ist z. B. in der US-PS
37 15 725 näher beschrieben. In diesem bekannten datenverarbeitenden System sind, um den Aufwand für
die Steuerung des Ein-/Ausgabe-Verkehrs zu reduzieren, die einzelnen peripheren Geräte gruppenweise
zusammengefaßt und an eine periphere Steuerung angeschlossen. Diese übernimmt Teilaufgaben der
Steuerung des Ein-/Ausgabe-Verkehrs für diese Gruppe von peripheren Geräten und entlastet so den zentralen
Rechner. Eine Mehrzahl solcher peripherer Steuerungen ist parallel mil einem Ein-/Ausgabe-Bus verbunden.
Durch eine erste Adrttje wird eine der peripheren
Steuerungen ausgewählt, wenn der zentrale Rechner mit einem angeschlossenen peripheren Gerät, das mit
einer zweiten Adresse definiert wird, in Verbindung treten will, Die ausgewählte periphere Steuerung
übernimmt dann selbständig den weiteren Verbindungsaufbau zwischen ihr und dem angeforderten peripheren
Gerät.
In dem erwähnten Aufsatz werden weiterhin auch Multiprozessorsysteme in ihrer prinzipiellen Struktur
vorgestellt. Bei diesen Systemen setzt sich die Zentraleinheit dann aus mehreren Arbeitsspeichern,
Zentralprozessoren und Ein-/Ausgabe-Prozessoren, die wiederum mehrere Ein-/Ausgabekanäle enthalten können, zusammen. Ein praktisches Beispiel für ein
derartiges Multiprozessor-System ist z. B. in der DE-OS
20 27 181 im einzelnen beschrieben. Es weist eine Mehrzahl gleichartig und untereinander in der Funktion
austauschbarer Prozessoren auf, von denen einer die Funktion eines Steuerrechners wahrnimmt, während die
übrigen als gleichberechtigte Arbeitsprozessoren zu betrachten sind. Vom Steuerrechner werden auf letztere
die in einer Warteschlange anstehenden Verarbeitungsprozesse bzw. -programme verteilt und der jeweilige
Verarbeitungsstatus eines Prozessors überwacht In
dem Verarbeitungsmodus arbeitet jeder Arbeitsprozessor mit einem hierfür zugeteilten sekundären Speicher
und einem bestimmten peripheren Gerät zusammen. Dabei wird der Verbindungsaufbau, ausgelöst durch den
Steuerrechner, durch eine eigene Rechnerverbindungs
einheit wahrgenommen.
Derartige Multiprozessor-Systeme können auch zu
Mehrrechner-Systemen ausgebaut werden, wie z. B. aus der US-PS 37 53 234 hervorgeht. Dort ist ein Mehrrechner-System beschrieben, das eine Mehrzahl von parallel
und in weitem Maße voneinander unabhängig arbeitende Recheneinheiten aufweist, die alle untereinander
einzeln oder gruppenweise geordnet Daten austauschen können. Dazu ist ein Verbindungsnetzwerk vorgesehen,
das als Bus-System aufgebaut ist An dieses Bus-System
sind die Recheneinheiten, aber auch periphere Einheiten
derart parallel angeschlossen, daß eine Recheneinheit mit einer anderen oder auch mit mehreren anderen
gleichzeitig in Verbindung treten kann, ohne daß Daten in einem Zentralspeicher zwischengespeichert werden
müssen. Die Schalteinrichtungen des Bus-Systems werden durch eine Datenaustausch-Steuereinheit kontrolliert, die die Verbindungsanforderungen der Recheneinheiten nach verschiedenen Dringlichkeitsstufen
und innerhalb einer Dringlichkeitsstufe nach der
höchstwertigen Adresse der anfordernden Recheneinheiten priorisiert In der so festgelegten Reihenfolge
wird eine anfordernde Recheneinheit bedient, die dann eine Adresse für die angeforderte Recheneinheit
generiert.
In diesem Zusammenhang ist auch auf eine Einrichtung zur Datenübertragung hinzuweisen, die in der
US-PS 36 48 256 beschrieben ist und es einem Rechner ermöglicht, mit einem ausgewählten aus einer Mehrzahl
anderer Rechner jeweils eine eigene Datenübertra-
eo gungs-Strecke in beiden Richtungen zu verkehren.
Diese Übertragungsstrecke ist vorzugsweise als Koaxialkabel ausgebildet und erlaubt, neben den Datenauch Steuerinformalionen zu übertragen. Die Übertragungsstrecke ist dazu mit Endeinrichtungen bestückt,
b5 die in der Lage sind, auf der jeweiligen Empfangsseite
eine Fehlerkontrolli. durchzuführen und erst bei einem
fehlerfreien Empfang den angeforderten Rechner unterbrechen. Im Fehlerfall wird der sendende Rechner
zur Wiederholung aufgefordert, der nach einer Anzahl von erfolglosen Versuchen eine Fehleroutine für die
Übertragungsstrecke auslöst.
Für diese und ähnliche Strukturen von datenverarbeitenden Systemen ist in Kapitel 5 des obenerwähnten
Aufsatz eine Reihe von Möglichkeiten für den Nachrichtenverkehr zwischen mehreren Bausteinen
aufgezeigt, wenn ein Baustein gegenüber allen anderen ausgezeichnet ist. Hier wird auch aufgezeigt, welche
Vor- bzw. Nachteile die einzelnen Organisationsformen mit individuellen oder kollektiven Nachrichtenwegen
sowie Mischformen besitzen. Bei einem individuellen Nachrichtenweg sind Sender und Empfänger eindeutig
durch den Weg identifizierbar bzw. adressierbar. Bei kollektiven Nachrichtenwegen können an einem Weg
ein Sender und mehrere Empfänger oder aber mehrere Sender und nur ein Empfänger angeschlossen sein.
Dabei ist im einen Fall der Empfänger, im anderen der Sender nicht mehr durch den Weg allein eindeutig
bestimmbar.
Ein praktisches Beispiel für eine Organisationsform mit rein kollektiven Nachrichtenwegen ist in der US-PS
37 55 786 beschrieben. Dort ist eine Einrichtung zum Übertragen von Daten zwischen einer zentralen Einheit
und einer Mehrzahl von peripheren Geräten in beiden Richtungen beschrieben. Die Besonderheit dieser
Einrichtung zur Datenübertragung besteht darin, daß jeweils einem der peripheren Geräte zugeordnete
Steuereinheiten seriell aneinander gekettet sind und diese Kette von Steuereinrichtungen mit der zentralen
Einheit in der Form einer geschlossenen Schleife verbunden ist. Die peripheren Einheiten können mit der
zentralen Einheit nur während Zeitabschnitten in Verbindung tieten, deren Dauer genau festgelegt ist.
Dazu sendet die zentrale Einheit ein Steuersignal mit einer Adreßinformation, die einen Zeitabschnitt einer
bestimmten peripheren Einheit zuordnet. Wenn diese so adressierte periphere Einheit zu diesem Zeitpunkt in die
zentrale Einheit keine Daten zu übertragen hat, so setzt die zugeordnete Steuereinheit in der Steuerinformation
einen Index, so daß dieser Zeitabschnitt von der
— . I. , ;_ J „ _ t«' _*» _ Uf _1~ —J~« ηη«ΐηΙ>ηΒΛη
Einheit belegt werden kann, die an die zentrale Einheit Daten zu übertragen hat.
Ein weiteres Beispiel für eine Organisation des Nachrichtenverkehrs mit kollektiven Nachrichtenwegen
zwischen einer Zentraleinheit und peripheren Geräten ist in der CH-PS 4 32 063 beschrieben. Die
daraus bekannte Einrichtung umfaßt eine zentrale Datenverarbeitungseinheit mit einem Hauptspeicher,
einem Mikroprogramm-Festwertspeicher, einer Recheneinheit und mehreren Daten- und Adreßregistern,
von denen ein Teil als Dateneingangs- und Datenausgangsregister für die Übertragungsleitungen zu Ein-/
Ausgabeeinheiten dient Der Mikroprogramm-Festwertspeicher enthält Routinen für die Übertragung von
Nachrichten und steht über diesen Routinen zugeordnete Ausgänge mit einer Anordnung von Übertragungsregistern
in Verbindung. Diese dienen zum Steuern der Verbindungswege zwischen dem Hauptspeicher, den
Daten- und Adreßregistern und dem Rechenwerk sowie der Datenübertragungswege zu den Ein-/Ausgabeeinheiten.
Über Steuersignalleitungen, die mit allen Ein-/Ausgabeeinheiten verbunden sind, lassen sich die
Art der Daten auf den Datenübertragungswegen und auf diese Daten bezogene Steuerzustände in den
Speicherplätzen der Übertragungsregister markieren.
Hier liegt daher ein System mit kollektiven Nachrichtenwegen in bezug auf die Steuerinformationen
vor. Zum Adressieren von Ein-/Ausgabeeinheiten wird diesen je ein Steuerwort in einem Speicher der
zentralen Verarbeitungseinheit zugeordnet, welches auf die jeweilige Ein-/Ausgabeeinheit bezogene Zustandsdaten
der Übertragungseinrichtungen, Steuerdaten der jeweiligen Übertragungsoperation und Adreßdaten für
die Speicherung der zu übertragenden Informationen oder Teilinformationen enthält Das Steuerwort wird
ίο bei jeder Übertragung von Informationen zur Auswertung
und Aufdaticrung aufgerufen. In der hier
beschriebenen Datenverarbeitungsanlage wird also die Datenübertragung im wesentlichen durch die Anordnung
von Übertragungsregistern gesteuert, die man als eine spezielle Ausgestaltung eines Ein-/Ausgabe-Kanals
ansehen kann, der oben erwähnt wurde.
Aus dem erläuterten Organisationsschema der bekannten Datenverarbeitungsanlage ergibt sich, daß
mit diesem Kanal zu einem Zeitpunkt nur eine einzige Ein-/Ausgabeeinheit verbunden sein kann, eine zeitliche
Überlappung von Eingabe- und Ausgabesignalen verschiedener Ein-/Ausgabeeinheiten ist also nicht
möglich, die Datentransferrate deshalb beschränkt. Dazu kommt weiterhin, daß der eigentliche Datenaustausch
erst beginnen kann, wenn über das Steuerwort die sendende bzw. empfangende Ein-/Ausgabeeinheit
markiert ist Dies verdeutlich wohl, daß die bekannte Datcnveurbeitungsanlage in bezug auf Ergänzungen
bzw. Erweiterungen durch weitere Ein-/Ausgabeeinhei-
jo ten, bedingt durch die Organisation des Nachrichtenverkehrs
wenig flexibel ist und darüber hinaus modernen Anforderungen in bezug auf hohe Datentransferraten
nicht mehr genügt
Die erläuterten Beispiele zeigen vielfältig mögliche
J5 Organisationsschemata für die Ausgestaltung von
Datenverarbeitungsanlagen mit kollektiven Nachrichtenwegen für den Ein-/Ausgabe-Verkehr. Ein wesentlicher
Nachteil aller dieser Einrichtungen, so vielfältig sie auch in der Ausgestaltung ihrer Struktur sein mögen, ist,
daß sie nicht flexibel genug in bezug auf Erweiter-jngsmöglichkeiten
eines datenverarbeitenden Systems sind.
verschiedenen dieser bekannten datenverarbeitenden Systeme vom Konzept her mehr oder minder gut
möglich, eine Konfiguration mit einer unterschiedlichen Anzahl von Funktionseinheiten zu wählen. Neu zu
installierende Anlagen können daher wohl zweckmäßig auf den Anwendungsfall in ihrer Konfiguration ausgewählt
werden. Bei wachsenden Aufgaben im Anwendungsbereich eines installierten datenverarbeitenden
Systems sind diese Anlagen jedoch nicht genügend flexibel. Dies wäre nur dann der Fall, wenn es ohne
besondere Umstellungen möglich wäre, an ein vorhandenes datenverarbeitendes System weitere Funktionseinheiten
anzuschalten und trotzdem die bereits vorhandenen Funktionseinheiten in der üblichen Weise
weiter zu benutzen.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Datenverarbeitungsanlage der eingangs genannten Art
bo zu schaffen, die auf Grund ihrer modularen Bauweise
vom schaltungstechnischen Aufbau und vom Betriebssystem her für einen stufenweisen Ausbau geeignet ist.
Dabei sollen Prozessoren mit gleichartigen Funktionen, z. B. Ein-/Ausgabeeinheiten im Interesse einer wirt-
hs schaftlichen Fertigung auch gleichartig und zugleich
derart ausgebildet sein, daß sie ohne weiteres auch an eine bereits installierte Anlage angeschaltet werden
können. Das bedeutet zugleich, daß mit einem
einheitlichen Betriebssystem im Rahmen von Erweiterungs- bzw. Ergänzungsmöglichkeiten vorgegebene, im
übrigen jedoch beliebige Anlagenkonfigurationen betrieben werden können.
Bei einer Datenverarbeitungsanlage der eingangs genannten Art wird diese Aufgabe erfindungsgemäß
dadurch gelöst, daß zum Bilden einer jeweils einen Prozessor kennzeichnenden Prozessornummer m— 1
mit einer zentralen Steuereinrichtung der Zentraleinheit verbundene erste Steuerleitungen vorgesehen sind, über
die in die Kette der Prozessoren zunächst jeweils negatives Potential eingespeist wird und welche
Steuerleitungen durch die Koordinierungsschaltungen der Prozessoren derart geführt sind, daß eine Steuerleitung
jeweils bei identischer Bezeichnung von Anschlußpunkten an den eingangs- bzw. ausgangsseitigen
Schnittstellen eingangsseitig mit dem /-ten und ausgangsseitig mit dem f/+l)-ten Anschlußpunkt verbunden
ist. eine erste Steuerleitung in der Koordinierungsschaltung endet und die ausgangsseitig herausgeführte
(m— l)-te Steuerleitung in der Koordinierungsschaltung an Massepotential gelegt ist, daß diese ersten so durch
die Koordinierungsschaltung geführten Steuerleitungen in dieser mit einer Codierschaltung zum binären
Verschlüsseln der Prozessornummer verbunden sind und daß zum Adressieren eines bestimmten Prozessors
weiterhin zwischen dieser Codierschaltung und einer Anzahl von zweiten Steuerleitungen, den Auswahlleitungen
für die Prozessorauswahl, eine Vergleichseinrichtung angeordnet ist, mit der die binär verschlüsselte
Proze^sornummer mit einer über die letzteren Steuerleitungen
übertragenen Auswahlnummer vergleichbar ist.
Damit kann der Datenaustausch einer Zentraleinheit einer datenverarbeitenden Anlage mit einer preisgünstigen
Grundausstattung durch Erweiterungsbausteine auch an Aufgaben mit erhöhten Anforderungen
bezüglich der Zahl von Anschlußmöglichkeiten und/ oder des Datentransfers angepaßt werden. Im Grundausbau
ist die Anlage durch die Erweiterungsmöglichkeit der Anlage jedoch nur wenig belastet. Ein
Koordinierungsteil bietet Anschlußmöglichkeiten bis zu
technisch unabhängig von dem jeweiligen Ausbaugrad der Anlage. Bescndes vorteilhaft ist es, daß er nicht in
einer einzigen Steuerung konzentriert, sondern auf alle Erweiterungsbausteine verteilt ist. Diese gleichartig
aufgebauten Erweiterungsbausteine sind nach Art einer Kette aneinandergeschaltet und können mehr oder
minder selbständige Prozessoren darstellen. Jeder Prozessor gibt die Signale einer Eingangsschnittstelle
an den oder die nachgeschalteten Partner weiter und koordiniert die eigenen Anforderungen mit denen der
nachgeschalteten Prozessoren. Im Grundausbau enthält die Datenverarbeitungsanlage stets nur den sonst an der
letzten Stelle der Kette angeschalteten Prozessor, dieser benötigt daher keinen Koordinierungsteil. Daraus
ist der beim Zusammenschalten mehrerer Prozessoren entstehende Aufwand für die Koordinierung jeweils
dem Ausbaugrad proportional, wobei die angeschlossenen Prozessoren voneinander entkoppelt sind, so daß
für jeden Prozessor eine garantierbare Reaktionszeit angegeben werden kann. Wesentlich trägt dazu die Art
bei, wie die Voraussetzungen für die Auswahl der Prozessoren geschaffen werden. Die erfindungsgemäße
Lösung hat den Vorteil daß sich beim Anschalten eines Prozessors automatisch jeweils abhängig von seiner
Lage in der Kette ohne schaltungstechnische Änderungen der übrigen Prozessoren die richtige Platznummer
für jeden Prozessor bilden läßt. Andere Weiterbildungen bezüglich der Ausbildung der Schnittstelle zwischen
den Prozessoren in der Kette bzw. zwischen der zentralen Steuereinrichtung und dem ersten Prozessor
der Kette ergeben sich aus den Unteransprüchen.
Zum besseren Verständnis der Erfindung wird im folgenden ein Ausführungsbeispiel anhand der Zeichnung
näher erläutert. Es zeigt
to F i g. 1 ein Blockschaltbild einer modular aufgebauten
Datenverarbeitungsanlage, deren Zentraleinheit unter anderem einen Eingabe-/Ausgabeprozessor enthält, in
dem mehrere Block-Multiplexoren als Ein-/Ausgabeeinheiten
mit selbständigen Funktionen in Kette geschaltet sind,
F i g. 2 in einem weiteren Blockschaltbild den Verlauf der Nachrichtenwege in einer solchen Kette von
aneinandergeschalteten Prozessoren,
Fig. 3 die wesentlichen Einzelheiten einer in Fig. 2
als Block dargestellten und jedem Prozessor zugeordneten Koordinierungsschaltung und
F i g. 4 ein weiteres Blockschaltbild von in einer Kette geschalteten Prozessoren, aus dem die Bildung der
Prozessornummer in der Kette erkennbar ist.
Das in F i g. 1 dargestellte Blockschaltbild zeigt im wesentlichen die Zentraleinheit einer modernen modular aufgebauten Datenverarbeitungsanlage, deren Aufbau- und Organisationsschema an sich bereits bekannt ist und hier nur nochmals im Prinzip erläutert weden soll, um den Zusammenhang der Erfindung mit anderen Teilen einer Datenverarbeitungsanlage herzustellen.
Das in F i g. 1 dargestellte Blockschaltbild zeigt im wesentlichen die Zentraleinheit einer modernen modular aufgebauten Datenverarbeitungsanlage, deren Aufbau- und Organisationsschema an sich bereits bekannt ist und hier nur nochmals im Prinzip erläutert weden soll, um den Zusammenhang der Erfindung mit anderen Teilen einer Datenverarbeitungsanlage herzustellen.
Die Zentraleinheit enthält mehrere selbständig arbeitende Prozessoren. Ein Zentralprozessor ZP
übernimmt die eigentliche Programmausführung durch Abarbeiten der einzelnen Befehle in Anwenderprogrammen
und im Betriebssystem. Ein Ein-/Ausgabeprozessor E4/>wickelt sämtliche Ein-/Ausgabeoperationen
ab. Von einem autonomen Wartungsfeld WF — an sich keine selbständige Verarbeitungseinheit in der Art der
beiden anderen Prozessoren — aus jedoch ist eine Anlagen- und Programmbedienung vorzunehmen. Darüber
hinaus ist es für Fehlerdiagnose und vorbeugende Wartung bestimmt.
Für den Datenverkehr der Prozessoren ZPbzw. EAP
und des Wartungsfeldes WFmit einem Arbeitsspeichersystem
ASP und der Prozessoren untereinander ist jeder der genannten Bausteine der Zentraleinheit über
durch Doppellinien und Pfeile angedeutete Busleitungen mit einem Koordinator verbunden, der hier in den
so Ein-/Ausgabeprozessor EAPaIs zentrale Steuereinrichtung CCU integriert ist. Die Busleitungen stellen
Lei'ungsbündel dar, die in sich gleichartig aufgebaut sind, d. h. dieselbe Datenbreite besitzen und damit auch
eine identische Datenrate erlauben. Ohne daß dies in F i g. 1 näher dargestellt ist, sind diese Busleitungen
jeweils paarweise vorgesehen und werden dann immer nur in einer Transferrichtung benutzt
Innerhalb des Ein-/Ausgabeprozessors EA P übernimmt
die zentrale Steuereinrichtung CCU die Organisation des Datenverkehrs, auch über den Ein-/Ausgabeprozessor
EA P, sie kann dazu einen eigenen Mikroprogrammspeicher besitzen und ist über Busleitungen ;-n
Ein-/Ausgabekanäle angeschlossen. Als Beispiele für solche Ein-/Ausgabekanäle sind in F i g.· 1 ein sogenannter
Byte-Multiplexor BY-MUX und drei Block-Multiplexoren BL-MUXi, BL-MUXl bzw. BL-MUXZ
dargestellt Der Byte-Multiplexor BY-MUX erlaubt über seine peripheren Anschlüsse, die sogenannten
Trunks 1.. .m, einen simultanen, byteweise organisierten
Datenaustausch. Die Blockmuitiplexoren BL-MUX1..
.3 haben jeweils nur zwei Trunks 0 bzw. 1, an die z. B. periphere Steuerungen PSTangeschlossen sind,
denen ihrerseits über eine Reihe von Anschlüssen 1.. .n
periphere Geräte PGEzugeordnet sind. Dabei übernehmen
die peripheren Steuerungen PST die Umsetzung der normierten, von der Zentraleinheit zugeführten
Steuersignale in. gerätespezifische Signale. Die Schnittstellen zwischen den einzelnen Bausteinen bis zur
Eingangsseite einer peripheren Steuerung P5Tsind also als Standardschnittstellen 55 ausgebildet, während die
Schnittstelle GS zwischen einer peripheren Steuerung PSTund einem peripheren Gerät PGEgerätespezifisch
aufgebaut ist.
Die Darstellung und die Bezeichnungsweise deutet an, daß die Blockmuitiplexoren BL-MVXX...3 gleichartige,
spezialisierte Ein-Ausgabeprozessoren sind. Sie übernehmen Teilaufgaben in der Organisation des
Datenverkehrs autonom und entlasten dann die zentrale Steuereinrichtung CCU. Sind in einer Datenverarbeitungsanlage
mehrere gleichartige und — abgesehen von einer Priorisierung — an sich gleichartige Prozessoren
angeordnet, die mit der Zentraleinheit Daten und Steuerinformationen austauschen müssen, dann ist es
notwendig, diesen Datenverkehr über die Prozessoren zu koordinieren. Man könnte diese Koordinierung des
Datenverkehrs der Blockmuitiplexoren BL- MUX1.. .3
in diesem Fall der zentralen Steuereinrichtung CCU übertragen, bei einer Datenverarbeitungsanlage, in der
es die Anzahl der angeschlossenen Prozessoren von ihrem Ausbaugrad abhängt, wäre dies jedoch unzweckmäßig.
Denn je nach Ausbaugrad müßte dann auch der Aufwand an der zentralen Steuereinrichtung erhöht
werden oder aber eine gemeinsame, sehr aufwendige Steuereinrichtung würde für alle Ausbaugrade verwendet
und in vielen Fällen dann nicht voll ausgenutzt.
Daß es dafür auch eine andere Lösung gibt, ist in Fig. 2 gezeigt. Dort ist in einem Blockschaltbild eine
Reihenschaltung von vier gleichartig aufgebauten Prozessoren Pi...P A mit gleichartigen Funktionen
dargestellt. Die Prozessoren Pi...P4 können z.B.
i · 1»: ι
ιιαιιψι\Λυΐ'
sprechen, sie sind hier nur etwas allgemeiner bezeichnet, da in einem Ein-/Ausgabesystem mehrere Gruppen von
unter sich gleichartigen Prozessoren als Ein-/Ausgabeeinheiten denkbar sind.
Die einzelnen Prozessoren Pi. ..PA sind untereinander
jeweils über eine Standardschnittstelle SS verbunden, über die die Datenwege für Ausgabedaten AD aus
der Zentraleinheit an periphere Geräte und für Eingabedaten ED in umgekehrter Richtung durchgeschleift
sind. Die Ausgabedaten AD stehen jedem der Prozessoren P1.. .PA jeweils über eine erste Schalteinrichtung
51 parallel zur Verfügung. Eine zweite Schalteinrichtung 52 schaltet den Datenweg für
Eingabedaten ED in jedem Prozessor entweder auf die geketteten Partner durch oder aber an Signalausgänge
des Prozessors an. Diese zweite Schaltstellung ist die Vorzugslage. Damit ist ein Prozessor mit einer
niedrigeren Ordnungsnummer z. B. P 2 zunächst gegenüber den nachgeschalteten Prozessoren z. B. PH
priorisiert.
Bis auf den letzten der aneinander geketteten Prozessoren enthält jeder Prozessor in der Kette eine
Koordinierungsschaltung CO, die für sich und die nachgeschalteten Partner jeweils die Datenorgar.Lsation
übernimmt Dies sollen von der Koordinierungsschaltung COR zu den Schalteinriehtungen 51 bzw. 52
geführte unterbiochene Linien andeuten. Über die Koordinierungsschaltungen COR sind jeweils Nachrichtenwege
für Steuersignale durchgeschleift, die in F i g. 2 mit den Bezugszeichen AS und QS als Anforderungssignale
bzw. Quittungssignale bezeichnet sind. Damit wird das Prinzip deutlich, daß jede Koordinierungsschaltung
COR auf Grund von in beiden Transferrichtungen übertragenen Steuerinformationen den Datenverkehr
des eigenen Prozessors mit dem der geketteten Partner koordiniert und damit die zentrale Steuereinrichtung
CCU im Ein-/Ausgabeprozeesor entlastet. In der
Grundausbaustufe ist eine derartige Datenkoordination nicht erforderlich, deshalb kann bei dem dafür
vorgesehenen Prozessor P4 eine Koordinierungsschallung
entfallen. Bei den einzelnen Ausbaustufen wird jeweils ein weiterer Prozessor an der Spitze der Kette,
d. h. also der zentralen Steuereinrichtung CCU benachbart, zugeschaltet.
Da das Prinzip derartiger Prozessoren eines Ein-/ Ausgabesystems, bei den »Kanälen« handelt es sich
auch um derartige spezialisierte Prozessoren, bereits bekannt ist, werden im folgenden anhand von F i g. J nur
Besonderheiten der Koordinierungsschaltung COR bezüglich der Standardschnittstelle SS der einzelnen
Prozessoren erläutert. Ganz allgemein ist hier die Reihenschaltung dreier Prozessoren Pn-I, Pn und
Pn+1 dargestellt, wobei der rechts angedeutete Prozessor Pn- 1 auch durch die zentrale Steuereinrichtung
CCfersetzt sein kann.
Als Busleitungen sind wieder die Datenwege für Ausgabedaten AD bzw. Eingabedaten ED dargestellt.
Wie im Prinzip bereits anhand von F i g. 2 erläutert, ist der Datenweg für Ausgabedaten AD durch den
3"i Prozessor Pn durchgeschleift, für den Prozessor selbst
bestimmte Ausgabedaten werden über die an diesen Datenweg angeschlossene erste Schalteinrichtung S 1
übernommen. In Fig. 3 ist dazu ein als Kreis dargestellter Anschluß a angedeutet. Dieser führt z. B.
zu einem Pufferspeicher oder zu Datenregistern des Prozessors, in dem die Ausgabedaten zunächst zwischengespeichert
werden. Zu einem geeigneten Zeit-μΐιΐιινί WClUCtI 3IC VUIt UOI I (IUCII CIIIC IIUCI HC OtCUClUlIg
des Prozessors abgerufen und in bekannter Weise über Ein-ZAusgabcleitungen an periphere Steuerungen bzw.
Geräte übertragen. In der ersten Schalteinrichtung 5 1 ist jeder der parallelen Leitungen des Datenweges für
Ausgabedaten AD ein UND-Glied UG zugeordnet, über dessen zweiten Eingang — wie noch zu erläutern
sein wird — das UND-Glied durchgeschaltet werden kann.
Dem in Gegenrichtung geschalteten Datenweg für Eingabedaten ED ist die zweite Schalteinrichtung 52
zugeordnet. Diese dient dazu, Eingabedaten ED niedriger priorisierter Prozessoren, z.B. Pn+1, durch
den Prozessor Pn durchzuschleifen, bzw. Eingabedaten ED des Prozessors Pn auf den Datenweg für
Eingabedaten durchzuschalten.
Wie in Fig.3 schematisch angedeutet, enthält die
ro zweite Schalteinrichtung 52 dazu für jede einzelne
Leitung des Datenweges für Eingabedaten ED ein Verknüpfungsglied OG2, bei dem zwei UND-Glieder
durch ein logisches ODER verknüpft sind. Ein Eingang der beiden UND-Glieder ist an eine Signalleitung des an
den benachbarten Prozessor Pn+X angeschlossenen
Datenweges für Eingabedaten ED bzw. an eine Signalleitung des aus dem Prozessor Pn kommenden
Datenweges für Eingabedaten angeschlossen. Dies ist in
F i g. 3 durch einen Leitungsanschluß b angedeutet, der
im Prozessor Pn analog dem LekungsanschluB a zu
einem Datenpuffer bzw. zu Datenregistern führt.
Mit dem anderen Eingang der beiden UND-Glieder des Verknüpfungsgliedes OG 2 ist jeweils eir.sr von
zwei zueinander inversen Ausgängen eines ODER-Gliedes OG 1 verbunden. Wie noch zu erläutern sein wird,
sind die beiden Eingänge dieses ODER-Gliedes OG1
derart beschaltet, daß der normale Ausgang immer dann
ein wirksames Steuersignal führen muß, wenn der Prozessor Pn bereit ist, Eingabedaten ED in den
Datenweg für Eingabedaten EDeinzuspeisen. In diesem
Fall trennt die Schalteinrichtung S2 niedriger priorisier-Ie
Prozessoren, z.B. Pn+1, von dem Datenweg für Eingabedaten .TD. ,5
Zur Übernahme von Ausgabedaten AD von der Zentraleinheit fordert die zentrale Steuereinrichtung
CCU eitien bestimmten Prozessor, z. B. Pn, über erste
Auswahlleitungen AWi an, die als kollektive Steuersignalwege
aurgebildet sind Diese Auswahlleitungen A W1 führer dann für den angeforderten Prozessor
spezifische Auswahlsignale. An die durchgeschleiften Auswahlleitungen AW\ ist in jedem Prozessor eine
Vergleichseinrichtung VE angeschlossen, die diese Auswahlsignale mit einer gerätespezifischen Prozessornummer
vergleicht.
Diese Prozessornummer wird mit Hilfe von weiteren Steuersignalleitungen PNR in jedem Prozessor allein
auf Grund einer entsprechenden Verdrahtung bzw. Leitungsführung erzeugt Besser noch als in Fig.3 ist
das in F i g. 4 zu erkennen. Dort sind vier in Kette geschaltete Prozessoren P1...P4 jeweils durch drei
Steuerleitungen PNR untereinander verbunden. Diese Steuerleitungen sind in den Prozessoren derart
verdrahtet, daß die Leitungsanschlüsse der Steuersignalleitungen
am Ausgang gegenüber den Anschlüssen am Eingang des Prozessors um einen Anschlußstift
jeweils in der gleichen Richtung seitenverschoben sind. Jeder durch diese Verdrahtung nicht mehr belegte
Anschlußstift für eine der Stellerleitungen PNR am Ausgang eines Prozessors wird automatisch auf Masse
gelegt. Jeweils eine der Steuersignalleitungen PNR in jedem prozessor Ri...t*i laut sich nach dieser Regel
nicht mehr durchschleifen. Wenn man nun noch festlegt, daß sämtliche Steuersignalleitungen PNR am Eingang
des ersten Prozessors P1 der Kette beim Zusammenschalten
der Kette negatives Signalpotential »L« erhalten, dann läßt sich in jedem Prozessor von den
Steuersignalleitungen PNR eine ganz bestimmte, in Fig.4 in Klammern angegebene Signalkombination
abgreifen. Diese Signalkombination ist spezifisch für die Ordnungsnummer des Prozessors in der Kette und
erjibt sich allgemein aus der Art der Verdrahtung der
Steuersignalleitungen PNR.
Nach F i g. 3 sind die eingangsseitigen Anschlüsse der weiteren Steuersignalleitungen PNR mit einer Codierschaltung
COD verbunden. Diese dient zum Umwandeln der auf den Steuersignalleitungen PNR geführten
Signalkombination in die Codierung der Auswahlsignale auf den Auswahlsignalleitungen A WX. Diese umcodierte
Signalkombination gibt die Prozessornummer wieder und wird der Vergleichseinrichtung VE zugeführt Beim
Übereinstimmen der Auswahlsignale mit der gerätespezifischen Prozessornummer gibt diese ein kennzeichnendes
Signal ab. ω
Dieses Ausgangssignal der Vergleichseinrichtimg VE dient nun dazu, die beiden Schalteinrichtungen Sl bzw.
S 2 entsprechend durchzuschalten. Bei einer Anforderung der zentralen Steuereinrichtung CCU an den
Prozessor Pn, Ausgabedaten AD zu übernehmen, werden mit diesem Signal die UND-Glieder der ersten
Schalteinrichtung 51 vorbereitet, so daß Ausgabedaten
ADm den zugeordneten Datenpuffer des Prozessors Pn übernommen werden können.
Bei einem Datentransfer in umgekehrter Richtung
kann die zentrale Steuereinrichtung CCU ebenfalls mit Auswahlsignalen über die Auswahlleitungen AWi eine
Anforderung abgeben. Um den Prozessor Pn für diesen Datentransfer aktivieren zu können, ist der Ausgang der
Vergleichseinrichtung VE mit einem der beiden Eingänge des ODER-Gliedes OCl der zweiten
Schalteinrichtung 52 verbunden. Über die beiden inversen Ausgänge dieses ODER-Gliedes werden die
beiden UND-Glieder des Verknüpfungsgliedes OG2 in
entsprechender Weise vorbereitet und damit der Datenweg für Eingabedaten ED von dem durchgeschleiften
Datenweg abgetrennt und an den dem Prozessor zugeordneten Datenweg angeschaltet. In
einem Datenregister des Prozessors Pn zwischengespeicherte Eingabedaten sind damit über den Anschluß b
übertragbar.
Einen Datentransfer für Eingabedaten ED kann aber auch ein Prozessor selbst anfordern. Dazu ist an den
zweiten Eingang des ODER-Gliedes OG 1 der zweiten Schalteinrichtung 52 eine Steuersignalieitung ETAn
angeschlossen. Sie führt bei Anforderungen des Prozessors an die zentrale Steuereinrichtung CCU auf
einen Transfer von Eingabedaten ED Signalpotential.
Im Prozessor wirkt sich dieses Signal ebenso aus, wie
eine über die Vergleichseinrichtung VE wirksam gewordene Anforderung der zentralen Steuereinrichtung
CCU an den Prozessor Pn.
Daneben muß eine derartige Anforderung des Prozessors auf einen Transfer von Eingabedaten auch
als Steuersignal bzw. als Steuersignalkombination der zentralen Steuereinrichtung CCU mitgeteilt werden.
Dafür ist in Fig. 3 schematisch eine weitere Steuersignalleitung
ETA angedeutet. Diese Steuersignalleitung ist über ein weiteres ODER-Glied OG 3 durch den
Prozessor Pn durchgeschleift, das nur mit einem negativen Potential auf der Steuersignalleitunp ETA
durchsteuerbar ist. Damit wird verhindert, duD ein
offener Signaleingang der zentralen Steuereinrichtung CCUe'me Prozesscranforderung vortäuscht.
An den zweiten Eingang des ODER-Gliedes OG3 ist
der Ausgang eines Invertergliedes IG angeschlossen, dessen Eingang mit der aus dem Prozessor kommenden
Steuersignalleitung ETAn für Anforderungen des Prozessors Pn auf einen Datentransfer für Eingabedaten
verbunden ist. Dieses Steuersignal für einen Eingabetransfer wird von einer nicht mehr dargestellten
internen Steuereinrichtung des Prozessors Pn erzeugt, die in üblicher Weise den Datenaustausch der an den
Prozessor angeschlossenen peripheren Einheiten mit der Zentraleinheit der Datenverarbeitungsanlage koordiniert.
In F i g. 3 ist lediglich ein Anschluß c angedeutet,
dem dieses Steuersignal intern zugeführt wird.
Die logischen Verhältnisse sind in Fig.3 eindeutig
festgelegt: Ein zweiter, nicht invertierter Ausgang des Invertergliedes IG ist mit dem zweiten Eingang des
ODER-Gliedes OG 1 verbunden. Der logische Signalzustand auf der Steuerleitung ETAn am Eingang des
Invertergliedes IG ist nur an dem an das ODER-Glied OG 3 angeschlossenen Ausgang des Invertergliedes IG
umgesetzt So können Anforderungen von Prozessoren auf einen Transfer von Eingabedaten ED an die zentrale
Steuereinrichtung CCU nur mit negativem Potential übertragen werden.
Die Steuersigns»!leHungen ETA für Anforderungen
von Prozessoren auf einen Transfer von Eingabedaten sind lediglich stellvertretend für eine Gruppe von
weiteren nicht mehr dargestellten Steuersignalleitungen erwähnt Alle Steuersignalleitungen dieser Gruppe
dienen dazu, Anforderungen der Prozessoren an die zentrale Steuereinrichtung CCU zu vermitteln und sind
in gleicher Weise geschaltet So können die Prozessoren to auch Anforderungen auf Fehlerroutinen, Datenkettungen, Unterbrechungen usw. zusammen mit der Prozessornummer und anderen Begleitern an die zentrale
Steuereinrichtung CCU richten. Aus der Art der Anforderung und der Prozessornummer ergeben sich
bestimmte Prioritäten für diese Anforderungen, nach denen die zentrale Steuereinrichtung CCU diese
Anforderungen abarbeitet bzw. quittiert
Ein Beispiel von Steuerleitungen, über die ein
derartiges Quittungssignal abgegeben wird, ist in Fi g. 3 ebenfalls dargestellt Ober ein weiteres ODER-Glied
OG 4 ist analog der Steuersignalleitung ETA lediglich in umgekehrter Richtung eine weitere Steuersignallekang
SPR durch den Prozessor Pn durchgeschleift Sie dient als Sperrleitung, durch die ein höher priorisierter
Prozessor über einen Signalanschluß t/des ODER-Gliedes OG 4 verhindern kann, daß die niedriger priorisier-"ten Prozessoren ein Quittungssignal erhalten. Ober
diesen Signalanschluß d kann jeder Prozessor für seine
nachgeschalteten Partner in der Kette ein Sperrsignal in die Sperrsignalleitung SPR einspeisen und damit
verhindern, daß diese eine Quittung erhalten.
Schließlich ist in F i g. 3 noch eine weitere Möglichkeit
dargestellt, wie die zentrale Steuereinrichtung CCU einen bestimmten Prozessor direkt anfordern kann.
Dazu sind weitere Auswahlleitungen A W2 durch den Prozessor Pn derart durchgeschleift, daß der Ausgang
einer bestimmten Auswahlleitung gegenüber dem Eingang in dieser Darstellung jeweils um einen
Anschlußstift tiefer liegt Die jeweils unterste Auswahlsignalleitung ohne Anschluß am Ausgang ist mit einem
internen Anschluß e des Prozessors Pn verbunden. Ein Auswahlsignal auf dieser Leitung kann deshalb nur in
einem bestimmten, dem intern angeschlossenen Prozessor Pn verarbeitet werden. Diese Auswahlmöglichkeit
für einen Prozessor in der Kette hat schaltungstechnisch dieselben Eigenschaften wie die bereits beschriebene
Auswahl Ober die ersten Auswahlleitungen A WX. Denn
die Verdrahtungsart der zweiten Auswahlleitungen entspricht in etwa der der Steuerleitungen PNR zur so
Bildung der Prozessornummer. Von der zentralen Steuereinrichtung CCU ausgesehen, ist dieses Auswahl·
prinzip unabhängig vom Ausbaugrad der Datenverarbeitungsanlage. Jedoch besteht im Hinblick auf die
Laufzeit und den Schaltungsaufwand zwischen beiden Auswahlmöglichkeiten ein Unterschied. Die zweite
direkte Auswahlmöglichkeit erfordert für jeden geketteten Prozessor eine bestimmte Auswahlleitung und
benötigt Mehraufwand in der zentralen Steuereinrichtung CCU, hat allerdings den Vorteil, daß Auswahlsignale einem Prozessor direkt ohne Laufzeitverluste
zugeführt werden können.
Es ist wohl deutlich geworden, daß die vorstehende Erläuterung von Ausführungsbeispielen in vereinfachter
Weise lediglich prinzipielle Abläufe aufzeigen konnte. Da davon ausgegangen werden darf, daß der Aufbau
und die Funktion von Ein-/Ausgabesteuerungen, wie Selektorkanälen oder Multiplexkanälen an sich bekanni
ist, wurde vorstehend nur auf besondere, im Zusammenhang mit der Kettenschaltung von Prozessoren eines
Ein-/Ausgabesystems wesentlichen Details der Koordinicrungsschaltung bzw. der Schnittstelle zwischen den
in Kette geschalteten Prozessoren eingegangen.
Dabei wurde gelegentlich, um das Prinzip deutlich
werden zu lassen, die Schaltungsanordnung z. B. in der
Anzahl der dargestellten Leitungszüge bewußt schematisiert, jedem Fachmann ist dabei klar, daß z. B. manche
der hier nur als einfache Leitungszüge dargestellten
Steuerleitungen in der Praxis nur durch Leitungsbündel zu realisieren sind, da die hier vereinfacht als bestimmte
Gruppen von Signalen erläuterten Steuersignale jeweils Kombinationen von Signalen darstellen, in denen
bestimmte Begleitsignale enthalten sind, die z. B. der Sicherung des Verfahrensablaufes dienen. Der Praxis
näher ist die Annahme, daß die Schnittstelle eine Daienbreite von weit über hundert Signalen besitzt und
auch besitzen muß, um modernen Anforderungen an die Datenrate im Verkehr einer Zentraleinheit mit peripheren Einheiten zu genügen. In der vorstehenden
Schilderung von Ausführungsbeispielen wurde auf eine derartig detaillierte Darstellung noch bewußt verzichtet, um dafür die prinzipiellen Eigenschaften beim
Betrieb von geketteten Prozessoren mit einem eigenen Koordinierungsteil klarer herauszustellen. Alle erläuterten Schaltungsdetails sollten immer wieder daraul
hinweisen, daß es mit einem derartigen Koordinierungsteil möglich ist, die Schnittstelle zwischen den
geketteten Prozessoren derart auszubilden, daß diese bei gleichartigem Aufbau als beliebige Glieder in einer
Kette von Prozessoren dienen und ohne interne Änderungen zusammengeschaltet werden können. Das
Betriebssystem der datenverarbeitenden Anlage behandelt die Kette von Prozessoren wie einen einzigen
Prozessor, es ist also von dem Ausbaugrad des Ein-/Ausgabesystems unabhängig.
Claims (6)
1. Datenverarbeitungsanlage, deren Zentraleinheit neben einem Zentralprozessor und einem
Arbeitsspeicher für den Datenverkehr mit perjpheren Geräten mindestens noch ein autonomes
Ein-/Ausgabewerk enthält, in welchem in verschiedenen Ausbaustufen eine wachsende Anzahl von
gleichartig aufgebauten und mit der Zentraleinheit Daten austauschenden Prozessoren anzuschließen
ist, die mit ihren Daten- und Steuersignalwegen über normierte Schnittstellen seriell aneinandergekettet
sind und eine aus logischen Netzwerken in Form einer Weiche aufgebaute Koordinierungsschaltung
enthalten, mit der ein für den Datenverkehr ausgewählter Prozessor der Kette, gesteuert durch
Anforderungs- bzw. Quittungssignale, auf die Datenwege durchschaltbar ist, dadurch gekennzeichnet, daß zum Bilden einer jeweils einen
Prozessor gäl-MUXm bzw. Pm) kennzeichnenden
Prozessornummer m— 1 mit einer zentralen Steuereinrichtung (CCU) der Zentraleinheit verbundene
erste Steuerleitungen (PNR) vorgesehen sind, über die in die Kette der Prozessoren zunächst jeweils
negatives Potential eingespeist wird und welche Steuerleitungen durch die Koprdinierungsschaltungen (COR) der Prozessoren derart geführt sind, daß
eine Steuerleitung jeweils bei identischer Bezeichnung von Anschlußpunkten an den eingangs- bzw.
ausgangsseitigen Schnittstellen (SS) eingangsseitig mit dem i-teij, und ausgangsseitig mit dem (i+1)-ten
Anschlußpunkt verbunden ist eine erste Steuerleitung in derXoordinierungsschaltung endet und die
ausgangsseitig herausgeführte /sr?-l)-te Steuerleitung in der Koordinierungsschaitung an Massepotential gelegt ist, daß diese ersten so durch die
Koordinierungsschaltung geführten Steuerleitungen in dieser mit einer Codierschaltung (COD) zum
binären Verschlüsseln der Prozessornummer verbunden sind und daß zum Adressieren eines
bestimmten Prozessors weiterhin zwischen dieser Codierschaltung und einer Anzahl von zweiten
Steuerleitungen, den Auswahlleitungen (AWX) für
die Prozessorauswahl, eine Vergleichseinrichtung (VE) angeordnet ist, mit der die binär verschlüsselte
Prozessornummer mit einer über die letzteren Steuerleitungen übertragenen Auswahlnummer vergleichbar ist
2. Datenverarbeitungsanlage nach Anspruch 1, gekennzeichnet durch eine Schalteinrichtung (S I),
die aus UND-Gliedern (UG 1) aufgebaut ist, deren eine Eingänge an den Ausgang der Vergleichseinrichtung (VE), deren zweite Eingänge jeweils mit
einer der parallelen Leitungen des Datenweges für Datenausgabe (AD) und deren Ausgänge mit einem
Zwischenspeicher für die Daten im Prozessor verbunden sind.
3. Datenverarbeitungsanlage nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß
zum Anschalten eines aufgerufenen Prozessors (Pn) an die Datenwege für Dateneingabe (ED) bzw. zum
Durchschalten dieser Datenwege eine weitere Schalteinrichtung (S2) vorgesehen ist, in der jeder
Leitung des Datenweges ein logisches Glied (OG 2) zugeordnet ist, das aus zwei durch eine logische
ODER-Verknüpfung zusammengefaßten UND-Gliedern aufgebaut ist, deren einer Eingang jeweils
mit einer Leitung des Datenweges bzw, mit einer an einen im Prozessor angeordneten Zwischenspeicher
für Eingabedaten angeschlossenen Leitung (b) und
deren anderer Eingang mit einem von zwei zueinander invertierten Ausgängen eines weiteren
ODER-Gliedes (OGi) verbunden ist, dessen Eingänge an den Ausgang der Vergleichseinrichtung
(VE) bzw. an eine Signalleitung für Anforderungen auf einen Eingabetransfer des Prozessors (ETAn)
angeschlossen sind.
4. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß zum direkten Anfordern eines Prozessors (Pn) durch eine zentrale
Steuereinrichtung (CCU) zweite Auswahlleitungen
(AW2) vorgesehen sind, die durch die anoinandergeketteten Prozessoren (Pn—1, Pn, Pn + \) derart
durchgeschaltet sind, daß ein Anschluß am Ausgang eines Prozessors gegenüber dem Anschluß am
Eingang jeweils um einen Anschlußstift seitenver
schoben ist, und in jedem Prozessor jeweils diejenige
Auswahlleitung die Signalleitung für Anforderungen des Prozessors durch die zentrale Steuereinrichtung
darstellt, die auf diese Weise nicht mehr an einen Ausgang anschaltbar ist
5. Datenverarbeitungsanlage nach einem der
Ansprüche 1 bis 4, dadurch gekennzeichnet, daß für
die Anforderungen von Prozessoren an die zentrale Steuereinrichtung (CCU)Steuerleitungen für Anforderungen (z. B. ETA) über ein weiteres ODER-Glied
(OG3) durch einen geketteten Prozessor (Pn)deran
durchgeschaltet sind, daß die logisch verknüpften Prozessoranforderungen nur mit negativem Potential übertragen werden, so daß ein offener Eingang
keine Anforderungen vortäuscht, wobei jeweils eine
^s Signalleitung für Anforderungen des Prozessors
(z. B. ETAn) an den zweiten Eingang des ODER-Gliedes angeschlossen ist
6. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 5, gekennzeichnet durch eine
weitere, als Sperrleitung (SPR) ausgebildete Steuerleitung, die von der zentralen Steuereinrichtung
(CCU) ausgehend, in Richtung auf den Prozessor (Pn+1) mit der niedrigsten Priorität in jedem
Prozessor (Pn) über ein weiteres ODER-Glied
(OG4) geführt ist, an dessen zweiten Eingang ein als
Sperrleitung eines jeweils höher priorisierten Prozessors (Pn) angeschlossen ist, über die dieser mit
negativem Potenttal verhindern kann, daß einer der niedriger priorisierten Prozessoren (Pn+1) auf eine
so Anforderung hin ein Quittungssignal von der zentralen Steuereinrichtung erhält.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732348002 DE2348002C3 (de) | 1973-09-24 | 1973-09-24 | Modular aufgebaute Datenverarbeitungsanlage mit einer Anzahl von gleichartigen Prozessoren für die DateneinVausgabe |
GB4020774A GB1483903A (en) | 1973-09-24 | 1974-09-16 | Data processing systems |
FR7431224A FR2245028B1 (de) | 1973-09-24 | 1974-09-16 | |
AT745274A AT348798B (de) | 1973-09-24 | 1974-09-16 | Datenverarbeitungsanlage mit einer anzahl von gleichartig aufgebauten prozessoren fuer die datenein-/ausgabe |
CH1262474A CH586935A5 (de) | 1973-09-24 | 1974-09-17 | |
NL7412316A NL7412316A (nl) | 1973-09-24 | 1974-09-17 | Modulair opgebouwde informatieverwerkingsin- richting met een aantal gelijksoortige ver- werkingseenheden voor de informatieinvoer/uit- |
IT2757274A IT1022201B (it) | 1973-09-24 | 1974-09-23 | Impianto elaboratore di dati a struttura modulare con un certo numero di elaboratori omogenei per l immissione e l emissione di dati |
BE148833A BE820273A (fr) | 1973-09-24 | 1974-09-24 | Installation pour le traitement de donnees |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732348002 DE2348002C3 (de) | 1973-09-24 | 1973-09-24 | Modular aufgebaute Datenverarbeitungsanlage mit einer Anzahl von gleichartigen Prozessoren für die DateneinVausgabe |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2348002A1 DE2348002A1 (de) | 1975-03-27 |
DE2348002B2 DE2348002B2 (de) | 1977-12-01 |
DE2348002C3 true DE2348002C3 (de) | 1979-12-20 |
Family
ID=5893489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732348002 Expired DE2348002C3 (de) | 1973-09-24 | 1973-09-24 | Modular aufgebaute Datenverarbeitungsanlage mit einer Anzahl von gleichartigen Prozessoren für die DateneinVausgabe |
Country Status (8)
Country | Link |
---|---|
AT (1) | AT348798B (de) |
BE (1) | BE820273A (de) |
CH (1) | CH586935A5 (de) |
DE (1) | DE2348002C3 (de) |
FR (1) | FR2245028B1 (de) |
GB (1) | GB1483903A (de) |
IT (1) | IT1022201B (de) |
NL (1) | NL7412316A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3151120A1 (de) * | 1981-12-23 | 1983-07-07 | Siemens AG, 1000 Berlin und 8000 München | Datenverarbeitungsanlage mit arbeitsspeicher und mehreren in serie geschalteten prozessoren |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2520896B1 (fr) * | 1982-02-01 | 1987-06-05 | Merlin Gerin | Dispositif d'adressage des cartes d'un automate programmable pour la securite des echanges sur le bus |
US4626846A (en) * | 1984-05-22 | 1986-12-02 | Northern Telecom Limited | Bus arrangement for addressing equipment units and a method therefor |
US5148389A (en) * | 1988-04-05 | 1992-09-15 | Convergent Technologies, Inc. | Modular expansion bus configuration |
FR2641629B1 (fr) * | 1989-01-11 | 1994-09-02 | Merlin Gerin | Procede d'adressage automatique de blocs modulaires standards et ensemble pour la mise en oeuvre de ce procede |
US7349448B2 (en) * | 2003-08-01 | 2008-03-25 | Hewlett-Packard Development Company, L.P. | Distributed multiplexing circuit with built-in repeater |
-
1973
- 1973-09-24 DE DE19732348002 patent/DE2348002C3/de not_active Expired
-
1974
- 1974-09-16 FR FR7431224A patent/FR2245028B1/fr not_active Expired
- 1974-09-16 AT AT745274A patent/AT348798B/de not_active IP Right Cessation
- 1974-09-16 GB GB4020774A patent/GB1483903A/en not_active Expired
- 1974-09-17 CH CH1262474A patent/CH586935A5/xx not_active IP Right Cessation
- 1974-09-17 NL NL7412316A patent/NL7412316A/xx not_active Application Discontinuation
- 1974-09-23 IT IT2757274A patent/IT1022201B/it active
- 1974-09-24 BE BE148833A patent/BE820273A/xx unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3151120A1 (de) * | 1981-12-23 | 1983-07-07 | Siemens AG, 1000 Berlin und 8000 München | Datenverarbeitungsanlage mit arbeitsspeicher und mehreren in serie geschalteten prozessoren |
Also Published As
Publication number | Publication date |
---|---|
AT348798B (de) | 1979-03-12 |
DE2348002A1 (de) | 1975-03-27 |
FR2245028B1 (de) | 1979-06-01 |
DE2348002B2 (de) | 1977-12-01 |
ATA745274A (de) | 1978-07-15 |
IT1022201B (it) | 1978-03-20 |
NL7412316A (nl) | 1975-03-26 |
CH586935A5 (de) | 1977-04-15 |
BE820273A (fr) | 1975-03-24 |
FR2245028A1 (de) | 1975-04-18 |
GB1483903A (en) | 1977-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3004827C2 (de) | Datenverarbeitungsanlage | |
DE2362010C2 (de) | Verfahren zur Fehlerüberwachung und Fehleralarmauslösung in einem Mikrowellen-Übertragungsnetz sowie Anordnung zur Durchführung des Verfahrens | |
EP0019757A1 (de) | Datenverarbeitungsanlage, bei der mehrere Vorrechner und ein den Vorrechnern übergeordneter Hauptrechner in einer Baumstruktur angeordnet sind | |
DE19756564A1 (de) | Nachrichtennetz mit automatischer Knotenkonfiguration bei identischen Knoten | |
DE2241573A1 (de) | Digitales datenverarbeitungssystem | |
EP0597561B1 (de) | Übertragungssystem zum Datenaustausch | |
DE102005016596A1 (de) | Teilnehmer, Master-Einheit, Kommunikationssystem und Verfahren zu deren Betreiben | |
DE19633744C2 (de) | Ringgraph in einem elektrischen Antriebssystem | |
DE2406740A1 (de) | System zur regelung von verfahrensausruestungen | |
DE2348002C3 (de) | Modular aufgebaute Datenverarbeitungsanlage mit einer Anzahl von gleichartigen Prozessoren für die DateneinVausgabe | |
DE4125374C2 (de) | Automatisiert arbeitende, mehrere Anlagenteile aufweisende Kokerei | |
DE2742035A1 (de) | Rechnersystem | |
EP0113379B1 (de) | Rechnerkopplung | |
DE112012003005T5 (de) | Netzwerk für die Übertragung von Informationen und entsprechender Netzwerkknoten | |
DE10318451A1 (de) | Verfahren zum Adressieren von Modulen eines Bussystems | |
DE19830803C2 (de) | CAN-Modul | |
DE102006049636B4 (de) | Buskoppler sowie Kommunikationssystem mit Buskoppler | |
DE2953239C2 (de) | ||
CH624811A5 (de) | ||
EP1248987B1 (de) | Multi-master-bus-system | |
DE3110614C2 (de) | Fernwirkeinrichtung mit mehreren Bereichsnetzen | |
EP0477406B1 (de) | Multiprozessorsystem mit gemeinsamem Speicher | |
EP0477405B1 (de) | Kommunikationssystem zum Übertragen von Nachrichten zwischen jeweils zwei Einheiten | |
DE2443749A1 (de) | Computer-speichersystem mit einer speichereinheit | |
EP0058758B1 (de) | Schaltungsanordnung zur Aufnahme und Weiterleitung von mit relativ hoher Geschwindigkeit auftretenden Datensignalen in einem Datenvermittlungsnetz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |