DE2348002A1 - Modular aufgebaute datenverarbeitungsanlage mit einer anzahl von gleichartigen prozessoren fuer die datenein-/ausgabe - Google Patents

Description

SIEMENS AKTIEHGESEUiSCHAFI München 2, den 24.SER197 Berlin und München Witteisbacherplatz 2

Modular aufgebaute Datenverarbeitungsanlage mit einer Anzahl von gleichartigen Prozessoren für die Datenein-Zausgabe.

Die Erfindung bezieht sich auf eine Datenverarbeitungsanlage, deren Zentraleinheit neben einem Zentralprozessor und einem Arbeitsspeicher mindestens noch ein autonomes Ein~/Ausgabe— werk für den Datenverkehr mit peripheren Geräten enthält, bei der in verschiedenen Ausbaustufen eine wachsende Anzahl von gleichartig aufgebauten und mit der Zentraleinheit Daten austauschenden Prozessoren durch einfaches Anschalten zuzuordnen, ist.

Datenverarbeitungsanlagen werden heute vielfach ao geplant, daß' sie entsprechend den Erfordernissen des jev/eiligen Einsatzes freizügig aus einzelnen Bausteinen zusariiasnzusetsen sind. Dabei sollen auch nachträgliche Erweiterungen oder dsr Austausch von einzelnen Bausteinen in der Art möglich sein» daß der Benutzer die Bausteine, seine bisherige Betriebeorganisation, seine Programme und seine Daten beibehalten kann. Damit die einzelnen Bausteine einer Datenverarbeitungsanlage zusammenarbeiten können, müssen sie sich gegenseitig Nachrichten mitteilen. Bei diesen Nachrichten kann es sich um Steuerinformationen einerseits oder um durch die Datenverarbeitungsanlage zu verarbeitende bzw. bereits verarbeitete Daten handeln. Der Austausch von Nachrichten zwischen den Bausteinen erfordert Vereinbarungen über die Organisation des Verkehrs und über die technischen Ubertragungseinrichtungen, Die Gesamtheit dieser Vereinbarungen und der zugehörigen technischen Einrichtungen bildet die sogenannte Schnittstelle zwischen zwei Bausteinen. Daraus ergibt sich nun, daß die Konfiguration der Bausteine und die Art der Schnittstellen

VPA 9/210/2031 Go/Gbr - 2 -

509813/0675
BAD ORIGINAL

m. 2 —

zwischen den Bausteinen die Voraussetzungen für die Möglichkeiten bilden, eine Datenverarbeitungsanlage zu erweitern bzw. zu ergänzen.

In Datenverarbeitungsanlagen, bei denen an eine Zentralein-, heit eine Vielzahl von peripheren Geräten angeschlossen ist oder etwa anders betrachtet - bei Datenverarbeitungsanlagen mit einem großen" Anteil an Eingabe/Ausgabeoperationen spielt die Organisation dieses Nachrichtenverkehrs eine ausschlaggebende Rolle· Eine prinzipielle untersuchung über die dafür gegebenen Möglichkeiten ist in "Elektronische Rechenanlagen¹¹, Jßd. 11 (1969), Heft 3, Seite 151 bis 161, mit dem Aufsatz "Organisation des Nachrichtenverkehrs zwischen Zentraleinheiten und peripheren Einheiten in Datenverarbeitungssystemen¹¹ veröffentlicht· Im Kapitel 5 dieses Aufsatzes ist eine Reihe von Möglichkeiten für den Nachrichtenverkehr zwischen mehreren Bausteinen aufgezeigt, wenn ein Baustein gegenüber allen anderen ausgezeichnet ist. Hier wird auch aufgezeigt, welche Vorbzw· Nachteile die einzelnen Organisationsformen mit individuellen oder kollektiven Nachrichtenwegen sowie Mischformen besitzen· Bei einem individuellen Nachrichtenweg sind Sender und Empfänger eindeutig durch den Weg identifizierbar bzw. adreseierbar. Bei kollektiven Nachrichtenwegen können an einem Weg ein Sender und mehrere Empfänger oder aber mehrere Sender und nur ein Empfänger angeschlossen sein. Dabei ist im einen Fall der Empfänger, im anderen der Sender nicht mehr durch den Weg allein eindeutig bestimmbar.

Als ein Beispiel für eine derartige Organisation des Nachrichtenverkehrs zwischen einer Zentraleinheit und peripheren Geräten ist in der schweizerischen Patentschrift 432 063 ein Verfahren und eine Einrichtung zum Übertragen von Informationen mehr praxisbezogen und detaillierter beschrieben. Die daraus bekannte Einrichtung umfaßt eine zentral e Datenverarbeitungseinheit mit einem Hauptspeicher, einem Mikroprogramm-Pestwert-

VPA 9/210/2031 - 3 -

509813/0675

speicher, einer Recheneinheit und mehreren Daten- und Adressregistern, von denen ein Teil als Dateneingangs- und Datenausgangsregister für die tJbertragungsleitungen zu Ein-/Ausgabeeinheiten dient. Der Mikroprogramm-Festwertspeicher enthält Routinen für die Übertragung von Nachrichten und steht über diesen Routinen zugeordnete Ausgänge mit einer Anordnung von Übertragungsregistern in Verbindung, Diese dient zum Steuern der Verbindungswege zwischen dem Hauptspeicher, den Daten- und Adressregistern und dem Rechenwerk sowie der Datenübertragungswege zu den £in-/Ausgabeeinheiten. Dazu besitzt sie Speicherplätze, die mit allen I3in-/Ausgabeeinheiten gemeinsamen Steuersignalleitungen verbunden sind· Über diese Steuersignalleitungen lassen sich die Art der Daten auf den Datenübertragungswegen sowie auf diese Daten bezogene Steuerzustände in den Speicherplätzen der Übertragungsregister markieren.

Bei dieser bekannten Datenverarbeitungsanlage handelt es sich daher um ein System mit kollektiven Nachrichtenwegen in bezug auf die Steuerinformationen· Da dabei, wie oben angedeutet, eine als Sender bzw. Empfänger wirkende Ein-/ Ausgabeeinheit nicht mehr durch den Nachrichtenweg eindeutig bestimmt ist, wird die bekannte Datenverarbeitungsanlage derart betrieben, daß den Ein-/Ausgabeeinheiten je ein Steuerwort in einem Speicher der zentralen Verarbeitungseinheit zugeordnet, ist, welches auf die jeweilige Ein-/ Ausgabeeinheit bezogene Zustandsdaten der Übertragungseinrichtungen, Steuerdaten der jeweiligen Übertragungsoperation und Adressdaten für die Speicherung der zu übertragenden Informationen oder Teilinformationen enthält. Das Steuerwort wird bei jeder übertragung von Informationen, also auch bei der Übertragung nur eines Teiles, zur Auswertung und Aufdatierung aufgerufen.

In dieser bekannten Datenverarbeitungsanlage sind also die Ein-/Aüsgabeeinheiten als Steuereinheiten ohne ausgeprägte

VTA 9/210/2031 509813/0675

Funktionen für eine Datenorganisation an ein oder mehrere periphere Geräte angeschlossen. Die Organisation des Datenverkehrs übernimmt die zwischen die Ein-/Ausgabeeinheiten und den Hauptspeicher geschaltete Anordnung von Übertragungsregistern, die man in der Datenverarbeitung vielfach als den "Kanal" bezeichnet, der ein Bestandteil der Zentraleinheit ist.

Aus dem erläuterten Organisa ti ons schema der bekannten Datenverarbeitungsanlage ergibt sich, daß mit diesem Kanal zu einem Zeitpunkt nur eine einzige Ein-/Aus gäbe einheit verbunden sein kann, eine zeitliche Überlappung von Eingabe- und Ausgabesignalen verschiedener Ein-/Ausgabeeinheiten ist also nicht möglich, die Datentransferrate deshalb beschränkt. Dazu kommt weiterhin, daß der eigentliche Datenaustausch erst beginnen kann, wenn über das Steuerwort die sendende bzw» empfangende Ein-/Ausgabeeinheit markiert ist. Dies verdeutlicht wohl, daß die bekannte Datenverarbeitungsanlage in bezug auf Ergänzungen bzw. Erweiterungen durch weitere Ein-/ Ausgabeeinheiten, bedingt durch die Organisation des Nachrichtenverkehrs wenig flexibel ist und darüber hinaus modernen Anforderungen in bezug auf hohe Datentransferraten nicht mehr genügt.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Datenverarbeitungsanlage der eingangs genannten Art zu schaffen, die auf Grund ihrer modularen Bauweise vom schaltungstechnischen Aufbau und vom Betriebssystem her für einen stufenweisen Ausbau geeignet ist. Dabei sollen Prozessoren mit gleichartigen Funktionen, z. B. Ein-/Ausgabeeinheiten im Interesse einer wirtschaftlichen Fertigung auch gleichartig und zugleich derart ausgebildet sein, daß sie ohne weiteres an eine Anlage angeschaltet werden können. Schließlich sollen, mit einem einheitlichen Betriebssystem im Rahmen von Erweiterungsbzw. Ergänzungsmöglichkeiten vorgegebene, beliebige Anlagenkonfigurationen betrieben werden können.

VPA 9/210/2031 - 5 -

509813/0675

Bei einer Datenverarbeitungsanlage der eingangs genannten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß die Prozessoren mit durchgeschleiften Daten- und Steuersignalwegen über normierte Schnittstellen, sogenannte Standardschnittstellen, aneinandergekettet sind und mindestens Ms auf den letzten Prozessor in der Kette jeweils eine Koordinierungsschaltung enthalten, die aus logischen Netzwerken in Form einer Weiche aufgebaut ist, so daß, gesteuert durch Anforderungs- bzw. Quittungssignale, ein für den Datenverkehr ausgewählter Prozessor in der Kette auf die durchgeschleiften Datenwege durchschaltbar ist und die in der Kette der Zentraleinheit entfernter liegenden Prozessoren für weitere Anforderungen zu sperren sind, so lange der Datenverkehr über die durchgeschalteten Datenwege nicht abgeschlossen ist.

Damit kann der Datenaustausch einer Zentraleinheit einer datenverarbeitenden Anlage mit einer preisgünstigen Grundausstattung durch Erweiterungsbau steine auch an Aufgaben mit erhöhten Anforderungen bezüglich der Zahl von Anschlußmöglichkeiten und/oder des Datentransfers angepaßt werden· Dabei ist der Grundausbau durch die Erweiterungsmöglichkeit der Anlage möglichst wenig belastet. Das ergibt sich daraus, daß das Ein-/Ausgabesystem einen einzigen Koordinierungsteil enthält, der zwischen den Arbeitsspeicher der Zentraleinheit und die Ein-/Ausgabeprozessoren geschaltet ist und die Anforderungen dieser Prozessoren nach einem Prioritätsschema bearbeitet.

Dieser Koordinierungsteil bietet Anschlußmöglichkeiten bis zu einer Maximalzahl für den Gesamtausbau und ist schaltungstechnisch unabhängig von dem jeweiligen Ausbaugrad der Anlage, denn er ist nicht in einer einzigen Steuerung konzentriert, sondern auf alle Erweiterungsbausteine verteilt· Diese Erweiterungsbausteine sind gleichartig aufgebaut nach

VPA 9/210/2031 - 6 -

509813/0675

Art einer Kette aneinander ge schaltet und können abhängig vom System mehr oder minder selbständige Prozessoren darstellen. Jeder Prozessor gibt die Signale seiner Eingangsschnittstelle an den oder die nachgeschalteten Partner weiter und koordiniert die eigenen Anforderungen mit denen der nachgeschalteten Prozessoren. Im Grundausbau enthält die Datenverarbeitungsanlage stets nur den sonst an der letzten Stelle der Kette angeschalteten Prozessor, dieser benötigt daher keinen Koordinierungsteil.

Daraus ergibt sich, daß im Grundaustau kein Koordinierungsaufwand nötig ist und der beim Zusammenschalten mehrerer Prozessoren entstehende Aufwand für die Koordinierung jeweils dem Ausbaugrad proportional ist. Weiterhin sind die angeschlossenen Prozessoren voneinander entkoppelt, sp daß für jeden Prozessor eine garantierbare Reaktionszeit angegeben werden kann.

Eine vorteilhafte Weiterbildung der Erfindung bezüglich der Schnittstelle zwischen den Prozessoren des Ein-/Aus gäbe systems ist dadurch gekennzeichnet, daß für die Auswahl eines Prozessors in der Kette durch eine zentrale Steuereinrichtung Steuerleitungen zum Bilden der Prozessornummer vorgesehen sind, über die in die Prozessorkette jeweils negatives Potential einzuspeisen ist und die durch die Prozessoren derart durchgeschleift sind, daß der Anschluß am Ausgang eines Prozessors gegenüber dem Anschluß am Eingang um einen Anschlußstift seitenverschoben ist, wobei der dadurch zunächst nicht belegte Anschlußstift auf Massepotential gelegt ist, und die darüber hinaus mit einer Codierschaltung zum Bilden einer binär verschlüsselten Prozessornummer verbunden sind und daß weiterhin zwischen dieser Codier schaltung und einer Anzahl νςη Steuerleitungen für die Prozessorauswahl eine Vergleichseinrichtung angeordnet ist, mit der die binär verschlüsselte Prozessornummer mit einer über die letzteren Steuerleitungen übertragenen Auswahlnummer vergleichbar ist.

VPA 9/210/2031 - 7 -

5098Ί3/0675

Diese Lösung hat den Vorteil, daß sich automatisch jeweils abhängig von der Lage eines Prozessors in der Kette ohne schaltungstechnische Änderungen die richtige Platznummer für die Identifizierung eines Prozessors bilden läßt. Jeder Prozessor in der Kette hat also eine identische Schnittstelle und allein die Art der Zusammenschaltung der Prozessoren in der Kette "bedingt die Bildung der richtigen Platznummer für jeden Prozessor. Andere Weiterbildungen bezüglich der Ausbildung der Schnittstelle zwischen den Prozessoren in der Kette bzw. zwischen der zentralen Steuereinrichtung und dem ersten Prozessor der Kette ergeben sich aus weiteren Unteransprüchen.

Zum besseren Verständnis der Erfindung wird im folgenden ein Aiisführungsbeispiel anhand der Zeichnung näher erläutert.

Es zeigt:

Pig. 1 ein Blockschaltbild einer modular aufgebauten Datenverarbeitungsanlage, deren Zentraleinheit unter anderem einen Eingabe-/Ausgabeprozessor enthält, in dem mehrere Block-Multiplexoren als Ein-/Ausgabeeinheiten mit selbständigen Funktionen in Kette geschaltet sind,

Fig. 2 in einem weiteren Blockschaltbild den Verlauf der Hachrichtenwege in einer solchen Kette von aneinandergeschalteten Prozessoren,

Fig. 3- die wesentlichen Einzelheiten einer in Fig. 2 als Block dargestellten und jedem Prozessor zugeordneten Koordinierungsschaltung und

Fig. 4 ein weiteres Blockschaltbild von in einer Kette geschalteten Prozessoren, aus dem die Bildung der Prozessornummer in der Kette erkennbar ist.

Das in Fig. 1 dargestellte Blockschaltbild zeigt im wesentlichen die Zentraleinheit einer modernen modular aufgebauten Datenverarbeitungsanlage, deren Aufbau- und Organisationsschema an sich bereits bekannt ist und hier nur nochmals im Prinzip

VPA 9/210/2031 - 8 -

509813/0675

erläutert werden soll, um den Zusammenhang der Erfindung mit anderen Teilen einer Datenverarbeitungsanlage herzustellen.

Die Zentraleinheit enthält mehrere selbständig arbeitende Prozessoren. Ein Zentralprozessor ZP übernimmt die eigentliche Programmausführung durch Abarbeiten der einzelnen .befehle in Anwenderprogrammen und im Betriebssystem. Ein Ein-/Ausgabeprozessor EAP wickelt sämtliche Ein-/Ausgabe operationen ab. Yon einem autonomen Wartungsfeld "WP - an sich keine selbständige Verarbeitungseinheit in der Art der beiden anderen Prozessoren - aus jedoch ±_st eine Anlagen- und Programmbedienung vorzunehmen. Darüber hinaus ist es für Fehlerdiagnose und vorbeugende Wartung bestimmt.

Pur den Datenverköhr der Prozessoren ZP bzw. EAP und des Wartungsfeldes WP mit einem Arbeitsspeicher system ASP und der Prozessoren untereinander ist jeder der genannten Bausteine der Zentraleinheit über durch Doppellinien und Pfeile angedeutete Busleitungen mit einem Koordinator verbunden, der hier in den Ein-/Ausgabeprozessor EAP als zentrale Steuereinrichtung CGU integriert ist. Die Busleitungen stellen Leitungsbündal dar, die in sich gleichartig aufgebaut sind, d. h. dieselbe Datenbreite besitzen und damit auch eine identische Datenrate erlauben. Ohne daß dies in Pig. 1 näher dargestellt ist, sind diese Busleitungen jeweils paarweise vorgesehen und werden dann immer nur in einer Transferrichtung benutzt.

Innerhalb des Ein-/Ausgabeprozessors EAP übernimmt die zentrale Steuereinrichtung CCU die' Organisation des Datenverkehrs, auch Über den Ein-/Ausgabeprozessor EAP, sie kann dazu einen eigenen Mikroprogrammspeicher besitzen und ist über Busleitungen an Ein-/Ausgabekanäle angeschlossen. Als Beispiele für solche Ein-/Ausgabekanäle sind in Pig. 1 ein sogenannter Byte-Multiplexor BY-MUX und drei Block-Multiplexoren BL-MuXI, BL-MUX2 bzw. BL-MUX3 dargestellt. Der Byte-Multiplexor BY-MUX erlaubt

TPA 9/210/2031 - 9 -

509813/0675

— Q —

über seine peripher en Anschlüsse, die sogenannten Trunks 1...m, einen simultanen, byteweise organisierten Datenaustausch. Die Bloekmultiplexoren BL-MUX1...3 haben Jeweils nur zwei Trunks O bzw. 1, an die z. B. periphere Steuerungen PST angeschlossen sind, denen ihrerseits über eine Reihe von Anschlüssen 1...n periphere Geräte PGE zugeordnet sind. Dabei übernehmen die periphren Steuerungen PST die Umsetzung der normierten, von der Zentraleinheit zugeführten Steuersignale in gerätespezifische Signale. Die Schnittstellen zwischen den einzelnen Bausteinen bis zur Eingangsseite einer peripheren Steuerung PST sind also als Standardschnittstellen SS ausgebildet, während die Schnittstelle GS zwischen einer peripheren Steuerung PST und einem peripheren Gerät PGE gerätespezifisch aufgebaut ist.

Die Darstellung und die -Bezeichnungsweise deutet bereits an, daß die Blockmultiplexoren BL-MÜX1... 3 gleichartige, spezialisierte Ein-/Ausgabeprozessoren sind. Sie übernehmen Teilaufgaben in der Organisation des Datenverkehrs autonom und entlasten dann die zentrale Steuereinrichtung CCU. Sind in einer Datenverarbeitungsanlage mehrere gleichartige und - abgesehen von einer Priorisierung - an sich gleichberechtigte Prozessoren angeordnet, die mit der Zentraleinheit Daten und Steuer informationen austauschen müssen, dann ist es notwendig, diesen Datenverkehr über die Prozessoren zu koordinieren. Man könnte diese Koordinierung des Datenverkehrs der Blockmultiplexoren BL-MUX1.. · 3 in diesem EaIl der zentralen Steuereinrichtung CCU übertragen, bei einer Datenverarbeitungsanlage, in der es die Anzahl der angeschlossenen Prozessoren von ihrem Ausbaugrad abhängt, wäre dies jedoch unzweckmäßig. Denn je nach Ausbäugrad müßte dann auch der Aufwand in der zentralen St euer einrichtung erhöht werden oder aber eine gemeinsame, sehr aufwendige Steuereinrichtung würde für alle Ausbaugrade verwendet und in vielen Fällen dann nicht voll ausgenutzt.

Daß es dafür auch eine andere Lösung gibt, ist in Pig· 2 gezeigt. Dort ist in einem Blockschaltbild eine Reihenschaltung

VPA 9/210/2031 509813/0675 -10-

von vier gleichartig aufgetauten Prozessoren P1...P4 mit gleichartigen Funktionen dargestellt. Die Prozessoren P1...P4 können z. B. Blockmultiplexoren BL-MUX1...3 nach Fig. 1 entsprechen, sie sind hier nur etwas allgemeiner "bezeichnet_y da in einem Ein—/Ausgabesystem mehrere Gruppen von unter sich gleichartigen Prozessoren als Ein-/Ausgabeeinheiten denkbar sind.

Die einzelnen Prozessoren P1...P4 sind untereinander jeweils über eine Standardschnittstelle SS verbunden, über die die Datenwege für Ausgabedaten AD aus der Zentraleinheit an periphere Geräte und für Eingabedaten ED in umgekehrter Richtung durchgeschleift sind. Die Ausgabedaten AD stehen jedem der Prozessoren P1...P4 jeweils über eine erste Schalteinrichtung S1 parallel zur Verfugung. Eine zweite Schalteinrichtung S2 schaltet den Datenweg für Eingabedaten ED in jedem Prozessor entweder auf die geketteten Partner durch oder aber an Signalausgänge des Prozessors an. Diese zweite Schaltstellung ist die Vorzugslage. Damit ist ein Prozessor mit einer niedrigeren Ordnungsnummer z. B. P2 zunächst gegenüber u.en nachgeschalteten Prozessoren z. B. P3 priorisiert.

Bis auf den letzten der aneinander geketteten Prozessoren enthält jeder Prozessor in der Kette eine Koordinierungsschaltung COR, die für sich und die nachgeschalteten Partner jeweils die Datenorganisation übernimmt. Dies sollen von der Koordinierungsschaltung COR zu den Schalteinrichtungen S1 bzw. S2 geführte unterbrochene Linien andeuten. Über die Koordinierungsschaltungen COR sind jeweils Fachrichtenwege für Steuersignale durchgeschleift, die in Fig.. 2 mit den Bezugszeichen AS und QS als Änf or derungs signale bzw. Quittungsslgnale bezeichnet sind. Damit wird das Prinzip deutlich, iaß jede Koordinierungsschaltung COR auf Grund von in beiden Iransferrichtungen übertragenen Steuerinformationen den Datenverkehr des eigenen Prozessors mit dem der geketteten

YPA 9/210/2031 - 11 -

509813/0675

Partner koordiniert und damit die zentrale Steuereinrichtung CCU im Ein-/Ausga"beprozessor entlastet. In der Grundausbaustufe ist eine derartige Datenkoordination nicht erforderlich, deshalb kann bei dem dafür vorgesehenen Prozessor P4 eine Koordinierungsschaltung entfallen. Bei den einzelnen Ausbaustufen wird jeweils ein weiterer Prozessor an der Spitze der Kette, d. h. also der zentralen Steuereinrichtung CCU benachbart, zugeschaltet. .

Da das Prinzip derartiger Prozessoren eines Ein-/Ausgäbesystems, bei den "Kanälen" handelt es sich auch um derartige spezialisierte Prozessoren, bereits bekannt ist, werden im folgenden anhand von Fig. 3 nur Besonderheiten der Koordinierungsschaltung COR bezüglich der Standardschnittstelle SS der einzelnen Prozessoren erläutert. Ganz allgemein ist hier die Reihenschaltung dreier Prozessoren Pn-1, Pn und Pn+1 dargestellt, wobei der rechts angedeutete Prozessor Pn-1 auch durch die zentrale Steuereinrichtung CCU ersetzt sein kann.

Als .Busleitungen sind wieder die Datenwege für Ausgabedaten AD bzw. Eingabedaten ED dargestellt. Wie im Prinzip bereits anhand von Pig. 2 erläutert, ist der Datenweg für Ausgabedaten AD durch den Prozessor Pn durchgeschleift, für den Prozessor selbst bestimmte Ausgabedaten werden über die an diesen Datenweg angeschlossene erste Schalteinrichtung S1 übernommen. In Pig. 3 ist dazu ein als Kreis dargestellter Anschluß a angedeutet. Dieser führt z. B. zu einem Pufferspeicher oder zu Datenregistern des Prozessors, in dem die Ausgabedaten zunächst zwischengespeichert werden. Zu einem geeigneten Zeitpunkt werden sie von dort durch eine interne Steuerung des Prozessors abgerufen und in bekannter Weise über ein-/Ausgabeleitungen an periphere Steuerungen bzw. Geräte übertragen. In der ersten Schalteinrichtung S1 ist jeder der parallelen Leitungen des Datenweges für Ausgabedaten AD ein UND-Glied UG zugeordnet, über dessen zweiten

YPA 9/210/2031 - 12 -

509813/0675

Eingang - wie noch zu erläutern sein wird - das UND-Glied durehgeschaltet werden kann.

Dem in Gegenrichtung geschalteten Datenweg für Eingabedaten ED ist die zweite Schalteinrichtung S2 zugeordnet. Diese dient dazu, Eingabedaten ED niedriger priorisierter Prozessoren, z. B. Pn+1, durch den Prozessor Pn durchzuschleifen, bzw. Eingabedaten ED des Prozessors Pn auf den Datenweg für Eingabedaten durehzuschalten.

Wie in Eig. 3 schematisch angedeutet, enthält die zweite Schalteinrichtung S2 dazu für jede einseine Leitung des Datenweges für Eingabedaten ED ein Verknüpfungsglied 0G2, bei dem zwei UND-Glieder durch ein logisches ODER verknüpft sind. Ein Eingang der beiden UND-Glieder ist an eine Signalleitung des an den benachbarten Prozessor Pnn-1 angeschlossenen Datenweges für Eingabedaten ED bzw. an eine Signalleitung des aus dem Prozessor Pn kommenden Datenweges für Eingabedaten angeschlossen. Dies ist in Pig. 3 durch einen Laivangsanschluß b angedeutet, der im Prozessor Pn analog dem Leitungsa»sehluß a zu einem Datenpuffer bzw. zu Datenregistem führt.

Mit dem anderen Eingang der beiden UND-Glieder des Verknüpfungsgliedes 0G2 ist jeweils einer τοη zwei zueinander inversen Ausgängen eines ODER-Gliedes OG1 verbunden. Wie noch zu erläutern sein wird, sind die beiden Eingänge dieses ODER-Gliedes OG1 derart beschaltet, daß der normale Ausgang immer dann ein wirksames Steuersignal führen muß, wenn der Prozessor Pn bereit ist, Eingabedaten ED in den Datenweg für Eingabedaten ED einzuspeisen. In diesem Pail trennt die Schalteinrichtung S2 niedriger priorisierte Prozessoren, z. B. Pn+1, von dem Datenweg für Eingabedaten ED.

Zur Übernahme von Ausgabedaten AD von der Zentraleinheit fordert die zentrale Steuereinrichtung CCU einen bestimmten Prozessor, z. B. Pn, über erste Auswahlleitungen AW1 an, die als

VPA 9/210/2031 - 13 -

509813/0675

BAD ORIGINAL^

kollektive Steuersignalwege ausgebildet sind. Diese Auswahlleitungen AW1 führen dann für den angeforderten- Prozessor spezifische Auswahlsignale. An die durchgeschleiften Auswahl-leitungen AW1 ist in jedem Prozessor eine Vergleichseinrichtung VE angeschlossen, die diese Auswahlsignale mit einer gerätespezifischen Prozessornummer vergleicht.

Diese Prozessornummer wird mit Hilfe von weiteren Steuersignall ei tunge η PNR in jedem Prozessor allein auf Grund einer entsprechenden Verdrahtung "bzw. Leitungsführung erzeugt. Besser noch als in Pig. 3 ist das in Fig. 4 zu erkennen. Dort sind vier in Kette geschaltete Prozessoren P1.».P4 jeweils durch drei Steuerleitungen PMR untereinander verbunden. ■ Diese Steuerleitungen sind in den Prozessoren derart verdrahtet, daß die Leitungsanschlüsse der Steuersignalleitungen am Ausgang gegenüber den Anschlüssen am Eingang des Prozessors um einen Ansehlußstift jeweils in der gleichen Richtung seitenverschoben sind. Jeder durch diese Verdrahtung nicht mehr belegte Anschlußstift für eine der Steuerleitungen PER am Ausgang eines Prozessors wird automatisch auf Masse gelegt. Jeweils eine der Steuersignalleitungen PNR in jedem Prozessor P1..-P3 läßt sich nach dieser Regel nicht mehr durchschleifen. Wenn man nun noch festlegt, daß sämtliche Steuersignalleitungen PNR am Eingang des ersten Prozessors P1 der Kette beim Zusammenschalten der Kette negatives Signalpotential "L" erhalten, dann läßt sich in jedem Prozessor von den Steuersignalleitungen PNR eine ganz bestimmte, in Pig. 4 in Klammern angegebene Signalkombination abgreifen. Diese Signalkombination ist spezifisch für die Ordnungsnummer des Prozessors in der Kette und ergibt'sich allein aus der Art der Verdrahtung der Steuersignalleitungen PNR.

Nach 3?ig. 3 sind die eingangsseitigen Anschlüsse der weiteren Steuersignalleitungen PNR mit einer Codierschaltung COD ver- bunden. Diese dient zum Umwandeln, der auf den Steuersignal-

VPA 9/210/2031 . - 14 -

509813/0675

leitungen PNR geführten Signalkombination in die Codierung der Auswahlsignale auf den Auswahlsignalleitungen AW1. Diese umcodierte Signalkombination gibt die Prozessornummer wieder und wird der Vergleichseinrichtung VE zugeführt. Beim Übereinstimmen der Auswahlsignale mit der gerätespezifischen Prozessornummer gibt diese ein kennzeichnendes Signal ab.

Dieses Ausgangssignal der Vergleichseinrichtung VE dient nun dazu, die beiden Schalteinrichtungen S1 bzw. S2 entsprechend durchzuschalten. Bei einer Anforderung der zentralen Steuereinrichtung CCU an den Prozessor Pn, Ausgabedaten AD zu übernehmen, werden mit diesem Signal die UND-Glieder der ersten Schalteinrichtung S1 vorbereitet, so daß Ausgabedaten AD in den zugeordneten Datenpuffer des Prozessors Pn übernommen werden können.

Bei einem Datentransfer in umgekehrter Richtung kann die zentrale Steuereinrichtung CCu ebenfalls mit Auswahlsignalen über die Auswahlleitungen AW1 eine Anforderung abgeben. Um den Prozessor Pn für diesen Datentransfer aktivieren zu können, ist der Ausgang der Vergleichs einrichtung VE mit einem der beiden Eingänge des ODER-Gliedes OG1 der zweiten· Schalteinrichtung S2 verbunden. Über die beiden inversen Ausgänge dieses ODER-Gliedes werden die beiden UHD-Glieder des Verknüpfungsgliedes OG2 in entsprechender Weise vorbereitet und damit der Datenweg für Eingabedaten ED von dem durchgeschleiften Datenweg abgetrennt und an den dem Prozessor zugeordneten Datenweg angeschaltet» In einem Datenregister des Prozessors Pn'zwischengespeicherte Eingabedaten sind damit über den Anschluß b übertragbar.

Einen Datentransfer für Eingabedaten ED kann aber auch ein Prozessor selbst anfordern. Dazu ist an den zweiten Eingang des ODER-Gliedes OG1 der zweiten Schalteinrichtung S2 eine Steuersignalleitung EIAn angeschlossen. Sie führt bei Anforderungen des Prozessors an die zentrale Steuereinrichtung CCU auf einen Transfer von Eingabedaten ED Signalpotential.

VPA 9/210/2051 - 15 -

509813/0675

Im Prozessor wirkt sich dieses Signal ebenso aus, wie eine über die Vergleichseinrichtung VE wirksam gewordene Anforderung der zentralen Steuereinrichtung CCU an den Prozessor Pn.

Daneben muß eine derartige Anforderung des Prozessors auf einen !Transfer von Eingabedaten auch als Steuersignal bzw. als Steuersignalkombination der zentralen Steuereinrichtung CCU mitgeteilt werden. Dafür ist in Pig. 3 schematisch eine weitere Steuersignalleitung ETA angedeutet. Diese Steuersignalleitung ist über ein weiteres ODER-Glied OG3 durch den Prozessor Pn durchgeschleift, das nur mit einem negativen Potential auf der Steuersignalleitung EiEA durchsteuerbar ist. Damit wird verhindert, daß ein offener Signaleingang der zentralen Steuereinrichtung CCD eine Prozessoranforderung vortäuscht·

An den zweiten Eingang des ODER-Gliedes OG3 ist der Ausgang eines Invertergliedes IG angeschlossen, dessen Eingang mit der aus dem Prozessor kommenden Steuersignalleitung ETAn für Anforderungen des Prozessors Pn auf einen Datentransfer für Eingabedaten verbunden ist. Dieses Steuersignal für einen Eingabetransfer wird von einer nicht mehr dargestellten internen Steuereinrichtung des Prozessors Pn erzeugt, die in üblicher Weise den Datenaustausch der an den Prozessor angeschlossenen peripheren Einheiten mit der Zentraleinheit der Datenverarbeitungsanlage koordiniert. In Pig. 3 ist lediglich ein Anschluß c angedeutet, dem dieses Steuersignal intern zugeführt wird.

Die logischen Verhältnisse sind in Pig. 3 eindeutig festgelegt: Ein zweiter, nicht invertierter Ausgang des Invertergliedes IG ist mit dem zweiten Eingang des ODER-Gliedes OG1 verbunden. Der logische Signalzustand auf der Steuerleitung ETAn am Eingang des Invertergliedes IG ist nur an dem an das ODER-Glied OG3 angeschlossenen Ausgang des Invertergliedes IG

VPA 9/210/2031 - 16 -

509813/0675

umgesetzt. So können Anforderungen von Prozessoren auf einen Transfer von Eingabedaten ED an die zentrale Steuereinrichtung CCU nur mit negativem Potential übertragen werden.

Die Steuersignalleitungen ETA für Anforderungen von Prozessoren auf einen Transfer von Eingabedaten sind lediglich stellvertretend für eine Gruppe von weiteren nicht mehr dargestellten Steuersignalleitungen erwähnt. Alle Steuersignalleitungen dieser Gruppe dienen dazu, Anforderungen der Prozessoren an die zentrale Steuereinrichtung CCU zu vermitteln und sind in gleicher Weise geschaltet. So können die Prozessoren auch Anforderungen auf ]?ehlerroutinen, Datenkettungen, Unterbrechnungen usw. zusammen mit der Prozessornummer und anderen Begleitern an die zentrale Steuereinrichtung CCU richten. Aus der Art der Anforderung und der Prozessornummer ergeben sich bestimmte Prioritäten für diese Anforderungen, nach denen die zentrale Steuereinrichtung CCU diese Anforderungen abarbeitet bzw. quittiert.

I ^]

Ein Beispiel von Steuerleitungen, über die ein derartiges Quittungssignal abgegeben wird, ist in Pig. 3 ebenfalls dargestellt. Über ein weiteres ODER-Glied OG4 ist analog der Steuersignalleitung ETA lediglich in umgekehrter Richtung eine weitere Steuersignalleitung SPR durch den Prozessor Pn durchgeschleift. Sie dient als Sperrleitung, durch die ein höher priorisierter Prozessor über einen Signalanschluß d des ODER-Gliedes OG4 verhindern kann, daß die niedriger priorisierten Prozessoren ein Quittungssignal erhalten. Über diesen Signalanschluß d kann jeder Prozessor für seine nachgeschalteten Partner in der Kette ein Sperrsignal in die Sperrsignalleitung SPR einspeisen und damit verhindern, daß diese eine Quittung erhalten.

Schließlich ist in Pig. 3 noch eine weitere Möglichkeit dargestellt, wie die zentrale Steuereinrichtung CCU einen bestimm-

VPA 9/210/2031 - 17 -

509813/0675

ten Prozessor direkt anfordern kann. Dazu sind weitere Auswahlleitungen AW2 durch den Prozessor Pn derart durchgeschleift, daß der Ausgang einer bestimmten Auswahlleitung gegenüber dem Eingang in dieser Darstellung jeweils um einen Anschlußstift tiefer liegt. Die jeweils unterste Auswahlsignalleitung ohne Anschluß am Ausgang ist mit einem internen Anschluß e des Prozessors Pn verbunden. Ein Auswähleignal auf dieser Leitung kann deshalb nur in einem bestimmten, dem intern angeschlossenen Prozessor Pn verarbeitet werden. Diese Auswahlmöglichkeit für einen Prozessor in der Kette hat schaltungstechnisch dieselben Eigenschaften wie die bereits beschriebene Auswahl über die ersten Auswahlleitungen AW1. Denn die Verdrahtungsart der zweiten Auswahlleitungen entspricht in etwa der der St euer leitungen PUB. zur Bildung der Prozessornummer. Von der zentralen Steuereinrichtung OCU aus gesehen, ist dieses Auswahlprinzip unabhängig vom Ausbaugrad der Datenverarbeitungsanlage. Jedoch besteht im Hinblick auf die Laufzeit und den Schaltungsaufwand zwischen beiden Auswahlmöglichkeiten ein Unterschied. Die zweite direkte Auswahlmöglichkeit erfordert für jeden geketteten Prozessor eine bestimmte Auswahlleitung und benötigt Mehraufwand in der zentralen Steuereinrichtung CCU, hat allerdings den Vorteil, daß Auswahlsignale einem Prozessor direkt ohne Laufzeitverluste zugeführt werden können.

Es ist wohl deutlich geworden, daß die vorstehende Erläuterung von Ausführungsbeispielen in vereinfachter Weise lediglich prinzipielle Abläufe aufzeigen konnte. Da davon ausgegangen werden darf, daß der Aufbau und die !Punktion von Ein-/Ausgabe-r Steuerungen, wie Selektorkanälen oder Multiplexkanälen an sich bekannt ist, wurde vorstehend nur auf besondere, in Zusammenhang mit der Kettenschaltung von Prozessoren eines Ein-/Ausgabesystemes wesentlichen Details der Koordinierungsschaltung bzw, der Schnittstelle zwischen den in"Kette geschalteten Prozessoren eingegangen.

VPA 9/210/2031 - 18 -

509813/0675

Dabei wurde gelegentlich, um das Prinzip deutlich werden zu lassen, die Schaltungsanordnung z. B. in der Anzahl der dargestellten Leitungsziige "bewußt schematisiert. Jedem Fachmann ist dabei klar, daß z. B, manche der hier nur als einfache Leitungszüge dargestellten Steuerleitungen in der Praxis nur durch Leitungsbündel zu realisieren sind, da die hier vereinfacht als bestimmte Gruppen von Signalen erläuterten Steuersignale jeweils Kombinationen von Signalen darstellen, in denen bestimmte Begleitsignale enthalten sind, die z. B. der Sicherung des Terfahrensablaufes dienen. Der Praxis näher ist die Annahme, daß die Schnittstelle eine Datenbreite von weit über hundert Signalen besitzt und auch besitzen muß, um modernen Anforderungen an die Datenrate im Verkehr einer Zentraleinheit mit peripheren Einheiten zu genügen. In der vorstehenden Schilderung von Ausführungsbeispielen wurde auf eine derartig detaillierte Darstellung doch bewußt verzichtet, um dafür die prinzipiellen Eigenschaften beim Betrieb von geketteten Prozessoren mit einem eigenen Koordinierungsteil klarer herauszustellen. Alle erläuterten Schaltungsdetails sollten immer wieder darauf hinweisen, daß es mit einem derartigen Koordinierungsteil möglich ist, die Schnittstelle zwischen den geketteten Prozessoren derart auszubilden, da/s diese bei gleichartigem Aufbau als beliebige Glieder in einer Kette von Prozessoren dienen und ohne interne Änderungen ausammengeschaltet werden können. Das Betriebssystem der datenverarbeitenden Anlage behandelt die Kette von Prozessoren wie einen einzigen Prozessor, es ist also von dem Ausbaugrad des Ein-/Ausgabesystems unabhängig.

4 Figuren

7 Patentansprüche

TPA 9/210/2031 - 19 -

509813/0675

Claims (7)

Patentansprüche

1. Datenverarbeitungsanlage, deren Zentraleinheit neben einem Zentralprozessor und einem Arbeitsspeicher mindestens noch ein autonomes Ein-/Ausgabewerk für den Datenverkehr mit peripheren Geräten enthält, bei der in verschiedenen Ausbaustufen eine wachsende Anzahl von gleichartig, aufgebauten und mit der Zentraleinheit Daten austauschenden Prozessoren durch einfaches Anschalten zuzuordnen ist, dadurch gekennzeichnet , daß die Prozessoren (BL-MUXm bzw. Pm) mit durchgeschleiften Daten- (AD, ED) und Steuersignalwegen (AS, QS) über normierte Schnittstellen, sogenannte Standardschnittstellen (SS), aneinandergekettet sind und mindestens bis auf den letzten Prozessor (BI1-MUX3 bzw. P4) in der Kette jeweils eine Koordinierungsschaltung (COR) enthalten, die aus logischen Netzwerken in Form einer Weiche aufgebaut ist, so daß, gesteuert durch Anforderungs- bzw. Quittungssigruälu, ein für den Datenverkehr ausgewählter Prozessor in der Kette auf die durchgeschleiften Datenwege durchschaltbar ist und die in der Kette der Zentraleinheit entfernter liegenden Prozessoren für weitere Anforderungen zu sperren sind, so lange, der Datenverkehr über die durchgeschalteten Datenwege nicht abgeschlossen ist.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet , daß für die Auswahl eines Prozessors ! (Pn) in der Kette durch eine zentrale Steuereinrichtung (CCU) ! der Zentraleinheit Steuerleitungen zum Bilden der Prozessornummer (PIiR) vorgesehen sind, über die in die Prozessorkette jeweils negatives Potential einzuspeisen ist und die durch die Prozessoren derart durchgeschleift sind, daß der Anschluß am Ausgang eines Prozessors gegenüber dem Anschluß am Eingang um einen Anschlußstift seitenverschoben ist, wobei der dadurch zunächst nicht belegte Anschlußstift auf Massepotential gelegt ₍ ist, und die darüber hinaus mit einer Codierschaltung (COD) zum '

VPA 9/210/2031 - 20 -

509813/0675

Bilden einer binär verschlüsselten Prozessornummer verbunden sind und daß weiterhin zwischen dieser Codier schaltung und einer Anzahl von S teuer leitungen für die Prozessorauswahl (AW1) eine Vergleichseinrichtung (VE) angeordnet ist, mit der die binär verschlüsselte Prozessornummer mit einer über die letzteren Steuerleitungen übertragenen Auswahlnummer vergleichbar ist.

3. Datenverarbeitungsanlage nach Anspruch 2, gekennzeichnet durch eine Schalteinrichtung (S1), die aus OHD-Gliedern (UG1) aufgebaut ist, deren eine Eingänge an den Ausgang der Vergleichseinrichtung (VE), deren zweite Eingänge jeweils mit einer der parallelen Leitungen des Datenweges für Datenausgabe (AD) und deren Ausgänge mit einem Zwischenspeicher für die Daten im Prozessor verbunden sind.

4. Datenverarbeitungsanlage nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß zum Anschalten eines aufgerufenen Prozessors (Pn) an die Datenwege für Dateneingabe (ED) bzw. zum Durchschleifen dieser Datenwege eine weitere Schalteinrichtung (S2) vorgesehen ist, in der jeder Leitung des Datenweges ein logisches Glied (0G2) zugeordnet ist, das aus zwei durch eine logische ODER-Verknüpfung zusammengefaßten UID-Gliedern aufgebaut ist, deren einer Eingang jeweils mit einer Leitung des durchgeschleiften Datenweges bzw. mit einer an einen im Prozessor angeordneten Zwischenspeicher für Eingabedaten angeschlossenen Leitung (b) und deren anderer Eingang mit einem von zwei zueinander invertierten Ausgängen eines weiteren ODER-Gliedes (OG1) verbunden ist, dessen Eingänge an den Ausgang der Vergleichs einrichtung (VE) bzw. an eine Signalleitung für Anforderungen auf einen Eingabetransfer des Prozessors(EIAn) angeschlossen sind.

5. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet , daß zum direkten Anfordern eines Prozessors (Pn) durch eine zentrale Steuereinrichtung

VPA 9/210/2031 - 21 -

509813/0675

(COU) zweite Auswahlleitungen (AW2) vorgesehen sind, die durch die aneinandergeketteten Prozessoren (Pn-1, Pn, Pn+1) derart durchgeschleift sind, daß ein Anschluß am. Ausgang eines Prozessors gegenüber dem Anschluß am Eingang jeweils um einen Anschlußstift seitenverschoben ist, und in jedem Prozessor jeweils diejenige Auswahlleitung die Signalleitung für Anforderungen des Prozessors durch die zentrale Steuereinrichtung darstellt, die auf diese Weise nicht mehr durchzuschleifen ist.

6. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 5» dadurch gekennzeichnet, daß für Anforderungen von Prozessoren an die zentrale Steuereinrichtung CCCU) Steuerleitungen für Anforderungen (z. B. ETA) über ein weiteres ODER-Glied (OG3) durch einen geketteten Prozessor (Pn) derart durchgeschleift sind, daß die logisch verknüpften Prozessoranforderungen nur mit negativem Potential übertragen werden, so daß ein offener Eingang keine Anforderungen vortäuscht, wobei jeweils eine Signalleitung für Anforderungen des Prozessors (z. B. ETAn) an den zweiten Eingang des ODER-Gliedes angeschlossen ist.

7. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 6, gekennzeichnet durch eine weitere, als Sperrleitung (SPR) ausgebildete Steuerleitung, die von der zentralen Steuereinrichtung (CCU) ausgehend, in Richtung auf den Prozessor (Pn+1) mit der niedrigsten Priorität in jedem Prozessor (Pn) über ein weiteres ODER-Glied (OG4) geführt ist, an dessen zweiten Eingang eine als Sperrleitung eines jeweils höher priorisierten Prozessors (Pn) angeschlossen ist, über die dieser mit negativem Potential verhindern kann, daß einer der niedriger priorisierten Prozessoren (Pn+1) auf eine Anforderung hin ein Quittungssignal von der zentralen Steuereinrichtung erhält.

"VPA 9/21Ο/2Ό31

509813/0675

Leerseite