DE2341699B2 - Integrierte M OS-Halbleiterschaltung - Google Patents

Description

Die Erfindung bezieht sich auf eine integrierte MOS-Halbleiterschaltung gemäß dem Oberbegriff des Anspruchs 1.

Bei bekannten Torschaltungen dieser Art (SCP and Solid State Technology, März 1966, S. 23 bis 29; japanisches »Handbuch integrierter Schaltungen«, her-■usgegeben von Maruzen Book Company Limited. 1968, S. 672) besteht die Last aus in Reihe geschalteten MOS-Transistoren, deren Anzahl der der in der βο Steuerstufe parallel geschalteten MOS-Transistoren entspricht und deren Leitungstyp dem der Steuerstufentransistoren entgegengesetzt ist. Hierbei sind die Gate-Elektroden jeweils eines Steuerstufentransistors und eines Lasttransistors miteinander und mit einer Eingangsklemme verbunden. Diese Torschaltungen weisen den Nachteil auf, daß durch die wegen des Anschließens zweier Gate-Elektroden an die Eingangs-699

klemmen und wegen des Reihenschaltens der Lasuran sistoren erforderliche groüe Zahl von Zwischenverbin düngen der Herstellungsaufwand und die räumlichei Schaltungsausmaße groß sind.

Ferner sind Torschaltungen bekannt, die als Last nui einen MOS-Transistor oder einen Widerstand aufwei sen. Diese weisen jedoch den Nachteil auf. daß die Schaltgeschwindigkeit gering und der Eigenverbrauch an Spannung und somit Leistung hoch ist.

Aufgabe der Erfindung ist es, eine integrierte MOS-Halbleiterschaltung gemäß dem Oberbegriff des Anspruchs 1 zu schaffen, die relativ wenig Zwischenverbindungen erforderlich macht, ohne daß ihre Schaltgeschwindigkeit verringert und ihr Leistungsverbrauch erhöht ist.

Die Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 genannten Mittel gelöst

Bei einer erfindungsgemäß aufgebauten Schaltung ist jede Eingangsklemme lediglich mit der Gate-Elektrode des zugehörigen Steuerstufentransistors verbunden, so daß die erforderliche Zahl der Zwischenverbindungen erheblich geringer ist. Bei Torschaltungen mit einer Mehrzahl von Eingängen ist auch die Zahl der Schaltungselemente geringer. Ein weiterer Fertigungsvorteii ergibt sich auch dadurch, daß nur eine einzige Reihenschaltung zu realisieren ist, nämlich die Transistorreihenschaltung aus 7wei Transistoren, die den Inverter bildet. Da die Schaltstufentransistoren nur mit der Ausgangsklemme, einer Spannungsquellenklemme und ihrer Eingangsklemme verbunden sind, kann die Zahl der Eingänge der Torschaltung durch Hinzufügen von Schaltstufentransistoren auf einfache Weise erweitert werden. Die Ausgangsklemme der Torschaltung ist in jedem Schaltzustand über nur einen einzigen durchgeschalteten Transistor mit einer Spannungsquellenklemme verbunden. Somit geht jeweils nur ein sehr geringer Restspannungsabfall verloren, so daß vorteilhafterweise der Leistungsverbrauch der Schaltung sehr gering und ihre Schaltgeschwindigkeit hoch ist. Die gleichen Vorteile ergeben sich für eine vorgeschaltete Schaltungsstufe dadurch, daß ein Eingangssignal der Torschaltung nur eine Gate-Elektrode zu steuern hat, so daß es kapazitiv wie ohmisch geringer belastet ist.

Bei einer Weiterbildung der Erfindung besteht die Last aus einem MOS-Anreicherungstransistor, der denselben Leitungstyp wie die MOS-Transis'oren der Steuerstufe aufweist und dessen Gate-Elektrode mit einer gesonderten Spannungsquelle verbunden ist. Diese Schaltungsmaßnahme bietet den Vorteil, daß die Torschaltung zusätzlich zu der Steuerung über die Eingangsklemmen auch durch die gesonderte, mit der Gate-Elektrode verbundene Spannungsquelle beeinflußt werden kann.

Die Erfindung wird nachstehend an Hand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert.

F i g. 1 a ist ein Schaltungsdiagramm einer herkömmlichen mit komplementären MOS-Elementen versehenen NOR-Torschaltung mit zehn Eingängen;

Fig. Ib ist eine schematische Draufsicht der herkömmlichen MOS-Halbleiterschaltung der Schaltunggemäß Fig. la;

F i g. 2a ist ein Schaltungsdiagramm einer herkömmlichen NOR-Torschaltung mit drei Eingängen, die bipolare Transistoren verwendet;

Fig.2b, 2c, 2d und 2e sind Schaltungsdiagramme anderer herkömmlicher NOR-Torschalninprn mit Hrpi

Eingängen, die n-Kanal-MOS-Transistoren in der Steuerstufe und als Last einen n-Kanal-Anreicherungs-MOS-Transistor. einen n-Kanal-Verarmungs-MOS-Transistor, einen p-Kanal-MOS-Transiftor bzw. einen Widerstand aufweisen;

F i g. 3a ist ein Schaltungsdiagramm einer NOR-Torschaltung mit zehn Eingängen, die bei der erfindungsgemäßen integrierten MOS-Halbleiterschaliung realisiert wird;

Fig.3b ist eine schematische Draufsicht einer erfindungsgemäßen integrierten MOS-Halbleiterschaltung der Schaltung gemäß F i g. 3a;

F i g. 4,5,6 und 7 sind Schaltungsdiagramme anderer bei der erfindungsgemäßen integrierten MOS-HaIbleiterschaltung realisierter NOR-Torschaltungen mit zehn Eingängen;

F i g. 8 zeigt die Betriebseigenschaften der Schaltung gemäß F i g. 3a im Vergleich zu jenen der Schaltung gemäß Fig.2b,und

F i g. 9 zeigt die Betriebseigenschaften der Schaltung gemäß Fig. 7, die einen Widerstand als Last verwendet, im Vergleich zu jenen der Schaltung gemäß Fig.2e.

Zum besseren Verständnis der vorliegenden Erfindung werden zunächst einige der herkömmlichen Torschaltungen mit mehreren Eingängen beschrieben.

Die Fig. la und Ib zeigen eine herkömmliche NOR-Schaltung mit zehn Eingängen, die komplementäre MOS-Transistoren aufweist. Eine Steuerstufe Di ist aus n-Kanal-MOS-Treibertransistoren 1 bis 10 aufgebaut, deren Drain (Senken)-Elektroden miteinander verbunden sind und an einer Ausgangsklemme Oi ein Ausgangssignal erzeugen. Eine Last Ri ist aus einer mit der Zahl der Treibertransistoren übereinstimmenden Zahl von p-Kanal-Lasttransistoren U bis 20 gebildet, die zwischen der Ausgangsklemme Oi und einer Spannungsquellenklemme Si, die mit einer Gleichspannung VOd versorgt ist, in Kaskade geschaltet sind. Die Gate-Elektroden der Transistoren 1 bis 10 und 11 bis 20 werden über Torklemmen πι bis «10 mit Eingangssignalen beaufschlagt. Beispielsweise wird den Transistoren 1 und 11 über die Torklemme m ein Eingangssignal /!geführt. Nur wenn bei dieser Schaltung alle 1 lgangssignale »O«-Pegel (0 Volt) besii on, sind alle MOS-Transistoren 1 bis 10 in der Suuerstufe Di (Treiberstufe) gesperrt und alle MOS-Transistoren 11 bis 20 der Last Äi durchgeschaltet, um eine Spannung mit dem Pegel »1« ( Vdd) an der Ausgangsklemme O\ zu erzeugen. Ein besonderes Merkmal dieser Schaltung liegt darin, daß die Transistoren 11 bis 20 in der Laststufe Ri niemals gleichzeitig mit irgendeinem der diirchgeschalteten Transistoren 1 bis 10 in der Steuerstufe durchgeschaltet sein können, so daß zwischen der Quellenkiemme Si und Masse zu keiner Zeit ein Gleichstrom fließen kann und der Leistungsverbrauch sehr niedrig ist. Aus diesem Grunde ist diese Schaltung oft als Mehreingangs-Torschaltung verwendet worden. Im Falle von zehn Eingängen werden jedoch 10-p-Kanal-MOS-Transistoren und 10 andere n-Kanal-MOS-Transistoren erforderlich, wobei wegen der gemeinsamen Gate-Eingänge für die p- und n-Kanal-MOS-Transistoren mindestens elf Zwischenverbindungen Li bis Li 1 nötig sind. Wie aus Fig. 1 b, die einen schematischen Grundaufbau einer integrierten Halbleiterschaltung der Schaltung nach Fig. la zeigt, ersichtlich ist, wächst mit der Anzahl der MOS-Transistoren mit unterschiedlichem Leitungstyp die Anzahl der Zwischenverbindungen (Li bis Li 1). Dies ist für den Aufbau einer integrierten Schaltung nachteilig. Betrachtet man beispielsweise nur die Zwischenverbindungen, wird es erforderlich, elf Aluminiumverbindungen einer Breite von 10 μπι anzuordnen, die eine Fläche mit einer Breite von 220 μπι benötigen. Eine große Anzahl von Zwischenverbindungen läßt daher die erforderliche Fläche eines Halbleiterplättchens stark ansteigen.

Zur Beseitigung des obengenannten Nachteils sind die nachstehenden Schaltungen vorgeschlagen worden. F i g. 2a zeigt eine NOR-Schaltung mit drei Eingängen, die bipolare Transistoren benutzt; bei dieser Schaltung sind drei Transistoren 21,22 und 23 mit Basis-Klemmen nii„ πι 2 bzw. πι 3 parallel geschaltet und bilden eine Steuerstufe (Treiberstufe), während ein weiterer Transistor 25, dessen Polarität sich von der der Transistoren 21 bis 23 unterscheidet, zwischen dem gemeinsamen Ausgang Oi und einer Spannungsquellenklemme Si liegt. Der Spannungsklemme Si wird eine Gleichspannung Vod zugeführt, während von der Ausgangsklemme Oi ein Ausgangssignal abgeleitet wird. Fig.2b zeigt ein weiteres Beispiel einer herkömmlichen, drei Eingänge aufweisenden NOR-Schaltung, bei der drei n-Kanal-MOS-Transistoren 31, 32 und 33 eine Steuerstufe bilden und ein weiterer n-Kanal-MOS-Transistor 34 eine uaststufe darstellt. Die Bezugszeichen nn, nn und nj3 bezeichnen Eingangsklemmen, Oi eine Ausgangsklemme und S3 eine Spannungsquellenklemme. Die F i g. 2c, 2d und 2e zeigen andere Beispiele herkömmlicher, drei Eingänge aufweisender NOR-Schaltungen, bei denen die Last von einem Verarmungs-MOS-Transistor 44, einem p-Kanal-MOS-Transistor 54 bzw. einem Widerstand 64 gebildet wird. Die Bezugszeichen Π4ΐ bis Π43, Π5ΐ bis na und nt.i bis πβι bezeichnen Eingangsklemmen, die Bezugszeichen Oa, Os und Ob Ausgangsklemmen und die Bezugszeichen S», Si und St Spannungsquellenklemmen. In den in den F i g . 2a bis 2e gezeigten NOR-Schaltungen kann trotz einer starken Reduzierung der für die Zwischenverbindungen erforderlichen Fläche ein Gleichstrom zwischen der Spannungsquellenklemme und Masse fließen, wenn irgendeiner der Transistoren in der Steuerstufe durchgeschaltet ist. Darüber hinaus ist für eine Steigerung der Arbeitsgeschwindigkeit ein großer Strom und damit ein beträchtlicher Leistungsverbrauch erforderlich. Die Fig.2a bis 2e zeigen Fälle mit drei Eingängen. Im Fall von zehn Eingängen werden in der Steuerstufe zur Erzielung gleicher Eigenschaften zehn Transistoren benötigt.

Nachstehend werden Ausführungsbeispiele integrierter MOS-Halbleiterschaltung nach der Erfindung beschrieben.

F i g. 3a zeigt eine Ausführung einer hierbei realisier ten NOR-Schaltung mit zehn Eingängen. Zwischen einer Ausgangsklemme Oi und Masse sind n-Kanal-MOS-Transistoren 71, 72, 73, ... 80 parallel geschaltet, die eine Steuerstufe Di bilden. Die Eingangssignale werden von entsprechenden Gate-Eingangsklemnien Π7ΐ, nn, ms ... /no zugeführt. Zwischen der Ausgangsklemme Oi und einer Spannungsquellenklemme Si liegt e^;n n-Kanal-MOS-Anreicherungstransistor 81 als Last. Der Spannungsquellenklemme Si wird eine Gleichspannung Vdd zugeführt. Die Gate-Elektrode des MOS-Transistors 81 ist ebenfalls mit der Spannungsquellenklemme S7 verbunden. Ein p-Kanal-MOS-Anreicherungstransistor 82 liegt ebenfalls zwischen der Spannungsquellenklemme S? und der Ausgangsklemme Ot. Ein n-Kanal-MOS-Transistor 83 und ein p-Kanal-MOS-Transistor 84 bilden einen komplementären MOS-In-

verter 90, der zwischen der Spannungsquellenklemme klemme 57 und der Ausgangsklemme Oi liegt und seinen Ausgang der Gate-Elektrode des p-Kanal-Transistors 82 zuführt. Fig.3b zeigt den schematischen Grundaufbau einer integrierten Halbleiterschaltung für diese zehn Eingänge aufweisende NOR-Torschaltung. Wie aus dieser Figur ersichtlich, sind die Anzahl der Schaltungselemente und die Fläche für die Leitungsverbindungen (schraffierte Flächen) im Vergleich zu der in Fig. Ib gezeigten Halbleiterschaltung beträchtlich vermindert. Namentlich beträgt die Zahl der Zwischenverbindungt-n bei der Schaltung gemäß Fig. Ia. die in der integrierten Ausführung ein Problem werden kann, elf, während in der Schaltung gemäß F i g. 3a nur drei Zwischenverbindungen /1, h und Λ vorliegen Darüber |₅ hinaus kann die gesamte Fläche der integrierlen Halbleiterschaltung auf ein Drittel der herkömmlichen Halblei'erschaltung reduziert werden.

Nachstehend wird die Arbeitsweise der NOR-Torschaltung mit zehn Eingängen gemäß F i g. 3a beschrieben. Es sei hier angenommen, daß die Quellenspannung Vdd 5 V beträgt und jede Eingangsspannung an den Klemmen m\ bis nso beim Pegel »1« 5 V beträgt und 0 V (Massepotential) beim Pegel »0«. Daher beträgt die Ausgangsspannung an der Ausgangsklemme Or 5 V beim Pegel »I« und OV beim Pegel »0«. Bei dieser NOR-Torschaltung erhält die Ausgangsspannung an der Ausgangsklemme Oi nur dann den Pegel »1«. wenn alle ' Eingangsspannungen an den Klemmen ni\ bis /no »O«-Pegel aufweisen. Wenn irgendeine der Eingangsspannungen den Pegel »1« erhält, wird mindestens einer der MOS-Transistoren in der Steuerstufe Di durchgeschaltet, so daß die Ausgangsklemme Oi auf Massepotential, d. h. auf den Pegel »0«, gebracht wird. In diesem Zustand besitzt das Ausgangssignal des komplementär ren Inverters 90 den Pegel »1«, da dessen Eingangssignal, nämlich die Ausgangsspannung an der Klemme Or. den Pegel »0« aufweist. Da insbesondere der p-Kanal-MOS-Transistor 84 im »EIN«-Zustand ist, liegt die Quellenspannung Voo(5 V) an der Gate-Elektrode des p-Kanal-MOS-Transistors 82, so daß dieser sich im »AUS«-Zustand befindet. Wenn alle Eingangsspannungen an den Eingangsklemmen den Pegel »0« besitzen, nimmt die Spannung an der Ausgangsklemmc O? über die n-Kanal-MOS-Transistorlast 81 allmählich zu. die sich stets im »EIN«-Zustand befindet. Da diese Ausgangsklemme Oi mit der Eingangsklemme des komplementären MOS-lnverters 90 verbunden ist, wird dieser mit einer hohen Geschwindigkeit geschaltet und gibt einen Ausgangspegel »0« ab. Dann wird das Gate-Signal für den p-Kanal-MOS-Transistor 82 OV und dieser Transistor 82 durchgeschaltet. Dadurch wird das Potential an der Ausgangsklemme Oi schnell auf die Quellenspannung Vdd, d.h. auf den Pegel »I« angehoben. Die in F i g. 3a gezeigte Schaltung ist eine NOR-Torschaltung mit zehen Eingängen, die jedoch leicht in eine HAND-Schaltung mit zehn Eingängen umgeformt werden kann, indem alle Transistoren in der Steuerstufe Di gegen p-Kanal-MOS-Transistoren aus getauscht werden, der n-Kanal-MOS-Anreicherungs ^₀ lasttransistor 81 gegen einen p-Kanal-MOS-Anretcherungstransistor, der p-Kanal-Tran&istor 82 gegen einen n-Kanal-MOS-Transistor, die der Spannungsquellen klemme Si zugeführte Spannung gegen Massepotential und die Drain-Spannung des p-Kanal-MOS-Transistors in der Steuerstufe gegen die Spannung Vdd (z. B. 5 V) Wenn, abgesehen von dem komplementären Inverter 90. alle Komponenten umgekehrt werden, wird eine NAND-Torschaltung mit zehn Eingängen erhalten Ferner kann eine N AND-Schaltung mit zehn Eingängen erhalten werden, wenn in der Schaltung gemäß F i g. 3a alle Eingangssignale über Inverter zugeführt werden und auch das Ausgangssignal über einen Inverter abgenommen wird.

Bei der in Fig. 3a gezeigten Ausführung ist ein p-Kanal-MOS-Anreicherungstransistor 81, dessen Gate-Elektrode an einer Spannungsquelle liegt, als Last verwendet. In den F i g . 4 bis 7 sind andere Ausführungen einer NOR-Torschaltung mit zehn Eingängen dargestellt, die unterschiedliche Schaltungselemente als Last verwenden, während die Steuerstufe Di. der komplementäre MOS-Inverter 90 und der p-Kanal-MOS-Transistor 82 mit den entsprechenden Schalungselementen der Schaltung gemäß Fig. 3a übereinstimmen.

In der Schaltung gemäß Fig.4 wird die Last von einem n-Kanal-MOS-Anreicherungstransistor 91 gebildet, dessen Gate-Klemme mit einer gesonderten Spannungsquelle Ss verbunden ist. In der Schaltung gemäß F i g. 5 bildet ein n-Kanal-MOS-Anreicherungstransistor 101 die Last, dessen Gate-Elektrode mit der Ausgangsklemme Oi verbunden ist. In der Schaltung gemäß Fig.6 wird die Last von einem gewöhnlichen p-Kanal-MOS-Anreicherungstransistor 11 gebildet. dessen Gate-Elektrode an Masse oder Erde liegt. In der Schaltung gemäß Fig. 7 bildet ein Widerstand 121 (z.B. 100 kil) die Last. Die Ansprechcharakteristiken der in den Fig.4 bis 7 gezeigten Schaltungen sind nahezu dieselben wie die der Schaltung gemäß Fig. 3a. Andererseits kann eine NAND-Schaltung mit zehn Eingängen erzielt werden, wenn die Spannungsquelle umgekehrt wird, die n-Kanal-MOS-Transistoren in der Steuerstufe gegen p-Kanal-MOS-Transistoren ersetzt werden und der p-Kanal-MOS-Transistor 82 gegen einen n-Kanal-MOS-Transistor ausgetauscht wird (in den Schaltungen gemäß den Fig.4 und 5 wird der MOS-Last-Transistor91 oder 101 gegen einen p-Kanal-MOS-Anreicherungstransistor ersetzt). Aus der Schal tung nach Fig.6 wird eine ähnliche NAND-Torschaltung mit zehn Eingängen, wenn ein n-Kanal-MOS-Verarmungstransistor, dessen Gate-Elektrode mit der Quellenspannung Vdd beaufschlagt wird, als Last verwendet wird. Aus der Schaltung gemäß F i g. 7 kann nur dadurch eine NAND-Schaltung mit zehn Eingängen werden, daß die Polarität der MOS-Transistoren in der Steuerstufe und des p-Kanal-MOS-Transistors 82 gewechselt wird, da ein Widerstand die Last darstellt.

Die Ergebnisse des Vergleichs der Betriebseigenschaften der NOR-Schaltung mit zehn Eingängen gemäß F i g . 3a und der NOR Schaltung mit drei Eingängen gemäß F i g 2b in F i g. 8 gezeigt, in der die Abszisse die Zeit repräsentiert, während die Ordinate das Verhältnis von Ausgangsspannung VOu/ zu Quellenspannung Vdd (Van/ Vdd) repräsentiert. F i g. 8 zeigt insbesondere den Zusammenhang des Verhältnisses der Ausgangsspannung zur Quellenspannung vom Pegel »0« zum Pegel »1« in bezug auf die Zeit. Die Quellenspannung wurde auf 5 V eingestellt, während die Gesamtlastkapazität Ci auf 0.2 pF eingestellt wurde Die gestrichelt dargestellten Kurven A und B repräsentieren das Ansprechen der NOR-Torschaltung gemäß Fig 2b. wenn der Drain (Senkcn)-Strom auf 5OuA b/w 10 μΑ einstellt wird Zu der Schaltung gemäß F1 g. 2b muß bemerkt werden, daß die Ausgangsspannung die Quellenspannung nicht vollkommen erreicht. Gemäß der Kurve A dauerte es etwa

Φ,05 Mikrosekunden, bis die Ausgangsspannung die Hälfte der Quellenspannung Vdd erreichte. Gemäß der Kurve B. bei der der Drain-Strom auf 10 μΑ reduziert War, dauerte es etwa 0,5 Mikrosekunden (nicht dargestellt), bis die Ausgangsspannung den halben Wert der Quellenspannung Vdd erreichte. Der Drain-Strom In (und damit der Leistungsverbrauch) muß somit bei 0er Schaltung gemäß F ig. 2b hinreichend erhöht Werden, um ein schnelles Schalten zu erreichen.

Die ausgezogen dargestellten Kurven C und D repräsentieren das Ansprechen der Schaltung gemäß Fig. 3a, in der der Drain-Strom /«auf 50 μΑ bzw. 10 μΑ eingestellt wurde. Nach der Kurve C(Id = 50 μΑ) betrug die Zeit, in der die Ausgangsspannung V_UUi zum Ansteigen von 10 auf 90% der Quellenspannung Vdd benötigte, d. h. die Anstiegs- oder Ausschaltzeit, etwa 0,015 μ/sec. Nach der Kurve D(In = 10 μΑ) war die für das Erreichen des halben Werts der Quellenspannung erforderliche Zeit dieselbe wie bei der Schaltung gemäß Fig. 2b. wenn der Drain-Strom auf 50 μΑ eingestellt war. Um also bei der Schaltung gemäß Fig. 3a die gleiche Schaltzeit wie bei der Schaltung gemäß F i g. 2b bei Id = 50 μ μΑ erzielen, kann der Drain-Strom /oauf '/s, d. h. auf 10 μΑ, reduziert werden.

Der Grund für dieses Beschleunigen des Schaltens kann in folgendem gesehen werden. Bei der Schaltung gemäß F i g. 3a dient der n-Kanal-MOS-Lasttransistor ti nur als Trigger für das Schalten des MOS-Konverters •0, während der komplementäre MOS-lnverter 90 einen Hochgeschwindigkeits-Schaltvorgang einleitet und die Ausgangsklemme Oi über den p-Kanal-MOS-Transistor 82 schnell auf die Quellenspannung Vdd bringt. Die Schaltgeschwindigkeit kann auf diese Weise angehoben werden. Gewöhnlich können im Hinblick auf den Schaltungsbetrieb nur solche MOS-Transistoren als MOS-Lasttransistoren 34 und 81 verwendet werden, die eine weit kleinere Steilheit (gm) besitzen. In der Schaltung gemäß Fig. 2b war die Betriebsgeschwindigkeit daher unvermeidbar niedrig. In der Schaltung gemäß Fig. 3a kann die Steilheit gm des p-Kanal-MOS-Transistors 82 jedoch größer (beispielsweise 5fach) als die des MOS-Lasttransistors 81 gewählt werden, so daß die Schaltgeschwindigkeit stark erhöht werden kann. Da insbesondere der p-Kanal-MOS-Transistor 82 nur dann durchgeschaltet wird, wenn alle MOS-Transistoren in der Steuerstufe Di gesperrt sind, kann der p-Kanal-MOS-Transistor 82 eine größere Steilheit gm aufweisen als der MOS-Lasttransistor 81. Bei der Schaltung gemäß F i g. 3a besteht daher keine Notwendigkeit für eine genaue Steuerung des Verhältnisses der Widerstände in der Steuer- und der Laststufe und beim Befestigungsprozeß beim Integrieren der Schaltung. Diese Schaltung ist ferner verhältnislos, so daß die Ausgangsspannung nicht unter der Quellenspannung bleibt und sich ideal zwischen 0 V und der Quellenspannung ändert, was aus den Kurven A und B der F i g. 8 ersichtlich ist.

Ferner ist in Fig.9 ein Vergleich der Schaltgeschwindigkeit der Schaltungen gemäß Fig. 7 und 2e. die einen Widerstand 121 bzw. 64 als Last verwenden, gezeigt. Die Abszisse und die Ordinate repräsentieren die Zeit bzw. das Verhältnis Vom/ Vdd wie in F i g. 8. In Fig.9 repräsentiert die gestrichelte Kurve A das Verhalten der Schaltung gemäß Fig.2e bei Id = 50 μΑ und die ausgezogene Kurve B das Verhalten der Schaltung gemäß F ig. 7 bei Id — 50 μΑ. In beiden Fällen beträgt der Widerstand 64 bzw. 121 100 kQ. Aus den Kurven A und B wird deutlich, daß die Ausschaltzeit der Schaltung gemäß Fig. 7 auf weniger als ¹A der Ausschaltzeit der Schaltung gemäß Fig.2e reduziert ist.

Aus der obigen Beschreibung wird deutlich, daß bei der vorliegenden integrierten MOS-Halbleiterschaltung mit einer Mehreingangs-Torschaltung die Anzahl der Zwischenverbindungen so weit wie möglich reduziert ist, wobei den Anforderungen nach hoher Geschwindigkeit und niedrigem Leistungsverbrauch hinreichend entsprochen ist.

Mit der Erfindung wird somit eine Torschaltung mil einer Mehrzahl von Gate-Eingängen zur Verwendung in NAND-, NOR- oder ROM-Schaltungen, die die Basis aller logischen Schaltungen darstellen, geschaffen; die erfindungsgemäße integrierte MOS-Halbleiterschal tung enthält eine Last aus einem Widerstand oder einerr MOS-Transistor, eine Steuerstufe (Treiberstufe) mii einer Mehrzahl von MOS-Transistoren für eine Mehrzahl von Eingangssignalen und einer Ausgangs klemme, einem weiteren MOS-Transistor, desser Leitungstyp sich von dem der MOS-Treibertransistorer unterscheidet, und einen komplementären MOS-Inver ter, der das Ausgangssignal dieser Torschaltung ah Eingangssignal erhält und sein Ausgangssignal dei Gate-Elektrode des anderen MOS-Transistors de; anderen Leitungstyps zuführt. Dieser Aufbau begründe eine Verminderung der Anzahl der Zwischenverbindun gen zwischen den zusammengesetzten Schaltungsele menten, wobei ein niedriger Leistungsverbrauch unc eine hohe Betriebsgeschwindigkeit zusammen mit de Einfachheit der Schaltungskonstruktion erzielt werden.

Hierzu 5 Blatt Zeichnungen

Claims (5)

Patentansprüche: 2341

1. Integrierte MOS-Halbleiterschaltung mit einer Torschaltung, welche in einer Steuerstufe eine Mehrzahl von MOS-Transistoren eines bestimmten Leitungstyps, die in Parallelschaltung zwischen einer gemeinsamen Ausgangsklemme und einer gemeinsamen Spannungsquellenklemme liegen und deren •Gate-Elektroden jeweils mit einer gesonderten jo Eingangsklemme verbunden sind, und eine zwischen der Ausgangsklemme und einer zweiten Spannungsquellenklemme Jiegende Last aufweist, dadurch gekennzeichnet, daß die Last aus nur einem Schaltungselement (81; 91· !Ot; 111; 121) besteht und daß zwischen der Ausgangskiemme (Ch) und der zweiten Spannungsquellenklemme (Sj) ein MOS-Transistor (82) des zu den MOS-Transistoren (71 bis 80) der Steuerstufe (Di) entgegengesetzten Leitungstyps sowie ein komplementärer MOS-Inverter (90) liegt, dessen Ausgang mit der Gate-Elektrode des MOS-Transistors (82) des zu den MOS-Transistoren der Steuerstufe entgegengesetzten Leitungstyp verbunden ist.

2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Last aus einem MOS-Anreicherungstransistor (81) desselben Leitungstyps wie die MOS-Transistoren (71 bis 80) der Steuerstufe (Di) besteht, dessen Drain- und dessen Gate-Elek trode gemeinsam an der zweiten Spannungsquellenklemme (57) liegen.

3. Halbleiterschaltung nach Anspruch I, dadurch gekennzeichnet, daß die Last aus einem MOS-Anreicherungstransistor (91) besteht, der denselben Leitungstyp wie die MOS-Transitoren (71 bis 80) der Steuerstufe (Di) aufweist und dessen Gate-Elektrode mit einer gesonderten Spannungsquelle (Sis) verbunden ist.

4. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Last aus einem MOS-Anreicherungstransistor(lOl) besteht, dessen Leitungstyp sich von dem der MOS-Transitoren (71 bis 80) der Steuerstufe (Di) unterscheidet und dessen Gate-Elektrode mit der Ausgangsklemme (Oi) verbunden ist.

5. Halbleiterschaltung nach Anspruch I, dadurch gekennzeichnet, daß die Last aus einem ohmschen Widerstand (121) besteht.