DE2309532A1

DE2309532A1 - Analog/digital-wandler

Info

Publication number: DE2309532A1
Application number: DE19732309532
Authority: DE
Inventors: Philip Richard Bell
Original assignee: Marconi Co Ltd
Current assignee: BAE Systems Electronics Ltd
Priority date: 1972-02-24
Filing date: 1973-02-26
Publication date: 1973-08-30
Also published as: DE2309532B2; AU5239973A; GB1360943A; IT984392B; US3887911A

Description

Patentanwalt Dlpi.-Ing. EBERHARD EISELE 22. Februar 1973 Ehlngen · AmWenzetateln 63 ·*? ^f/*^oe

T»Mon (07391) 6472

The Marconi Company Limited Marconi House, New Street

Chelmsford. Essex. CM1 1 PL· GROSSBRIIANNIM

Digital/Analog-Wandler

Die Erfindung betrifft einen Digital/Analog-Wandler, -er nach einer aus einzelnen geradlinigen Segmenten zusammengesetzten Kennlinie arbeitet. Insbesondere handelt es sich um einen Digital/Analog-Wandler zum Dekodieren von Daten, die bei der Pulskodemodulation (PCM) auftreten.

Wie bekannt, enthalten die dekodierten Analogsignale wegen der digitalen Natur der dem Digital/Analog-Wandler zugeführten Information unvermeidlicherweise ein sogenanntes Quantisierungsrauschen von größerem oder geringerem Ausmaß. Das erklärt sich dadurch, daß ein bestimmtes Digitalsignal nur einen ganz bestimmten diskreten Signalpegel ergeben kann. Oft ist die Anordnung so getroffen, daß eine verhältnismäßig große Anzahl

309835/1130

Digitalwerte den Analogsignalen mit geringer Amplitude zugewiesen sind, während eine verhältnismäßig kleine Anzahl Digitalwerte zu den Analogsignalen mit hoher Amplitude gehören. Auf diese Weise wird der Einfluß des Quantisierungsrauschens bei niedrigen Signalpegeln reduziert, wo die Wiedergabetreue am wichtigsten und die Empfindlichkeit gegen Verzerrungen am größten ist. Daraus folgt, daß die Beziehung zwischen den einzelnen Digitalwerten und den entsprechenden Analogsignalamplituden nicht linear ist, sondern einer gewöhnlich als Kompandierungsregel bezeichneten Regel entspricht. Ein Beispiel einer Kompandierungsregel, die als Segmentregel bezeichnet werden kann, ist in Fig. 1 gezeigt. Hierin ist die Darstellung bestimmter Analogsignalamplituden den entsprechenden Digitalwerten gegenübergestellt, wobei in diesem Fall die Digitalwerte wie gewöhnlich binär kodiert sind. Es sind nur positive Werte der Segmentregel dargestellt. Die Regel umfaßt Jedoch auch die gleiche Kurve in einer um 180° gedrehten Lage, so daß sie im dritten Quadrant liegt und negative Spannungen einschließt.

Ein früher vorgeschlagenes Verfahren zum Dekodieren von Digitalsignalen benutzt einen Rampen- oder einen Treppengenerator, der von einem eingegebenen Impuls in Betrieb gesetzt und der dann gestoppt wird, wenn die Größe seines Ausgangssignales dem Digitalwert entspricht. Das Ausgangssignal durchläuft deshalb alle möglichen Werte (in der Reihenfolge zunehmender Werte), bis der richtige Wert erreicht ist. Da die Anzahl der Digitalwerte groß ist, kann dies eine zeitaufwendige Aufgabe sein. Außerdem ist üblicherweise jedem Dekodierungsprozeß eine bestimmte Zeitspanne für Synchronisierungszwecke zugewiesen, so daß das entstehende Analogsignal nicht abgerufen wird, bis diese spezifische Zeitspanne abgelaufen ist. Wo daher das Digitalsignal einen niederen Wert hat, muß das Analogsignal eine verhältnismäßig lange Zeit aufrechterhalten, d.h. auf einem konstanten Wert gespeichert werden. Die für jeden Dekodierungsprozeß erforderliche Zeit bestimmt a\ißerdem auch die Maximalgeschwindigkeit, mit der Digitalwerte in den Wandler eingegeben werden können.

309835/1130

Die Erfindung zielt darauf ab, verbesserte Digital/Analog-Vandler zu schaffen, die prinzipiell schneller sind als die oben beschriebenen Anordnungen.

Siese8 Ziel wird bei einem Digital/Analog-Wandler der einleitend näher bezeichneten Gattung erfindungsgemäß erreicht durch eine Einrichtung zur Eingabe eines Digitalwertes, der in ein Analogsignal umgewandelt werden soll, eine Einrichtung zum Prüfen dieses Digitalwertes, um zu bestimmen, auf welchem der einzelnen geradlinigen Segmente das Analogsignal liegen wird, eine Einrichtung, welche bewirkt, daß die Geschwindigkeit des linearen Anstiegs der Steigung des betreffenden geradlinigen Segments entspricht und daß diese Anstiegsgeschwindigkeit konstant gehalten wird, bis der erstrebte Analogsignalwert erreicht ist.

Das linear ansteigende Signal stellt ein Treppenprofil oder eine geradlinige Hampe dar, da das Ausgangssignal bei einem gegebenen Digitalwert auch nur einen einzigen Wert hat. Vorzugsweise wird das linear ansteigende Signal repräsentiert von einer geradlinigen Hampe, die dem beim Laden eines Kondensators mittels einer Konstantstromquelle erhaltenen Spannungsanstieg entspricht.

Die Einrichtung zum Erzeugen des genannten linear ansteigenden Signals besteht vorzugsweise aus einer Mehrzahl von Konstantstromgeneratoren, einer Einrichtung zum wahlweisen Inbetriebsetzen der KonstantStromgeneratoren in Abhängigkeit davon, auf welchem der einzelnen Segmente das Analogsignal liegen wird, und einer Einrichtung zum Kombinieren oder Auswählen der von den wahlweise in Betrieb gesetzten Konstantstromgeneratoren gelieferten Ströme, wobei der kombinierte oder ausgewählte Strom zum Aufladen des Kondensators benutzt wird·

30 98 35/1130

Der Kondensator kann immer auf Spannungen der gleichen Polarität aufgeladen werden, in welchem Falle die Spannung nachfolgend invertiert wird, wenn ein Ausgangsanalogsignal der anderen Polaritä*· erforderlich ist. Alternativ kann der Kondensator aber auch direkt auf eine Spannung der erforderlichen Polarität aufgeladen werden. Im letzteren Fall ist die Anordnung so getroffen, daß die Richtung des zum Aufladen des Kondensators benutzten kombinierten oder ausgewählten Stromes umkehrbar ist.

Bei einer Ausführungsform der Erfindung wird der Teil eines eingegebenen Digitalwertes, der anzeigt, an welcher Stelle innerhalb eines bestimmten Segments das Analogsignal liegt, mit dem Inhalt eines DigitalZählers verglichen. Dieser Zähler wird so lange angehalten, wie das linear ansteigende Signal braucht, um zu dem niedersten Pegel des betreffenden geradlinigen Segments anzusteigen, so daß der Zähler erst dann von Null an zu zählen beginnt, wenn das linear ansteigende Signal diesen Pegel erreicht hat.

Wenn das betreffende geradlinige Segment das erste oder niederste Segment ist, ist die Zeitverzögerung gleich Null (abgesehen von der konstanten 1/2-bit-Verzögerung, auf die unten noch eingegangen wird).

Bei einer anderen vorteilhaften Ausführungsform der Erfindung wird der Teil eines eingegebenen Digitalwerts, der anzeigt, an welcher Stelle innerhalb eines bestimmten Segments das Analogsignal liegt, in der Weise mit dem Inhalt eines Digitalzählers verglichen, daß der Start des Vergleichs so lange hinausgezögert wird, wie das linear ansteigende Signal braucht, um zu dem niedersten Pegel des betreffenden geradlinigen Segmente anzusteigen, so daß der Vergleiehevorgang erst beginnt, wenn das linear ansteigende Signal diesen niedersten Wert erreicht hat.

309835/1 130

Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnung näher beschrieben. Im einzelnen zeigt:

Pig. 1 eine Darstellung der positiven Hälfte einer Kom-

pandierungskennlinie,
Pig. 2 ein erläuterndes Diagramm,
Pig. 3 eine Ausführungsform eines Digital/Analog-Wandlers

nach der Erfindung und
Fig. 4 und 5 Abwandlungen desselben.

Fig. 1 zeigt wie erwähnt eine Darstellung einer Kompandierungskennlinie. Die Spannung u ist die höchste erzielbare Ausgangsspannung, und die ausgezogene Kurve zeigt die Beziehung zwischen den verschiedenen Bruchteilen von ix_mov und unterschiedlichen Werten eines Binärkodes. Dabei sind nur solche diskreten Werte der Ausgangsapannung erhältlich, die einer bestimmten Binärzahl entsprechen. Der gezeigte Binärkode hat acht Stellen. Von diesen bestimmt die erste Stelle die Polarität, die nächsten drei bestimmen ein geradliniges Segment (1)....(8) der Kurve, und die letzten vier Stellen bestimmen den Spannungspegel (d.h. einen quantisierten Pegel) auf diesem Segment. Die ersten beiden Segmente haben, was oft der Fall ist, gleiche Steigungen, und bei den nachfolgenden Segmenten wachsen die Steigungen in geometrischer Progression an, d. h. die Steigung des Segments (3) ist doppelt so groß wie diejenige des Segments (2), die Steigung des Segments (4) ist doppelt so groß wie diejenige des Segments (3) usw. Die Verwendung von vier Stellen zum Bestimmen eines Spannungspegels auf einem Segment erlaubt die Anwendung von sechzehn diskreten Pegeln oder Quantisierungsschritten auf jedem Segment. Es ist noch zu bemerken, daß die Größe jedes Quantisierungsschrittes von der Steigung des Segments, auf dem er sich vollzieht, abhängig ist.

309835/1 130

Die Fig. 2 zeigt ein erläuterndes Diagramm, das im Grunde genommen eine Kompandierungakennlinie ist, bei der die Bruchteile von u__o„ über Zeiteinheiten aufgetragen sind, wobei die Zeiteinheiten die Taktperioden eines Oszillators sind. Es sei bemerkt, daß die Kurve nach Pig. 2 weniger Segmente mit verschiedenen Steigungen enthält als die Kompandierungskennlinie der Pig. 1. Dies rührt daher, daß die" Geschwindigkeit, mit der der analoge Spannungspegel ansteigt, auf zwei verschiedene Arten gesteuert werden kann; dies wird aus der Beschreibung der Wirkungsweise des in Fig. 3 gezeigten Wandlers deutlioh. Kurz gesagt wird der analoge Spannungspegel angehoben, bis der einem bestimmten Digitalwert entsprechende Pegel erreicht ist. Der Spannungspegel kann mit konstanter Geschwindigkeit angehoben werden bei gleichzeitiger Verlängerung des Zeitintervalls zwischen den kodierten Pegeln der verschiedenen Segmente, um so der Kompandierungsregel zu entspreche.·!. Alternativ kann jedoch auch das Zeitintervall zwischen den kodierten Pegeln konstant gehalten und die Steigung der Spannungsrampe vergrößert werden. Um eine wirtschaftliche und einfache Schaltung zu erreichen, wird erfindungsgemäß eine Kombination dieser beiden Verfahren benutzt.

Nach Fig. 3 gelangt der eingegebene Digitalwert, hier eine achtstellige Binärzahl, auf ein Register 1, das acht Eingänge 2 bis 9 hat. Es ist mit acht Ausgängen versehen, von denen jeder einer Stelle der Binärzahl zugeordnet ist. Falls gewünscht, kann anstelle der acht parallelen Eingänge auch ein einziger Serieneingang vorgesehen werden. Wie gezeichnet, wird die erste (bedeutungsvollste) Stelle des Binärkodes am rechten Ende des Registers gespeichert und die letzte (am wenigsten bedeutungsvolle) Stelle am linken Ende. Die erste Stelle ist mit einem Polaritätswähler 10 verbünden, der zwei Ausgänge hat, von denen jeder mit

309835/1 130

einem Schalter 11 bzw. 12 verbunden ist. Die nächsten drei Stellen (sie bestimmen das Segment der Kompandierungskennlinie) sind mit einem Stromwähler 13 verbunden, der vier Konstantstromgeneratoren 14, 15, 16 und 17 steuert. Sie Bind alle mit einem Kondensator 18 verbunden, dessen andere Seite geerdet ist. Der Kondensator 18 ist mit einem Überbrückungsschalter 20 versehen. Die vier Konstantstromgeneratoren sind auch mit zwei Verstärkern 21 und 22 verbunden; der Verstärker 21 hat den Verstärkungsfaktor 1 und ist mit dem Schalter 11 verbunden, und der Verstärker 22 hat einen Verstärkungsfaktor -1 (d. h. er bewirkt eine Polaritätsumkehrung) und ist mit dem Schalter 12 verbunden. Die letzten vier Stellen sind mit einem vierstelligen Digit alkomparat or 23 verbunden, an den auch ein vierstelliger Binärzähler 24 angeschlossen ist. Der Zähler 24 ist über einen Kontakt eines Frequenzwählschalters 25 mit einem Taktgeber 26 verbunden; ein Frequenzhalbierer 27 ist zwischen dem Taktgeber 26 und dem anderen Kontakt des Frequenzwählschalters 25 eingeschaltet. Der Zähler 24 wird von einem Startdekodierer 28 über eine 16-bit-Verzögerungsschaltung 29 und eine 1/2-bit-Verzögerungsschaltung 30 gesteuert. Die 16-bit-Verzögerungssohaltung ist mit einem Umgehungsschalter 31 versehen.

Der Frequenzwählschalter 25 und der Umgehungsschalter 31 werden von einem Frequenzwähler 32 bzw. von einer Umgehungesteuerschaltung 33 gesteuert, welohe beide mit den drei Stellen des Registers 1 verbunden sind, die das Segment der Kompandierungskennlinie bestimmen.

Die Wirkungsweise der Schaltung wird unter weiterer Bezugnahme auf die Figuren 1 und 2 erläutert. Die ausgezogene Kurve der Fig. 2 besteht aus vier geraden Linien, und diese entsprechen den Strömen I₁ bis I. der zugehörigen Konstant-

309835/1130

stromgeneratoren 14 bis 17· Die Ströme sind so gewählt, daß I₂ = 2 I₁, I, ■ 8 I₁ und I^ . 32 I₁ ist. Für die Seg- . mente (4), (6) und (8) wird die Zählfrequenz halbiert, so daß die Ausganges^ onung sich verdoppelt, während der Zähler seine sechzehn Zustände durchläuft. Bei den Segmenten' (5), (5) bzw. (7) durchläuft er diese Zustände mit normaler Taktfrequenz. La durch die eingegebene Binärzahl festliegt, auf welcher der vier Neigungen oder auf welchem der Segmente die letztlich erhaltene Spannung liegt, ist die Anordnung so getroffen, daß die Ausgangsspannung an einem der Punkte A, B, C oder D beginnt und sich in einer einzigen geraden Linie aufwärts bewegt. Auf diese Weise kann in 64 Taktperioden des Taktgebers jeder quantisierte Pegel in jedem Segment erreicht werden, wogegen bei den bisher bekannten Wandlern hierzu 176 mögliche Taktperioden nötig waren (die Figuren 1 und 2 enthalten nicht die durch die Verzögerungsschaltung erzeugte 1/2-bit-Verzögerung). Aus Fig. 2 geht klar hervor, daß mit Ausnahme der ersten Steigung sechzehn Taktperioden vergehen, bevor der Spannungspegel die ausgezogene Kurve erreicht. Wenn daher eine Binärzahl eingegeben wird (annahmegemäß nicht Segment 1 oder 2), dann wird aufgrund der segmentspezifischen Stellen durch Erzeugung eines bestimmten Konstantstromes mittels eines Stromwählers 13 eine Steigung ausgewählt^ und sechzehn Taktimpulse bringen die Ausgangsspannung zum Anfang des gewünschten Segments (bei den Segmenten (3), (5) und (7) mit der Taktfrequenz und bei den Segmenten (4), (6) und (8) mit der halbierten Taktfrequenz). Wenn der gewünschte kodierte Pegel in dem unteren der beiden Segmente gleicher Steigung liegt, wird die Taktfrequenz benutzt, während die halbierte Taktfrequenz benutzt wird, wenn das obere Segment angestrebt wird.

Die 1/2-bit-Verzögerungsschaltung 30 ist vorgesehen, um durch die Quantisierung des Kodierungsprozesses eventuell hereingebrachte Fehler möglichst gering zu halten.

309835/1 130

J)ie naohfolgende Tabelle gibt die Anzahl der Zyklen wieder, die der Taktgeber braucht, um den xten quantisierten Pegel auf einem bestimmten Segment zu erreiohen«

	Binärstellen	Strom	erforderliohe	X H
Segment	für Segment		Zyklen	■ X H
1	000	h		X H
2	001		16 +	X H
3	010		16 +	X H
4	011		2 (16 +	X H
VJl	100	I-	16 +	X -4
6	101		2 (16 +	X H
7	110	V	16 +
8	111	2 (16 +	κ 1/2
		h 1/2
- 1/2
> 1/2)
- 1/2
> 1/2)
- 1/2
η 1/2)

So werden beispielsweise die Segmente (4), (6) und (8) von (16 + χ + 1/2) Zyklen der halben Taktfrequenz erzeugt.

Nachfolgend wird ein Beispiel der Wirkungsweise des Wandlers naoh Fig. 3 gegeben. Es sei angenommen, daß in das Register 1 die Binärzahl 11010001 eingegeben wird. Die erste Stelle ist 1. Dies wird von dem Polaritätswähler erfaßt, der den Sohalter 11 schließt und den Sohalter öffnet, so daß eine positive Ausgangsspannung erhalten wird. Die das Segment bestimmenden Stellen sind 101. Sie erfordern einen Strom I-, was vom Stromwähler 13 festgestellt wird, der deshalb den Konstantstromgenerator 16 einschaltet.

Da die Ziffern 101 dem Segment (6) zugeordnet sind, muß der Frequenzhalbierer 27 eingeschaltet werden. Der Frequenzwähler 32 erfaßt deshalb die Ziffern 101 und betätigt den Sohalter 25. Da der Startpunkt für den Zähler 24 der

309835/1130

Punkt C in Pig. 2 ist, ist eine 16-bit-Verzögerung erforderlich, und deshalb ist uie Anordnung so getroffen, daß auoh die Umgehungeeteuersohaltung 33 die Ziffern 101 erfaßt und den Sohalter 31 auf die 16-bit-Verzögerungsachal- ' tung 29 umlegt.

Wenn der Zählvorgang beginnen soll, wird ein Synchronisie-rrungssignal auf den Startdekodierer 28 und den Taktgeber 26 gegeben. Die Form und der Ursprung des Synohronisierungssignals hängt von dem verwendeten System ab, jedoch muß es jedesmal neu erzeugt werden, wenn eine Binärzahl in das Register 1 eingegeben wird. Die Synohronisierungssignalwege sind in gestriohelten Linien angegeben. Der Stromwähler 13 muß ebenfalls mit dem Startdekodierer 28 synchronisiert werden.

Nach einer Gesamtverzögerung von (i6 + 1/2) Zyklen der halben Taktfrequenz beginnt der vierstellige Zähler 24 zu zählen« Zu diesem Zeitpunkt ist das Ausgangssignal des Verstärkers gleich dem untersten Pegel des Segments (6). Der gesuchte Pegel auf dem Segment (6) wird bestimmt durch die vier letzten Stellen, d. h. 0001. Nach einer einzigen weiteren Zählung des Zählers 24 ist somit diese Bedingung erfüllt und der Vergleicher 23 gibt ein Signal ab, das den Stromgenerator 16 stoppt, so daß /on da ab die Ausgangsspannung konstant bleibt. Nachdem der Kondensator 18 durch Sohließen des Sohalters 20 entladen ist, wiederholt sich der ganze Vorgang naoh Eingabe der reichsten Binärzahl.

Somit wird klar, daß die längste zur Durchführung einer Digital-Analog-Wandlung benötigte Zeit erfindungsgemäß 64 Taktperioden beträgt (6:5 Perioden unter Berücksichtigung der 1/2-bit-Verzögerung duroh die Sohaltung 30), wogegen bei den bekannten Wandlern 176 Taktperioden notwendig sind. Dies bedeutet eine erhebliohe Zeitersparnis, ermöglicht die

309835/1 130

Anwendung einer höheren Dateneinlaufgeeohwindigkeit und verringert die ungünstigen Wirkungen einer unerwünschten Entladung des Kondensators in dem Zeitraum vor dem Abruf der Spannung des Kondensators, Bei den Segmenten (3), (5) und (7) beträgt die zum Erreichen des oberen Endes erforderliohe Zeit 32 Taktperioden.

In Fig. 4 ist eine Abwandlung des in Fig. 3 gezeigten D/A-Wandlers dargestellt. Anstatt daß der Polaritätswähler 10 einen der beiden Verstärker 21 oder 22 in Abhängigkeit von der Polarität des zu erzeugenden Analogsignales einschaltet, ist hier die Anordnung so getroffen, daß der Speicherkondensator direkt mit Ladungen richtiger Polarität aufgeladen wird.

Vier Stromquellen sind vorgesehen und mit 414, 415, 416 und 417 bezeichnet. Die Stromquellen weisen Steuerleitungen 41 bis 44 auf, denen vom Stromwähler 13 in Fig. 3 erzeugte Signale zugeführt werden. Jede Stromquelle enthält zwei über Kreuz geschaltete NAND-Gitter 45» 46 mit je zwei Eingängen. Ein Eingang des Gitters 45 ist mit der jeweils zugehörigen Steuerleitung 41 bis 44 direkt verbunden, und ein Eingang des Gitters 46 ist über einen Inverter 47 ebenfalls an die betreffende Steuerleitung angeschlossen. Der Ausgang des Gitters 45 ist an die Steuerelektrode eines Feldeffekttransistors 48 angeschlossen, dessen Abfluß mit seinem Substrat verbunden und an eine + 5 Volt-Spannungsversorgung angeschlossen ist. Die Quelle des Transistors ist über einen Widerstand 50 mit einer positiven Spannungsversorgung +U verbunden. Der Ausgang des Gitters 46 ist mit der Steuerelektrode eines Feldeffekttransistors 49 verbunden, dessen Abfluß einen Konstantstromausgang darstellt. Das Substrat und die Quelle des Transietore 49 sind mit dem Substrat bzw, der Quelle 48 verbunden. Die Transistoren und 49 haben vorzugsweise zusammenpassende elektrische Kennlinien.

309835/1 130

Die Stromquellen 415, 416 und 417 sind genau gleioh aufgebaut wie die Stromquelle 414.

Die Ausgänge der vier Stromquellen 414, 415, 416 und 417 sind miteinander vexounden und an den Emitter eines bipo- laren pnp-Transistors 51 angeschlossen, dessen Basis an eine BezugBspannungsquelle U - angeschlossen ist und dessen Kollektor mit den Emittern zweier weiterer bipolarer pnp-Tranaistoren 52 und 53 verbunden ist. Die Basen der Transistoren 52 und 53 sind jeweils über Widerstände 54 bzw. 55 an eine Spannungsversorgung von + 5 Volt angeschlossen und über Widerstände 56 und 57 mit Klemmen 58 bzw. 59 verbunden. Diese beiden Klemmen werden an die Ausgänge des Polaritätswählers 10 der Fig. 3 angeschlossen. Der Kollektor des Transistors 52 ist mit dem Kondensator 18 und mit einem Strominverter 60 verbunden, der innerhalb einer gestrichelten Umgrenzung dargestellt ist. Der Strominverter 60 enthält zwei bipolare npn-Transistoren 61 und 62, deren Basen miteinander und mit dem Kollektor des Transistors 62 verbunden sind. Die Emitter der Transistoren 61 und 62 sind über Widerstände 63 und 64 mit einer negativen Spannungsversorgung -U verbunden.

Betraohtet man die Stromquelle 414, so wird, wenn ein einer logisohen 0 entsprechendes Potential an die Leitung 41 angelegt wird, der Transistor 48 in seinen niohtleitenden Zustand gebracht und der Transistor 49 wird leitend und stellt die Verbindung vom Widerstand 50 zum Transistor 51 her, welch letzterer als Stromquelle dient. Wenn mehrere Stromquellen 414, 415, 416 und 417 eingeschaltet sind, liefert der Transistor einen Strom, der gleich der Summe der Einzelströme ist. Die Transistoren 52 und dienen dazu, wahlweise die Polarität der Spannung auf die der Kondensator 18 aufgeladen ist, zu ändern. Wenn ein

309835/1130

einer logischen 0 entsprechendes Potential an die Klemme angelegt wird» wird der Transistor 52 leitend und wirkt als Stromverstärker mit dem Verstärkungsfaktor 1 zum positiven Aufladen des Kondensators 18. Die Transistoren und 53 sind niemals gleichzeitig leitend. Wenn ein einer logischen 0 entsprechendes Potential an die Klemme 59 angelegt wird, dann leitet der Transistor 53, und der dem Transistor 62 zufließende Strom fließt weiter zu dem Widerstand 64 und zwingt die Basis des Transistors 62,ein Potential anzunehmen, das dem durch diesen Transistor fließenden Strom entspricht. Die Transistoren 61 und 62 sind zusammenpassend ausgesucht, so daß sie bei gleiohem Potential an ihren Basen auoh die gleiohen Ströme führen. Der Strom duroh den Transistor 61 wird aus dem Kondensator 18 abgezogen, da der Transistor 52 niohtleitend ist, so daß sioh ein negatives Ausgangssignal ergibt. Das Ausgangesignal des Kondensators 18 wird über Klemme 64 herausgeführt und stellt das erstrebte Analogsignal dar.

Eine weitere Abwandlung des in Fig. 3 dargestellten D/A-Wandlere zeigt Fig. 5· Bei dieser Ausführungsform ist die 16-bit-Verzögerungssohaltung 29 der Fig. 3 weggelassen, und die Taktimpulse werden direkt über die 1/2-bit-Verzögerungsechaltung 30 auf einen fünfstelligen Binärzähler 524 gegeben. Letzterer tritt an die Stelle des bisherigen vierstelligen Binärzählers 24. Die ersten vier Stellen des Zählers 524 werden in genau der gleichen Weise auf einen Vergleicher 523 gegeben, wie auoh der Zähler 24 mit dem Vergleicher 23 verbunden ist. Der Vergleioher 523 weist einen Steuereingang auf, der mit der fünften Stelle des fünfstelligen Binärzählers 524 verbunden ist. Um eine 1/2-bit-Verzögerung zu erreichen, wird der Vergleioher einen halben Zyklus naoh dem Stromstart in Betrieb gesetzt, obwohl dies· fünfte Stelle zunäohst eine logisohe 0 zeigt.

309835/1130

Andernfalls wird der Vergleioher 16 1/2 Zyklen naoh dem Stromstart in Betrieb gesetzt, nämlioh dann, wenn die fünfte Stelle des Zählers 524 eine logisohe 1 zeigt.

Ansprüohe

309835/1130

Claims

22. Februar 1973 125 P/koe

Ansprüche

Digital/Analog-Vandler, der nach einer aus einzelnen geradlinigen Segmenten zusammengesetzten Kennlinie arbeitet, gekennzeichnet durch eine Einrichtung (1) zur Eingabe eines Digitalwertes, der in ein Analogsignal umgewandelt werden soll, eine Einrichtung (13) zum Prüfen dieses Digitalwertes, um zu bestimmen, auf welchem der einzelnen geradlinigen Segmente das Analogsignal liegen wird, eine Einrichtung (14 bis 18) zum Erzeugen eines linear ansteigenden Signals und eine Einrichtung, welche bewirkt, daß die Geschwindigkeit des linearen Anstiegs der Steigung des betreffenden geradlinigen Segments entspricht und daß diese Anstiegsgeschwindigkeit konstant gehalten wird, bis der erstrebte Analogsignalwert erreicht ist.
2. Digital/Analog-Vandler nach Anspruch 1, dadurch gekennzeichnet, daß das linear ansteigende Signal geradlinig rampenförmig ansteigt und aus der beim Aufladen eines Kondensators (18) mittelβ einer Konstantstromquelle (14; 49) erhaltenen Spannung hergeleitet wird.
3. Digital/Analog-Vandler nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtung zum Erzeugen eines linear ansteigenden Signals besteht aus einer Mehrzahl von Konstantstromgeneratoren (14 bis 17)t einer Einrichtung (13) zum wahlweisen Inbetriebsetzen der KonstantStromgeneratoren in Abhängigkeit davon, auf welchem der einzelnen Segmente das Analogsignal liegen wird, und einer Einrichtung zum Kombinieren oder Auswählen der von den wahlweise in Betrieb gesetzten Konstantstromgeneratoren gelieferten Ströme, wobei der kombinierte oder aus gewählte Strom sia Aufladen dee Kondensators (18) benutzt wird«

309835/1130
4. Digital/Analog-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Richtung des zum Aufladen des Kondensators (18) benutzten kombinierten oder ausgewählten Stromes umkehrbar .ist (52. 53).
5· Digital/Analog-Vandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Teil eines eingegebenen Digitalwerteβ, der anzeigt, an welcher Stelle innerhalb eines bestimmten Segments das Analogsignal liegt, mit dem Inhalt eines Digitalzählers (24) verglichen wird, und daß dieser Zähler so lange angehalten wird, wie das linear ansteigende Signal braucht, um zu dem niedersten Pegel des betreffenden geradlinigen Segments anzusteigen, so daß der Zähler erst dann von Null an zu zählen beginnt, wenn das linear ansteigende Signal diesen niedersten Pegel erreicht hat.
6. Digital/Analog-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Teil des eingegebenen Digitalwertes, der anzeigt, an welcher Stelle innerhalb eines bestimmten Segments das Analogsignal liegt, mit dem Inhalt eines Digitalzählers (524) in der Weise verglichen (52J) wird, daß der Start des Vergleichs so lange hinausgezögert wird, wie das linear ansteigende Signal braucht, um zu dem niedersten Pegel des betreffenden geradlinigen Segmente anzusteigen, so daß der Vergleichsvorgang erst beginnt, wenn das linear ansteigende Signal diesen Pegel erreicht hat.

309835/1130