DE2255508A1 - Verfahren zum epitaktischen aufwachsen einer duennen, gut leitenden halbleiterschicht - Google Patents

Verfahren zum epitaktischen aufwachsen einer duennen, gut leitenden halbleiterschicht

Info

Publication number
DE2255508A1
DE2255508A1 DE19722255508 DE2255508A DE2255508A1 DE 2255508 A1 DE2255508 A1 DE 2255508A1 DE 19722255508 DE19722255508 DE 19722255508 DE 2255508 A DE2255508 A DE 2255508A DE 2255508 A1 DE2255508 A1 DE 2255508A1
Authority
DE
Germany
Prior art keywords
substrate
layer
thin
doped
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19722255508
Other languages
English (en)
Inventor
Wilhelm Walter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2255508A1 publication Critical patent/DE2255508A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Verfahren zum epitaktischen Aufwachsen einer dünnen, gut leitenden Halbleiterschicht
Die Erfindung betrifft ein Verfahren zum epitaktischen Aufwachsen einer dünnen, dotierten Halbleiterschicht, in der die Ladungsträger eine große Beweglichkeit haben, auf ein Halbleitersubstrat, wobei die Epitaxieschicht sich in ihrer Dotierung vom Substrat unterscheidet.
Verfahren zum Aufwachsen von Epitaxieschichten auf einkristalline Substrate sind bekannt. Dabei ist zu beachten, daß jedes einkristalline Substrat infolge der vorhergehenden mechanischen Bearbeitung mit Fehlern, wie z. B. Versetzungen, behaftet ist. Diese Fehler wirken in die Epitaxieschicht hinein und erst wenn der Abstand zur Substratoberfläche mehrere tausend Angström beträgt, ist die Wirkung dieser Fehler nicht mehr festzustellen. Diese Fehler beeinträchtigen die elektrischen Eigenschaften, wie z. B. die Beweglichkeit der Ladungsträger, der Epitaxieschicht. Da jedoch Epitaxieschichten normalerweise mehrere μ dick sind, ist diese Beeinträchtigung zu vernachlässigen.
301825/0999
Seit jedoch die Feldeffekttransistoren immer größere Bedeutung erlangen, gewinnen dünne Epitaxieschichten, die die Funktion der Kanalschicht haben, und die nur etwa 1000 2 dick sind, zunehmend an Interesse. Bei Schichten dieser Dicke kann aber die Beeinträchtigung der elektrischen Eigenschaften durch die vom Substrat induzierten Fehler nicht mehr toleriert werden.
Es ist die Aufgabe der Erfindung, dotierte Epitaxieschichten aufzuwachsen, deren Dicke in der Größenordnung von ICXX) 8 liegt und die frei sind von durch das Substrat induzierte und die elektrischen Eigenschaften der Schicht beeinträchtigenden Fehlern.
Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art dadurch gelöst, daß zunächst eine Schicht mit derselben Dotierung wie das Substrat auf dieses aufgewachsen wird und daß dann, nachdem der Anteil des DotierungsStoffs in der gasförmigen Reaktionsmischung geändert worden ist, eine dünne Schicht aufgewachsen wird.
Bei richtiger Dimensionierung der Zwischenschicht ist sichergestellt, daß die die elektrischen Eigenschaften der Schicht beeinträchtigenden Fehler eliminiert sind, bevor das Aufwachsen der eigentlichen Epitaxieschicht beginnt.
Zwar sind Verfahren bekannt, z. B. beim Aufwachsen von Halbleiterschichten auf Saphir oder einem ähnlichen Kristall, bei denen vor dem Aufwachsen der Epitaxieschicht mit den gewünschten Eigenschaften eine Zwischenschicht aufgewachsen wird. Diese Zwischenschicht hat aber den Zweck, die Epitaxieschicht, z. B. krlstallographisch, an das Substrat anzupassen, jedoch nicht den Zweck, Fehler der Substratoberfläche abzubauen.
Das Verfahren läßt sich, z. B. für die Herstellung von Feldeffekttransistoren, vorteilhaft einsetzen, wenn als Halbleiter-
3U982S/0999
SZ 971 OO9
material-vGailiupiarsenrid mit einem spezifischen Widerstand zwi- , sehen; 10 iiand IG; Ohm ·-^m verwendet wird. Es. ist, vorteilhaft, die Epitaxieschicht vmi't »Schwefel· zu dotieren, indem dem gas-_ forJtixigen-Reaktionsgemisch Schwefelwasserstoff zugesetzt wird.
In vorteilhafter Weiserlassen sich die beiden Schichten s,o her-, stellen, daß während des Aufwachsens ein Arsentrichlorid und gegebenenfalls Jeine,· Verbindung des pqtierungssto£fa enthalten,-dee-.-W4s.ä(ers-tnf£sitrom-vlui>er.,'arsenges-ä.ttigtejS Gallium und dann-. ;, über das Substrat'geleitet wird. * , >■„..-·, '■--■■-■·
Vorteilhafte Ergebnisse lassen sich mit den beschriebenen Verfahren erzielen, wenn die auf dem Substrat aufgewachsene Schicht mindestens Q,2> \x dick und die dünne, .dotierte Schicht zwischen 400 und 3000 R dick gemacht wird. . . . ,..■-.,, ...
Die Erfindung,wird an Hand eines ^rch Zeichnungen erläuterten Ausführungsb.eispiels beschrieben. Es zeigen: .
Fig. 1 einen Querschnitt durch einen nach bekannten --.,"■'".-- . . Verfahren hergestellten Feldeffekttransistor
Fig. 2 einen Querschnitt durch einen entsprechend
dem beschriebenen Verfahren hergestellten
..-.-,.".-.■ : . ' ; Feldeffekttransistor. . ,
Bei dem in der Fig« 1 dargestellten Feldeffektransistor ist auf ein Substrat 1, das, aus .schwach, leitendem Halbleitermaterial, z. B. aus Galliumarsenid, besteht, eine Schicht 2 aufgebracht. Die Schicht 2 kann beispielsweise epitaktisch aufgebracht werden^und aus hochdotiertem GaAs bestehen.. Auf die Schicht 2 sind metallische Elektroden 3,4 und 5 aufgebracht. Die Elektroden 3 und 5 haben, mit der, Halbleiterschicht 2 ohmschen Kontakt und dienen als Quelle bzw. Senke des Feldeffekttransistors. Die
3,Ö98'2S/0999,
SZ 971 009
Elektrode 4 hat Schottky-Kontakt zur Schicht 2 und dient als Gate des Feldeffektransistors. Wie bereits bemerkt, sind zahlreiche Verfahren zur Herstellung eines solchen Feldeffektransistors bekannt und zahlreiche, bekannte Materialien können dazu verwendet werden.
Der im folgenden Ausführungsbeispiel beschriebene und in der Fig. 2 dargestellte Feldeffekttransistor hat ein chromdotiertes GaAs-Sübstrat mit einem spezifischen Widerstand von etwa 10
8
bis 10 Ohm · cm. Vorbereitete, polierte GaAs-Scheiben werden in einen Epitaxiereaktor gelegt und beheizt. Die Heizung kann mittels Infrarotstrahlung erfolgen. Ist die Temperatur, bei der aufgewachsen werden soll, und die vorzugsweise bei etwa 740 C liegt, erreicht, so wird dem den Reaktor ständig durchströmenden Wasserstoff dosiert Arsentrichlorid (AsCl_) zugesetzt und anschließend wird das Gasgemisch, bevor es mit der Halbleiterscheibe in Verbindung kommt, durch ein Gefäß, das arsengesättigtes Gallium enthält, geleitet.
Es hat sich gezeigt, daß sich die Epitaxie am leichtesten durchführen läßt, wenn senkrecht zur (111)-Ebene aufgewachsen wird. Aufgewachsen wird bei diesem Verfahrensschritt eine Schicht 7, die nicht absichtlich dotiert ist. Da die Substratoberfläche durch das Schneiden und Polieren nie ganz frei von Fehlern, wie z. B. Versetzungen und Stapelfehlern, ist, wirken diese Fehler in die Epitaxieschicht 7 hinein fort. In einem Abstand von einigen tausend A von der Grenzfläche zwischen Substrat und Epitaxieschicht sind diese Fehler allerdings nicht mehr vorhanden. Hat die Epitaxieschicht 7 diese Dicke erreicht, so wird dem Reaktionsgasgemisch ein Dotierungsstoff, wie z. B. Schwefel in der Form von H3S, zugesetzt. Die Dicke der von diesem Moment an wachsenden dotierten Schicht 8 hängt ab von der Stärke der Dotierung sowie von den gewünschten elektrischen Eigenschaften des Transistors und liegt im allgemeinen zwischen
400 und 3000 8. Eine günstige Dotierungsstärke der Schicht 8
17 2 liegt bei etwa 10 Atomen/cm .
309825/0999
SZ 971 009
Nachdem die dotierte Schicht 8 aufgewachsen ist, wird der Transistor nach bekannten Verfahren fertiggestellt. Einzelheiten finden sich in den schweizerischen Patentschriften 476 398 und 497 792.
3 09 8 2-5/09 99
SZ 971 009

Claims (5)

PATENTANSPRÜCHE
1. Verfahren zum epitaktischen Aufwachsen einer dünnen Halbleiterschicht, in der die Ladungsträger eine große Beweglichkeit haben, auf ein Halbleitersubstrat, wobei die Epitaxieschicht sich in ihrer Dotierung vom Substrat unterscheidet, dadurch gekennzeichnet, daß zunächst eine Schicht (7) mit derselben Dotierung wie das Substrat (1) auf dieses aufgewachsen wird und daß dann, nachdem der Anteil des Dotierungsstoffs in der gasförmigen Reaktionsmischung geändert worden ist, eine dünne Schicht (8) aufgewachsen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat nicht dotiert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß als Halbleitermaterial Galliumarsenid mit einem spe-
5 18
zifischen Widerstand zwischen 10 und 10 Ohm . cm verwendet wird und daß ein ArsentriChlorid und gegebenenfalls eine Verbindung des Dotierungsstoffs enthaltender Wasserstoffstrom über Arsen gesättigtes Gallium und dann über das Substrat geleitet wird.
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die auf dem Substrat aufwachsende und wie das Substrat dotierte Schicht (7) mindestens 0,2 μ dick und die dünne, anders wie das Substrat dotierte Schicht (8) zwischen 400 und 3000 8 dick gemacht wird.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß mit Schwefel dotiert wird, indem dem gasförmigen Reaktionsgemisch Schwefelwasserstoff zugesetzt wird.
3Ü9825/0999
SZ 971 009
DE19722255508 1971-12-10 1972-11-13 Verfahren zum epitaktischen aufwachsen einer duennen, gut leitenden halbleiterschicht Withdrawn DE2255508A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1801771A CH572985A5 (de) 1971-12-10 1971-12-10

Publications (1)

Publication Number Publication Date
DE2255508A1 true DE2255508A1 (de) 1973-06-20

Family

ID=4429804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722255508 Withdrawn DE2255508A1 (de) 1971-12-10 1972-11-13 Verfahren zum epitaktischen aufwachsen einer duennen, gut leitenden halbleiterschicht

Country Status (5)

Country Link
JP (1) JPS4866773A (de)
CH (1) CH572985A5 (de)
DE (1) DE2255508A1 (de)
FR (1) FR2162373B1 (de)
GB (1) GB1372610A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154366A (ja) * 1974-11-06 1976-05-13 Mitsubishi Electric Corp Handotaiepitakishiaruehaa
JPS5264272A (en) * 1975-11-22 1977-05-27 Fujitsu Ltd Semiconductor crystal
FR2447612A1 (fr) * 1979-01-26 1980-08-22 Thomson Csf Composant semi-conducteur a heterojonction
JPS61158185A (ja) * 1984-12-28 1986-07-17 Hosiden Electronics Co Ltd 薄膜トランジスタ
JP2762919B2 (ja) * 1994-03-24 1998-06-11 日本電気株式会社 半導体素子

Also Published As

Publication number Publication date
CH572985A5 (de) 1976-02-27
JPS4866773A (de) 1973-09-12
GB1372610A (en) 1974-10-30
FR2162373B1 (de) 1978-03-03
FR2162373A1 (de) 1973-07-20

Similar Documents

Publication Publication Date Title
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE2234590A1 (de) Elektrolumineszenz-halbleiterbauteil
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE3046018A1 (de) Elektroluminiszenz-halbleiterbauelement mit galliumnitrid und verfahren zu seiner herstellung
DE1210488B (de) Verfahren zum Herstellen von Halbleiter-bauelementen, insbesondere von Tunnel-Diodenbzw. Esaki-Dioden, mit im Halbleiterkoerper eingebettetem PN-UEbergang
DE1929093A1 (de) Halbleiteranordnung
DE1640500A1 (de) Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE69005711T2 (de) Verfahren zur Herstellung von P-Typ-II-VI-Halbleitern.
DE1789021C3 (de) Zenerdiode und Verfahren zu ihrer Herstellung
DE102017216930A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung der Halbleitervorrichtung
DE112017008243T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
EP1114465A1 (de) Halbleitervorrichtung mit ohmscher kontaktierung und verfahren zur ohmschen kontaktierung einer halbleitervorrichtung
DE3751892T2 (de) Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung
DE69823450T2 (de) Vorrichtung mit einer Oxidschicht auf GaN und Verfahren zur Herstellung
DE2212489C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE112016005025T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE2255508A1 (de) Verfahren zum epitaktischen aufwachsen einer duennen, gut leitenden halbleiterschicht
DE112021000892T5 (de) Halbleiterbauteil, ein dieses aufweisendes halbleitergehäuse, und verfahren zur herstellung eines halbleiterbauteils
DE2154386A1 (de) Verfahren zum Herstellen einer epitaktischen Schicht auf einem Halbleitersubstrat, bei dem das Selbstdotieren beim Aufwachsen der Schicht auf ein Mindestmaß verringert wird
DE1258983B (de) Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang
DE1696607B2 (de) Verfahren zum herstellen einer im wesentlichen aus silicium und stickstoff bestehenden isolierschicht
DE69009820T2 (de) Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung.

Legal Events

Date Code Title Description
OD Request for examination
8139 Disposal/non-payment of the annual fee