DE2242271A1

DE2242271A1 - Codierer zum adaptiven codieren von proben eines analogsignals

Info

Publication number: DE2242271A1
Application number: DE2242271A
Authority: DE
Inventors: Cassius Chapin Cutler
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1971-08-30
Filing date: 1972-08-28
Publication date: 1973-03-08
Also published as: US3742138A; AU469797B2; FR2150949A1; GB1363017A; CA949217A; IT965153B; NL7211697A; JPS4833758A; SE381542B; FR2150949B1; JPS5529619B2; BE788076A; AU4594872A

Description

WESTERN ELECTRIC COMPANY ₃ Cutler, C. C. 75

Incorporated
• NEW YORK (N. Y.) 10007 USA

Codierer zum adaptiven Codieren von Proben eines Analogsignals

Die Erfindung bezieht sich auf einen Codierer zum adaptiven Codieren von Proben eines Analogsignals.

Generell können Signalumwandler in zwei getrennte Klassen unterteilt werden: Solche, welche jede individuelle Analogprobe oder Abtastung in ihrer Gesamtheit codieren, und solche, welche lediglich die Differenz zwischen aufeinanderfolgenden Proben oder Abtastungen codieren. Angehörige der letzteren Gruppe von Umsetzer sind auch als Rückkopplungscodierer bezeichnet worden, da sie im allgemeinen das Prinzip der negativen Rückkopplung in sich schließen, wobei zunächst codierte digitale Ausgangs signale durch ein Rückkopplungsnetzwerk verarbeitet werden, um ein sogenanntes "Faksimile-Signal" zu erzeugen, welches rückgekoppelt wird, um mit nachfolgenden Eingangsproben verglichen zu werden.

Mehr ins Einzelne gehend, verwenden alle Rückkopplungscodierer einen gewissen Betrag an Voraussage. Eine Art von Rückkopplung s-

30 9 8 1 0/ 1 0 23

codierer, genannt Codierer erster Ordnung, schließt Delta-Modulatoren und Differentialimpulscode-Modulatoren (DPCM) ein. Bei Codierern erster Ordnung ist die Theorie der Operantvoraussage dahingehend, daß die nächste Probe ungefähr gleich zu der vorhergehenden Probe sein wird. Daher erzeugt die Voraussagungseinrichtung der Codierer erster Ordnung so genau wie möglich ein Doppel der vorhergehenden Analogsignalabtastung. Codierer höherer Ordnung arbeiten mit der Theorie, daß eine nachfolgende Abtastung von der vorhergehenden Abtastung um einen vorhersehbaren Betrag abweicht. Daher suchen Codierer höherer Ordnung im allgemeinen eine Vorhersage der Änderung zu synthetisieren, die zwischen aufeinanderfolgenden Abtastzeiten angetroffen wird. Daher besteht eine richtige Chrakterisierung der prädiktiven Codierer erster Ordnung darin, daß diese das Analogsignal, wie dieses zu der vorhergehenden Abtastzeit erscheint, simuliert, während prädiktive Codierer höherer Ordnung das Analogsignal simulieren, wie dieses zu der nächsten Abtastzeit erscheinen wird. Da beide Arten von Rückkopplungsumsetzer speziellen Bezug zu den Prinzipien der Erfindung aufweisen, werden beide etwas ausführlicher beschrieben.

Codierer erster Ordnung, z. B. Delta-Modulatoren und Differential-

3 0 9 8 1 0 / 1 0 2'3

impulscode-Modulatoren (DPCM) arbeiten im großen und ganzen wie folgt: Vor der Quantisierung werden örtlich erzeugte Annäherungen von vorher codierten Proben abgeleitet und zunächst von der nächsten zu codierenden Probe abgezogen. Durch diese Subtraktion wird eine Darstellung der Änderung (vorhergesehene Abweichung) des Analogsignals zwischen Abtastzeiten erzielt; die Differenz wird dann quantisiert und als digitales Ausgangssignal codiert. Danach wird dieses Ausgangs signal weiterhin in die örtlich erzeugte Annäherung mit einbezogen und die nächste Abtastung wird in ähnlicher Weise verarbeitet. Die am häufigsten verwendete Methode zur Gewinnung der örtlich erzeugten Annäherung ist die Integration, wobei die digitalen Ausgangs signale einfach integriert werden, um ein Faksimile des Analogsignals bei einer Verzögerung um eine Abtastperiode zu erhalten. Das Faksimile besteht aus einer Reihe von Abtast spannungen in regelmäßigen Intervallen, welches die Form des ursprünglichen Signals annähert. Vor der Filterung erscheint die Reproduktion als Treppenkurve mit Stufen. Zu jeder gegebenen Zeit beruht das Faksimile nur auf vergangenen, d. h. bereits übertragenen Signalen. Da die einfache Integration (d. h„ mit einer einzigen Stufe der Integration) durch gewisse Ungenauigkeiten

309810/1023

bezüglich "Spurgenauigkeit" und Quanlisierungsrauschen behaftet ist, sind mehrere Verbesserungen entwickelt worden.

Eine Verbesserung bei Codierern erster Ordnung betrifft die Einführung von variablen Stufengrößen in der Rückkopplungsschaltung. Dies bedeutet, daß abstelle von gleichförmigen Stufen eine Variablen-Stufengrößen-Einrichtung für eine dynamische Variation der Stufengröße in Abhängigkeit entweder der Eingangs- oder der Ausgangs-Signale sorgt. Diese Möglichkeit zum adaptiven Ansprechen führt zu einer ausgezeichneten Flexibilität des Betriebes. Es sind eine Reihe von Verfahren vorgeschlagen worden, um adaptive Schrittgrößen zu erzeugen, urtd ein kürzlich erbrachter Vorschlag verspricht ausgezeichnetes Verhalten (Bell System Technical Journal vom März 1970, Bd. 49, Nr. 3, Aufsatz von N. S. Jayant "Adaptive Delta Modulation with a One Bit Memory"). Der dort beschriebene Codierer wird nachfolgend als PQ-Codierer bezeichnet und ändert in dynmaischer Weise die Schrittgrößen, indem die unmittelbar vorhergehende Schrittgröße gespeichert gehalten wird und dann in Abhängigkeit von den Änderungen des Ausgangssignals diese Schrittgröße mit einem Schrittgrößenfaktor multipliziert wird, wobei zwei

309810/10 23

Schrittgrößenfaktoren P und Q vorgesehen sind. P bzw. Q entspricht den Fällen des Richtungswechsels bzw. keines Richtungswechsels im Analogsignal zwischen aufeinanderfolgenden Abtastungen. In dieser Weise passen PQ-Umsetzer kontinuierlich die Integrationsschrittgrößen der Art der Änderung des Analogeingangssignals an. Aber selbst PQ-Codierer haben AnpassungsSchwierigkeiten mit Bezug auf die Fähigkeit der Anpassung auf plötzliche Änderungen im Eingangssignal gezeigt.

Im Gegensatz zu Codierern erster Ordnung, welche eine Schätzung des zukünftigen Signalwertes nur von dem Wert des vorhergehenden Codes bestimmen, benützen Codierer höherer Ordnung mehrere vorhergehende Werte zur Synthetisierung eines vorher ge sagten Abweichungssignals für nachfolgende Eingangssignal-Abtastungen. Anstelle daß nur eine Annäherung an das vergangene Analogsignal erzeugt wird, wird eine Mehrzahl von zuvor codierten Proben weiterhin miteinander kombiniert, oft durch gewichtete Mittlungstechniken, um eine Schätzung der nächsten zu codierenden Probe zu erzeugen (US-PS 2 905 756). Ein weiteres Beispiel von Merkmalen der Codierer höherer Ordnung ist die Zufügung eines zweiten Integrators in der

3 0 9 8 f 0 / 1 0 i 3

Rückkopplungsschaltung. Es werden merkliche Betriebsverbesserungen dadurch erhalten, daß die Integratoren,indem sie modifiziert werden, daß sie eine Abschwächung des angesammelten Signals in jedem Integrator erlauben. Codierer mit doppelter Integration (z. B. nach US-PS 2 605 361) weisen jedoch Schwierigkeiten im Bezug auf betriebsmäßige Stabilität auf und werden deshalb relativ wenig angewendet.

Alle diese bekannten Rückkopplungs-Codierer sowohl erster als auch höherer Ordnung verkörpern eine allgemeine Betriebstheorie. Alle beruhen auf einer Mehrzahl von vergangenen Abtastungen oder Proben, obwohl die vergangenen Abtastungen in jeder Klasse in unterschiedlicher Weise verarbeitet werden. Alle verwenden örtlich erzeugte Annäherungen aus einer Mehrzahl von vergangenen Abtastungen und erzeugen Faximiles daraus, die in gewisser Weise zu den nächsten zu codierenden Proben in Beziehung stehen. Alle zeigen Mänge im Bezug auf das Signal-zu-Rauschen-Verhältnis und Ansprechen auf rasche Änderungen der Eingangssignale. Im Einzelnen scheinen diese Mangel ursächlich mit dem Fehler der bekannten Codierer in Beziehung zu stehen, plötzliche Änderungen des Analogsignals richtig

3098 10/102*3

zu verarbeiten, weil die Vorhersage nicht mehr als eine Abtastperiode in die Zukunft reicht.

Es ist bereits eine Anzahl von Versuchen unternommen worden, Signalwechsel über mehr als eineAbtastperiode in die Zukunft zu berücksichtigen. Diese Anstrengungen waren aber im großen und ganzen ohne Erfolg geblieben. Bei einem Verfahren werden Verzögerungselemente am Eingang benutzt, um die Kombination von aufeinanderfolgenden und zu codierenden Eingangsproben zu ermöglichen. Ein anderes Verfahren versucht, Codierungsabweichungen über mehr als eine Abtastperiode vorherzusagen, indem die Statistiken des individuellen Eingangs signals benutzt werden. Keines dieser Verfahren hat jedoch eine zufriedenstellende Lösung des traditionellen Problemes bezüglich Signal-zu-Rausch-Verhältnis und Anpassen auf rasche Signalwechsel gebracht.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Codierer der eingangs angegebenen Art so auszubilden, daß das Signal-zuRauschen-Verhältnis verbessert und eine gute Anpassung an rasche Signalwechsel ermöglicht wird.

309810/1 0-2*3

Die gestellte Aufgabe wird durch folgende Merkmale gelöst: Eine Vorhersage-Einrichtung erzeugt alternative Schätzungen der Codierung, die unter den Bedingungen von möglichen Werten der Ausgangsdigits angetroffen werden, und zwar mindestens . 'eine Abtastperiode nachfolgend auf die Abtastperiode einer gerade zu codierenden Probe; eine Ausgangsschaltung spricht auf die Vorhersageeinrichtung an und erzeugt ein Ausgangssignal aus einem der möglichen Werte entsprechend der kleinsten Schätzung der Codierabweichung.

Die Erfindung bietet also eine Lösung des Problems des Quantisierungsrauschens und der Anpassungsschwierigkeiten der bekannten zahlreichen Codierer, wobei ein Verfahren benutzt wird, bei dem mögliche alternative Codierungsabweichen für mehr als eine Abtastperiode in die Zukunft errechnet werden können. Dies bedeutet, daß nach den Prinzipien der Erfindung das Verfahren der PQ-Adaption auf Codierer höherer Ordnung angewendet wird, beispielsweise auf Codierer mit doppelter Integration, wodurch nicht nur die Bestimmung der codierten Annäherung der nächsten Abtastung erreicht wird, wie dies bereits bekannt ist, sondern

3 0 9 8 1 0 / 1 0 2*3

auch zusätzlich die Anwendung dieser Werte zusammen mit den Abtastwerten selbst zur Errechnung der möglichen Codierabweichungen ermöglicht wird, und zwar mehr als eine Abtastperiode vor der zu codierenden Probe. Darüberhinaus berücksichtigen diese Rechnungen unterschiedliche Bedingungen der Erzeugung des nachfolgenden Ausgangs signals. Wenn beispielsweise die Prinzipien der Erfindung auf Ein-Bit-Modulatoren angewendet werden, wird die Errechnung des Quantisierungsfehlers für die beiden, auf die gerade zu codierende Probe nachfolgende Abtastungen unter allen möglichen binären Ausgangscodierungen (z. B. 00, 01, 10, 11) ermöglicht. Natürlich kann dieses Verfahren für mehr als zwei Perioden in die Zukunft ausgeführt werden.

Die Prinzipien der Erfindung sind auch auf Delta-Modulatoren, Differentialimpulscode-Modulatoren und andere Arten von Cordierern anwendbar, welche die Integration oder eine Vorhersageeinrichtung in einer Rückkopplungskonfiguration mit der grundlegenden Quantisierungseinrichtung benutzen.

In einer beispielsweisen Ausführungsform der Erfindung ist ein Ein-Bit-Vorhersagecodierer mit PQ-Adapiionseinrichtungen.

309810/1023

versehen, die der Einrichtung in dem erwähnten Aufsatz von Jayant ähnlich sind, sowie mit einer Doppelintegrationseinrichtung gemäß erwähntem US-PS 2 605 361 (Cutler). Eine Vielzahl von Kombinationsschaltungen werden benutzt, welche in verschiedener Weise die integrierten früheren Ausgangssignale mit mindestens einem zu codierenden Eingangs signal wert kombinieren und dadurch die Codierungsabweichungen unter hypothetischen Ausgangscodes für noch nicht codierte Proben erzeugen. Im Einzelnen werden frühere Ausgangs signale in geeigneter Weise mit den Anpassungsfaktoren P und Q sowie mit zwei Integrationsrückkopplungsfaktoren, die nachfolgend als L und F bezeichnet werden, gewichtet. Tatsächlich stellen die Ausgangssignale dieser KombinationsSchaltungen die vorweggenommene Abweichung der codierten Analogproben für die beiden nächstfolgenden Abtastperioden in der Zukunft dar, und zwar unter den Bedingungen jeder möglichen Ausgangssignal-Kombination. Die geschätzten Fehler- oder Abweichungssignale werden dann mittels eines gewichteten Mittlungsverfahrens verarbeitet, und die dadurch erhaltene gewichtete Mittlung wird quantisiert und als Ausgangs signale übertragen, die auch für nachfolgende Fehlerschätzungen rückgekoppelt werden.

3 0 9 8 1 0 / 1 0 2*3

Es ist ein Vorteil der Erfindung, daß das Signal -zu-Rauschen-Verhältnis von codierten Signalen in bekannten Codierern wesentlich verbessert wird. Darüberhinaus ist diese Verbesserung höchst grafisch wirksam, wann immer das zu codierende Signal in
einem Zustand raschen Wechsels ist. Ein weiterer Vorteil der Erfindung besteht darin, daß diese Verbesserungen ohne Nachteil auf die betriebsmäßige Stabilität erzielt werden. Tatsächlich
werden bekannte Anlagen, z. B. Doppelintegrationsmodulatoren, welche früher nur gelegentlich stabil betrachtet wurden, extrem stabil gemacht, wenn gemäß Er findung verfahren wird.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen erläutert, und zwar zeigen:

Fig. 1 und 2 eine erste Ausführungsform als Block

schaltbilder;

Fig. 3 und 4 Umriß-Diagramme zum Vergleich der

Wirkungsweise von Codierer mit und ohne Anwendung der Erfindung;

Fig. 5 bis 12 Darstellungen von codierten Analogsignalen

mit und ohne Anwendung der Erfindung;

3 0 9 8 1 0 / 1 0 2*3

Fig. 13 eine zweite Ausführungsfprm der

Erfindung; und

Fig. 14 bis 17 die mögliche Zuordnung der Quantisierungspegel in Übereinstimmung mit der Erfindung.

Es wird Bezug auf Fig. 1 und 2 genommen, welche zusammen eine Ausführungsform der Erfindung als Blockschaltbild darstellen, wenn Fig. 1 links und Fig. 2 rechts angeordnet werden, so daß sich die Leitungen 101 bis 109 treffen. Diese Ausführungsform nach Fig. 1 und 2 ist ein Ein-Bit-Codierer. Dies bedeutet, daß jede Eingangsabtastung oder -probe am Ausgang durch ein einzelnes binäres Digit dargestellt wird, und zwar stellt eine logische "1 " einen Richtungswechsel in dem Analogsignal zwischen benachbarten Abtastperioden dar, und eine logische " O" stellt keine Änderung der Richtung zwischen Abtastungen dar. Im einzelnen ist die Ausführungsform nach Fig. 1 und 2 ein verbesserter adaptiver Codierer des Typs mit wechselnd großen Integrationsschritten, beispielsweise wie in dem erwähnten Artikel von Jayant in "Bell System Technical Journal erläutert, d.h. es werden die Prinzipien der

309810/1023

PQ-Adaption angewendet. Um einevorliegende Probe zu codieren, wird demgemäß die Schrittgröße, welche für die vorhergehende Probe benutzt wurde, mit dem positiven Adaptionsfaktor P multipliziert, wenn die vorliegende Probe in gleicher Weise codiert wird, wie die vorhergehende Probe, oder wird mit dem negativen Adaptionsfaktor Q multipliziert, wenn die vorliegende Probe unterschiedlich als die vorhergehende Probe codiert werden soll. Schließlich weist der Codierer nach Fig. 1 und 2 auch das Merkmal der doppelten Integration auf. Der erste und zweite.Integrationsschritt wird jeweils durch Blöcke 111 bzw. 112 dargestellt. Wie aus Fig. 1 ersichtlich, weist ein jeder Integrator eine Multiplizierschaltung (113, Multiplikation mit F; 114 Multiplikation mit L) auf. Diese Multiplikationsschritte ermöglichen ein "Lecken" oder eine Begrenzung der Intergrationsoperationen, wobei eine zusätzliche Steuerung über die Anpassung der Codierer nach Fig.- 1 und 2 an die Parameter des zu codierenden Analogsignals erforderlich ist.

Ein analoges Eingangssignal wird einem Abtaster 115 zugeführt, welcher periodisch von dem Signal Proben nimmt. An die

3098 10A1 02-3

Ausgangsleitung 101 des Abtasters 115 ist ein Verzögerungselement 116 angeschlossen, welches eine jede Probe einer Verzögerungszeit von einer Abtastperiode unterwirft. Wenn demgemäß die auf der Leitung 101 erscheinende Probe mit IN (I+l) bezeichnet wird, ist die Probe am Ausgang des Verzögerungselementes 116 IN(I), d.h. die Probe unmittelbar vor der Abtastung IN (I+l). Die mit IN (1) bezeichnete Probe ist die gerade codierte Probe, während die Probe IN (I+l) von dem Codierer für die Erzeugung der verschiedenen Vorhersagen der zukünftigen Godierabweichungen benutzt wird. Die Probe IN (I) wird mittels der Leitung 102 den positiven Eingängen 137 bzw. der Kombinationsschaltungen 117 bzw. 118 zugeführt. Wie aus nachfolgender Beschreibung ersichtlich, führen die Schaltungen 117 bis 120 die Funktionen der Addition und Subtraktion der Eingangsgrößen durch. In einer Analoganlage würden sie als Mehrzahl von Summierverstärker verkörpert sein. In ähnlicher Weise wird die Probe IN (I+l) mittels der Leitung 101 den positiven Eingängen 145 bzw. 146 der Kombinationsschaltungen 119 und 125 zugeführt. Wie später erläutert wird, erzeugen die Kombinationsschaltungen 117 bis 120 Signale, auf deren Basis der Codierer die optimale Code-Zuordnung bestimmen kann. Danach wird auf diese Signale

309810/10 2*3

OWQlNAtINSPECTED

als "hypothetische Abweichungssignale¹¹ Bezug genommen, weil diese den Quantisierungsfehler darstellen, der aus der alternativen Wahl des nächsten Code-Elements resultieren würde.

Die hypotheti sehen Fehlersignale der Kombinations schaltungen 117 bis 120 werden zwei Mittlungsschaltungen 121 und 122 mit Gewichtung zugeführt, welche gewichtete Mittel der an ihren Eingängen anliegenden Signale errechnen. Im einzelnen erzeugt die Mittlungsschaltung 121 ein Ausgangssignal, welches eine vorhergesagte Abweichung unter der Bedingung einer hypothetischen logischen ¹¹O" für das nächste Ausgangssignal darstellt, und die Mittlungsschaltung 122 erzeugt ein Ausgang ssignal, welches die vorgesagte Abweichung unter der Bedingung einer hypothetischen logischen "1" darstellt.

Die Ausgangssignale der Mittlungsschaltungen 121, 122 werden zwei Gleichrichterschaltungen 171 und 172 zugeführt. Die Gleich- ■ richterschaltung 171 richtet das gewichtete, gemittelte, hypothetische Fehler- oder Abweichungssignal der Mittlungsschaltung

3 0 9 8 1 0 / 1 0 2*3

und die Gleichrichter schaltung 172 richtet das hypothetische Fehlersignal der Mittlungsschaltung 122 gleich. Zweck der Gleichrichterschaltungen 171 und 172 ist es, einer Subtrakt ions schaltung 123 Signale der gleichen, d.h. positiven Polarität anzubieten. Der Grund hierfür liegt darin, daß nur die Größe der Codierabweichung minimalisiert werden soll, nicht jedoch die Richtung der Abweichung.

Wie später erläutert wird, stellt das Ausgangssignal des Gleichrichters 171 die Größe des Quantisierungsfehlers für den Fall einer logischen "0" des Ausgangsdigits dar, während das Ausgangssignal des Gleichrichters 172 die Fehlergröße für eine logische "1" des Ausgangsdigits repräsentiert. Diese Werte werden abgeleitet, bevor die Wahl zwischen einer logischen "0" und einer logischen "1" getroffen wird.

Die vorhergesagten Abweichungen der Schaltungen 171 und 172' werden deshalb einer Subtraktionsschaltung 123 zugeführt. Die in dieser Schaltung 123 durchgeführte Subtraktion bestimmt, welcher hypothetische Fehler der kleinste ist. Wenn daher das Signal von

309810/10 2 3

der Schaltung 171 kleiner ist, entsprechend einer logischen'O" des Ausgang s signal s, ist das Ausgangs signal der Subtraktionsschaltung 123 positiv, im anderen Fall ist das Ausgangssignal negativ, wobei eine kleinere vorhergesagte Abweichung für eine logische "1" des Ausgangs signal angedeutet wird.

Die Abweichungsdifferenz von der Subtraktionsschaltung 123 wird einer Begrenzungsschaltung 164 zugeführt. Die Begrenzungsschaltung 164 klammert lediglich das Ausgangssignal der Subtraktionsschaltung 123 an eine entsprechende Festspannung der gleichen Polarität. Wenn daher das Ausgangs signal der Subtraktionsschaltung 123 positiv bezüglich der Polarität ist, klammert die Begrenzungsschaltung 164 die Ausgangssammelleitung 124 während einer kurzen Zeit an eine festgelegte positive Spannung. Wenn aider er seit s das Ausgangssignal der Subtraktionsschaltung 123 negativ ist, klammert die Begrenzungsschaltung 164 die Ausgangs Sammelleitung 124 auf einen festgelegten negativen Spannungswert.

Das spannungsbegrenzte Ausgangssignal der Begrenzungsschaltung 164 umfaßt digitale Signale, wobei die begrenzten Spannungen

30 9 8 1 0 / 1 0 2*3

„ß J

der logischen "1" bzw. der logischen "0" entsprechen und stellen tatsächlich die Ausgangssignale für die Ausführungsform nach Fig. 1 und 2 dar. Die positive Begrenzungsspannung entspricht also einer logischen "0" und die negative Begrenzungsspannung einer logischen "1".

Zusätzlich werden die Ausgangs signale auf der Sammelleitung 124 mittels einer Leitung 125 an den Steuereingang eines Schalters 126 gelegt, die mit der Rückkopplungsschaltung des Codierers verbunden ist. Es ist vorgesehen, daß der Schalter auf der Klemme 127 liegt, wenn eine logische"0" auf der Ausgangssammelleitung 124 erzeugt ist. In ähnlicher Weise liegt der Schalter 126 auf der Klemme 128, wenn eine logische "1" auf der Ausgangs Sammelleitung 124 erscheint. Da ein positives Ausgangssignal der Subtraktionsschaltung 123 anzeigt, daß die nächste Probe als logische "0" vorzugsweise codiert werden sollte, wird der Schalter 126 mit der Klemme 127 verbunden, wann immer das Ausgangssignal der Subtraktionsschaltung 123 positiv ist. In ähnlicher Weise wird der Schalter 126 mit der Klemme 128 verbunden, wenn das Ausgangssignal der Subtraktionsschaltung

3 0 9 810/1023

t.A

123 negativ ist.

Wie aus Fig. 1 und 2 ersichtlich, ist die Klemme 127 mit der Leitung 106 verbunden, welche von dem Ausgang der Multiplikationsschaltung 129 herkommt. Die Multiplikationsschaltung liefert die Funktion "Multiplikation mit dem positiven Adaptionsfaktor P". In ähnlicher Weise ist die Klemme 128 mittels der Leitung 108 mit der Multiplikationsschaltung 130 verbunden, welche die Funktion "Multiplikation mit dem negativen Adaptionsfaktor Q" darstellt. Wenn demnach eine logische "0" auf der Sammelleitung 124 erscheint, wodurch angedeutet wird, daß leine Änderung der Richtung des Eingangs signals stattfindet, wird der Schalter 126 mit der Klemme 127 verbunden und die Größe am Eingang 109 der Multiplikationsschaltung 129 wird in geeigneter Weise mit dem positiven Adaptionsfaktor P multipliziert und über den Schalter 126 weitergeleitet. Wenn in ähnlicher Weise eine logische "1" auf der Sammelleitung 124 erscheint, wodurch angedeutet wird, daß eine Änderung der Richtung des Analogsignals stattgefunden hat, wird der Schalter 126 mit der Klemme 128 verbunden und die Größe am Eingang 109 der Multiplikation s-

3 0 9 8 1 0 / 1 0 2*3

schaltung 130 wird in geeigneter Weise mit dem negativen Adaptionsfaktor Q multipliziert und über den Schalter 126 weitergeleitet.

Der Schalter 126 wird mit dem Eingang eines Verzögerungselementes 131 verbunden. Das Verzögerungselement 131 sorgt für eine Verzögerung um eine Abtastperiode der an ihrem Eingang anliegenden Signale, welche die Schrittgrößen des Codierers sind. Wenn daher das Schrittsignal STEP(I) am Eingang des Verzögerungselementes 131 während der Abtastperiode I erscheint, erscheint es am Ausgang des Verzögerungselementes 131 genau um eine Abtastperiode später. Da die Leitung 109 der Eingang zu den PQ-Multiplikationsschaltungen 129 und 130 darstellt, folgt ein iteratives PQ-Verfahren hieruas. Wenn beispielsweise das Ausgangssignal OUT<I-1) zurzeit I-1 eine logische "0" war, war der Schalter 126 damals zur positiven Klemme 127 geschlossen und demnach mit der Schaltung 129 zur Multiplikation mit P verb4nden. Daher war das an dem Schalter 126 erschienene Signal der Schrittwert auf der Leitung 109, nämlich STEP(I-I), multipliziert

3098 10/1023

mit dem zunehmenden Adaptionsfaktor P. Eine Abtastperiode später erscheint dieses Signal am Ausgang des Verzögerungselementes 131. Daher gilt für OUT(I-I) = O:

STEP(I) = P . STEP(I-I) (1)

In ähnlicher Weise gilt für den Fall, daß OUT(I-I) eine logische "1" ist, folgendes:

STEP(I) = Q . STEP(I-I) (2)

Diese Operation verkörpert demnach die Technik der PQ-Adaption. Wie später erläutert wird, ist die Anwendung der PQ-Adaption in Fig. 1 und 2 unterschiedlich nach der Anwendung nach dem Stand der Technik.

Die Leitung 109 ist auch mit dem ersten Integrator 111 verbunden. Dieser Integrator 111 umfaßt einen Addierer 132, eine F-Multiplikationsschaltung 113 zur Multiplikation mit dem Faktor F, und ein Verzögerungselement 133 zur Verzögerung'um eine Abtastperiode. Das Ausgangssignal DL(I) der Addierer schaltung

3098 10/1023

ist während einerbeliebigen Zeitperiode das Schrittgrößensignal STEP(I) auf der Leitung 109 summiert mit der zuvor integrierten Größe DL(I-I), multipliziert mit dem Faktor F bei der Schaltung 113 und verzögert um eine Abtastperiode durch das Verzögerungselement 133. Daher wird das Maß der Rückkopplung im Integrator 111 durch den Faktor F gesteuert. Wenn F=I. ist, findet eine einfache Integration statt, während jede nachfolgende Integrationsänderungen gleich der Schrittgrößenänderung ist, die an der Leitung 109 demonstriert wird. Die Änderung des Faktors F ermöglicht eine ähnliche Änderung des Betrags der Rückkopplung, die vom Integrator 111 gewährt wird. Daher kann die Operation des Integrators 111 analytisch wie folgt bestimmt werden:

DL(I) = F · DL(I-I) + STEP(I) (3)

Dabei ist DL(I) das Ausgangssignal des Addierers 132 zur Abtastperiode I, STEP(I) ist die Schrittgröße, dargestellt bei der Leitung 109 zur Periode I, F ist der Integrations-Multiplikations-Faktor des Multiplizierers 113 und DL (1-1) ist das Ausgangssignal des Addierers 132 von der vorhergehenden Abtastperiode,

3 0 9 8 10/1023

d.h. der I-lten Periode.

Der zweite Integrator 112 arbeitet in ähnlicher Weise wie der Integrator 111. Im einzelnen weist der zweite Integrator 112 einen Addierer 134, eine Multiplikationsschaltung 114, welche eineilntegrations-Multiplikations-Faktor von L schafft, und ein Verzögerungselement 135 auf. Indem ein zweiter Integrationsrückkopplungsfaktor L vorgesehen wird, vergrößert der zweite Integrator 112 noch die Flexibilität bei der Zusammensetzung einer raschen Annäherung an das analoge Eingangssignal. Die Operation des zweiten Integrators 112 kann anlytisch wie folgt ausgedrückt werden:

R(I) = L . R(I-I) + DL(I) (4)

Dabei ist L der zweite Integrations-Multiplikationsfaktor, R(I) ist das Ausgangssignal des Addierers 134 während der Abtastperiode I, R(I-I) ist das vorhergehende Ausgangssignal des Addierers 134 und DL(I) wird durch die Gleichung (3) gegeben. Der Wert R(I) ai der Klemme 136 stellt eine Reproduktion des Eingangs signal s dar, da mit geeigneter Einstellung der Faktoren

3098 10/102*3

P, Q, F und L die gesamte Rückkopplungsschleife zwischen dem Schalter 126 und der Klemme 136 genau das analoge Eingangssignal simulieren kann. Der analytische Ausdruck für die Operation der gesamten Rückkopplungsschleife zwischen dem Schalter 126 und der Klemme 136 kann deshalb wie folgt wiedergegeben werden:

R(I) = L . R(I-I) + F . DL(I-I) + P STEP(I-I) (5)

Dies gilt, wenn das Ausgangsdigit OUT(I-I) zur Abtastzeit 1-1 eine logische "O" war,und wenn das Ausgangsdigit OUT(I-I) zur Abtastzeit 1-1 eine logische "1" ist, gilt folgendes:

R(I) = L . R(I-I) + F . DL(I-I) - Q . STEP(I-I) (6)

Natürlich stellen die Gleichungen (5) und (6) die Kombination der Gleichungen (1) bis (4) dar.

Da die Gleichungen (5) und (6) einen Aspekt der Wirkungsweise der Schaltung zwischen dem Schalter 126 und der Klemme 136 der Fig. 1 und 2 darstellen, ist es klar, daß unter gewissen J

3 0 9 8 1 0 / 1 0 2*3

Bedingungen diese Einrichtung zur Codierung gemäß Standard-Delta-Modulationstyp benutzt werden kann. Es wird jedoch darauf hingewiesen, daß dies nicht die Art und Weise ist, wie die Einrichtung in der Rückkopplungsschleife nach Fig. 1 und 2 benutzt wird. Die Beschreibung der Standard-Delta-Modulation wird hier nur deshalb gebracht, um die Prinzipien der Erfindung insofern zu unterscheiden, als bekannte Techniken, wie z. Bv PQ-Schrittadaption und doppelte Integration, benutzt werden, aber zu neuen Resultaten führen. Da die neue Standard-Delta-Modulation-Operation darin besteht, eine örtlich erzeugte Annäherung von einer Eingangsprobe abzuziehen, um eine Quantitätsabweichung zu erzielen, wird die folgende Gleichung erzielt:

E(I) = IN(I) - A(I) (7)

Dabei stellt E(I) das Fehler- oder Abweichungs signal in Abhängigkeit von Ausgangssignalen bis zu OUT(I-I) dar, welches nachfolgend quantisiert und als einzelnes Digit OLJT(I) übertragen wird, welches eine logische "1" oder eine logische "0" sein kann. Die gleiche Gleichung gilt auch für ausgeklügeltere Codierer: Adaptive Codierer

30 9 810/1023

ζ. B. als PQ-Codierer und Codierer, die Vielfachschritte der Integration anwenden. In Gleichung (7) ist A(I) eine örtlich erzeugte quantisierte Annäherung der Eingangs signale, wie diese in dem Codierer erzeugt werden. Da R(I) in Gleichungen (5) und (6) in Ausdrücken des vorhergehenden Ausgangsdigits OUT(I-I) wiedergegeben war, können diese Gleichungen in Gleichung (7) als A(I) substituiert werden, um Ausdrücke für adaptive Delta-Modulation unter Verwendung der PQ-Schritt-Adaption und doppelte Integration zu erzielen.

E(I) = IN(I) - CL . R(I-I) + F . DLa-D + P . STEP(I-I)J (8)

Dies gilt, wenn OUT(I-I) eine logische ¹¹O". war.

E(I) = IN(I) -£L . R(I-D + F . DL(I-I) - Q . STEP(I-I)^ (9)

Dies gilt, wenn OUT(I-I) eine logische "1" war.

Um die Prinzipien und Wirkungsweise der Erfindung insofern zu unterscheiden, als PQ-Schritt adaption und doppelte Integration verwendet wird, ist es notwendig, die Operation der Kombinations-

309810/1023

Schaltungen 117 und 118 zu betrachten. Diese Schaltungen 117 und 118 werden durch Gleichungen gekennzeichnet, deren Form sehr ähnlich den Gleichungen (8) und (9) ist, aber sehr unterschiedlich in Konzept und Operation zu diesen Gleichungen sind. Mit anderen Worten, es wird zwar die gleiche Information wie bei Standard-Delta-Modulationscodierern benutzt, nämlich die Werte von P, Q, L, F und STEP(I-I), die Information wird aber bei Codierer gemäß Erfindung ganz unterschiedlich ausgenutzt, d.h. zur Erzeugung von Vorhersagen von alternativen Fehler-

te

oder Abweichungssignalen für die I und für die (I+l)te Abtastperiode. Es wird also nicht nur unter Bezugnahme auf die PQ-Einrichtung und die doppelte Int egrationseinrichtung zur Synthetisierung einer örtlich erzeugten Annäherung, die sich auf Ausgangsdigits bis einschließlich dem vorhergehenden Ausgangsdigit OUT(I-I) stützt, zurückgegriffen, die Erfindung verwendet vielmehr die gleiche Einrichtung und Information mit Signalen, welche hypothetische Ausgangs signale darstellen, um Vorhersage-

te
signale für die I und die (I+l)te Abtastperiode. Während beim Stand der Technik ein Signal E(I) und A(I) proportional zu den Ausgangssignalen bis zu OUT(I-I) benutzt worden ist,

309810/1023

nimmt die Erfindung hypothetische Werte für OUT(I) und OUT(I+1) an und erzeugt in Abhängigkeit hiervon Signale R(I) und R(I+1) sowie E(I) und E(I+1). Auf diese Weise mit der vorher ge sagten Abweichung für zukünftige Signale ausgestattet, codiert der Codierer schneller die Probe IN(I). Wie zuvor erwähnt, ist die Einrichtung zur Erzeugung dieser Werte im einzelnen in den Kombinations schaltungen 117 - 120 verkörpert. Die Kombinationsschaltungen 117 und 118 erzeugen die Signale R(I) und E(I) unter angenommenen Werten von OUT(I) und die Kombinationsschaltungen 119 und 120 erzeugen die Werte R(I+1) und E(I+1) unter den hypothetischen Bedingungen des Ausgangssignals OUT(I+1). In einer bevorzugten Lösung erzeugt die Einrichtung nach Fig. 1 und 2 Signale R(I+1) und E(I+1) nur für einen Teil aller möglichen Ausgangs signale.

Es ist nützlich, die Wirkungsweise der Kombinations schaltungen 117 und 118 in Ausdrücken von analytischen'Funktionen zu beschreiben, um diese mit den Standard-Delta-Modulationsgleichungen gemäß Fig. 8 und 9 zu vergleichen. Wie zuvor erwähnt, wird das positive Eingangssignal jeder Kombinationsschaltung

3098 10/1023

224227t

117 und 118 durch IN(I) geliefert, wobei die Leitung 102 den Abtastwert IN(I) an die positiven Klemmen 137 und 141 abgibt. Die Leitung 104 liefert vom Integrator 112 die Größe L· R(I) an die negativen Eingangsklemmen 138 und 142. Da die Leitung 104 vom Ausgang der Multiplikationsschaltung 114 ausgeht, und zwar an einer Stelle vor dem Verzögerungselement 135, wird daher die Größe auf der Leitung 104 und deshalb an den Eingangsklemmen 138 und 142 ein Duplikat R(I) multipliziert mit dem Integrationsrückkopplungsfaktor L des Multipliziers sein. Die negativen Klemmen 139 und 143 der Schaltungen 117 und 118 werden in ähnlicher Weise über die Leitung 105 von dem ersten Integrator 111 versorgt. Wie ersichtlich, beginnt die Leitung 105 am gleichen Punkt in dem ersten Integrator 111 wie die Leitung 104 im zweiten Integrator 112 ausgeht. Demgemäß ist die Größe, welche an den negativen Eingangsklemmen 139 und 143 anliegt, der Integrationsschritt des ersten Integrators DL(I) multipliziert mit dem ersten Integrationsrückkopplungs-Faktor P des Multiplizierers 113. Die negative Eingangsklemme 140 der Kombinationsschaltung 117 wird mit der Leitung 106 gekoppelt, welche wiederum mit der Multiplikationsschaltung

309S10/TÖ23

22A2271

120 verbunden ist. Da der Multiplizierer 129 zur Multiplikation des Schrittgrößenwertes STEP(I) mit dem positiven Adaptionsfaktor P dient, ist die an die negative Eingangsklemme 140 gelieferte Größe gleich P · STEP(I). Offensichtlich entspricht die Lieferung der Schrittgrößenänderung P * STEP(I) dem hapothetischen Wert von OUT(I) gleich einer logischen "0". Im Gegensatz dazu wird die negative Eingangsklemme 144 der Kombinationsschaltung 118 mit der Leitung 108 gekoppelt, welche wiederum mit der Multiplikationsschaltung 130 verbunden ist. Da die Multiplikationsschaltung 130 eine Multiplikation der Schrittgröße STEP(I) um den Faktor -Q bewirkt, entspricht ihre Operation dem hypothetischen Wert von OUT(I) gleich einer logischen "1". Wenn die verschiedenen Ausdrücke gesammelt werden, um analytische Ausdrücke für die Wirkungsweise der Schaltungen 117 und 118 zu entwickeln, werden die folgenden Gleichungen erhalten:

E(I) = IN(I) - Γ L . R(I) + F . DL(I) + P . STEP(I)^ (10)

Hierbei ist OUT(I) hypothetisch für eine logische "0" gesetzt, und wenn für OUT (I) hypothetisch eine logische "1" gesetzt wird,

309810/1023

wird folgende Gleichung erhalten:

E(I) = IN(I) -CL . R(I) + F . DL(I) - Q . STEP(I)] (11)

Die Betrachtung der Gleichungen (10) und (11), und der Vergleich mit den Gleichungen (8) und (9) zeigt den prinzipiellen Unterschied, welcher von den hypothetischen Annahmen in Übereinstimmung mit den Prinzipien der Erfindung herrühren. Die Standard-Deltamodulation, repräsentiert durch Gleichungen (8) und (9), kann wirklich nur auf Größen von R(I -1), DL (I-1) und STEP(I-I) gegründet werden, da sie von den Ausgangsdigits nur bis zu OUT(I-I) abhängig sind. Im Gegensatz dazu erzeugen die Ausführungsformen nach Fig. 1 und 2 Fehler- bzw. Abweichungssignale, die sowohl von R(I) als auch DL(I) und STEP(I) abhängig sind, da sie von hypothetischen Werten für OUT(I) abhängen.

Zusammenfassend erzeugt die Kombinationsschaltung 117 , welche die Gleichung (10) verkörpert, geschätzte Abweichungssignale auf die hypothetische Bedingung, daß IN(I) bei einer logischen "0" als Ausgangssignal OUT(I) codiert wird. In ähnlicher Weise verkörpert die Kombinationsschaltung 118 die

309810/1023

Gleichung (11) und stellt die Herstellung eines geschätzten

Abweichungssignals E(I) auf die hypothetische Bedingung dar, daß j

ί die Eingangsprobe IN(I) bei einer logischen "1" als Ausgangssignal

OUT(I) codiert wird.

Wenn die Prinzipien der Erfindung nicht weitergingen, sondern den codierten Wert von OUT(I) bloß auf der Basis der Gleichungen (10) und (11) bestimmen würden, so würde dies bereits einen bedeutenden Fortschritt über den Stand der Technik von Codierern erster und höherer Ordnung darstellen. Die Prinzipien der Erfindung gehen jedoch weiter und bieten Abweichungssignale E(I+1), die auf hypothetischen Bedingungen für Ausgangs signale OUT(I+1) beruhen. Offen si chll ich können vier derartige hypothetische Bedingungen entwickelt werden, denn jedes mögliche Signal OUT(Rl) kann für jeden hypothetischen Wert von OUT(I) erzeugt werden. Demgemäß liegt es innerhalb des Bereichs der Prinzipien der Erfindung, geschätzte Abweichungssignale E (I) unter vier hypothetischen Ausgangsfolgen für OUT(I) und OUT(I+1) zu erzeugen, nämlich 00, 01, 10 und 11. Es wurde jedoch empirisch festgestellt, daß es wenig Nutzen bringt, die geschätzten Fehlersignale für E(I) unter den hypothetischen

309810/102 3

Bedingungen von 00 und 11 zu errechnen. Wenn demnach die Werte für E(I) für die hypothetischen Fälle 01 und 10 errechnet sind, ist es unnötig, wenn auch durchführbar, die geschätzten Fehler- oder Abweichungssignale für die hypothetischen Werte von 00 und 11 für OUT(I) und OUT(I+1) zu erzeugen. Der Gr und hierfür liegt im Folgenden: Der erklärte Zweck der Vorher sage-Codierung, wobei der Codierer mehr als eine Abtastperiode in die Zukunft betrachtet, besteht in gewissem Maße darin, rasche Änderungen des zu codierenden Analogsignals vorwegzunehmen. Dies bedeutet, daß eine prinzipielle Schwierigkeit bei Vorhersage-Codierer, die lediglich eine Abtastperiode in die Zukunft gehen, darin besteht, daß sie nicht rasche Änderungen des Eingangssignals in Betracht ziehen. Deshalb waren bekannte Codierer in ihrem Ansprechverhalten auch auf plötzliche Änderungen des analogen Eingangssignals beschränkt. Wenn das Signal weiterhin über eine Zeitperiode zunimmt, fuhren die bekannten Codierer im allgemeinen fort, die Schrittgröße zu vergrößern. Wenn jedoch nach einer Periode der Zunahme das analoge Eingangssignal einer plötzlichen Abnahme unterliegt, benötigten die Codierer nach dem Stand der Technik eine Zeitperiode, um hierauf zu reagieren.

3098 10/1023

Während dieser Reaktionszeit der bekannten Codierer, wobei übergewechselt wird von großen, zunehmenden Schrittgrößen auf genügend große, abnehmende Schrittgrößen, kommen beträchtliche Codierungsfehler vor. Indem die hypothetischen Werte von 01 und 10 in Betracht gezogen werden, erlaubt die Er findung für jede Codierzeit die Folgen einer plötzlichen Änderung des analogen Signals zu berücksichtigen. Demnach stellt 10 eine unmittelbare Änderung, gefolgt von einer bleibenden Richtungsstabilität dar, während 01 eine bleibende Stabilität, gefolgt von einer plötzlichen Richtungsänderung darstellt. Indem die Fähigkeit zur Berücksichtigung dieser plötzlichen Änderung in jeder Zeitperiode gewährt wird, verringert die vorliegende Erfindung in merklicher Weise die Schwierigkeiten, welche bei den bekannten Codierern bei der Reaktion auf plötzliche Änderungen aufgetreten sind. Deshalb sind die Codierer, welche die Prinzipien der Erfindung verkörpern, bemerkenswert schnell bei der Reaktion auf Änderungen des Eingangssignals, und deshalb verringern sie merklich das Ausmaß an Codierfehlern, die bei dem Auftreten dieser Änderungen bisher festgestellt wurden.

3098 10/1023

Experimentelle Daten haben gezeigt, daß eine Berücksichtigung von nur der 01 und 10 hypothetischen Ausgangskombinationen für beinahe alle möglichen Änderungen des Eingangssignals befriedigt. Während es demnach auch möglich wäre, die hypothetischen Ausgangssignale von 11 und 00 zu simulieren, bringt die entsprechende Schaltung keine solche Verbesserung des Codierers zustande, daß der Aufwand gerechtfertigt wäre. Demgemäß werden in der Ausführungsform nach Fig. 1 und 2 die hypothetisch geschätzten Abweichungs- oder Fehler signale nur für hypothetische Werte von 01 und 10 für OUT(I) undOUT(I+l) errechnet.

Die Einrichtung, welche insbesondere die Simulation der geschätzten Abweichungssignale E(I+1) und R (1+1) durchführt, ist in den Kombinationsschaltungen 119 und 120 lokalisiert. Zur Erleichterung der Berechnungen gewährt die Ausführungsform nach Fig. 1 und 2 mehrere Posten der Schaltung, welche lediglich die Signale an den Eingängen der Fig. 119 und 120 verarbeiten.

Diese Verarbeitungsschaltung schließt einen Multiplizierer

2 ein, welcher eine Multiplikation mit L " abgibt, ferner zwei

309810/10 23

Additionsschaltungen 148 und 149 und zwei Schaltungen 151 und 152, welche eine Multiplikation mit der Größe L+F bieten.

Um die Operation der Kombinationsschaltungen 119 und 120 "zu würdigen, ist es nützlich, den Gleichungen (10) und (11) analoge Ausdrücke abzuleiten. Es sollte zuerst in Betracht gezogen werden, daß die Ausdrücke nach den Gleichungen (5) und (6) allgemein für die Wirkungsweise der Einrichtung zwischen dem Schalter 126 und der Klemme 136 gelten. Wenn demnach das zu reproduzierende gesuchte Duplikat R(H-I) ist, können die Gleichungen (5) und (6) in Ausdrücken von

iff: ■■

R(I), DL(I) und STEP(I) neu geschrieben werden. Demnach können die Ausdrücke für R(I+1) wie folgt geschrieben werden:

R(I+1) = L . R(I) + F . DL(I) + STEP(I) (12)

Die Gleichung (12) kann ferner in Ausdrücken R(I-I), DL(I-I) und STEP(I-I) multipliziert mit P oder -Q geschrieben werden. Dies ermöglicht dann die Annahme,

3 0 9 Ö 1 0 / 1 0 2 3

daß OUT(I+1) eine 1 oder eine 0 ist. Das erzeugte Ergebnis ist dann das gewünschte R(I+1), das Duplikat bei der Abtastzeit I+l, unter der hypothetischen Bedingung von 01 und 10. Indem diese geeigneten Substitutionen durchgeführt werden, kann die Gleichung <12) wie folgt ausgedrückt werden:

R(I-H) = £L . R<I-1) + F . DL0-1) + P . STEP(I-I)] + FlF , DLa-I) + P . STEPiI-I)] + IP. STEP{I~ltf it3)

Dies gilt für hypothetische Werte von OUT(I) = 0 und OUT(H-I) = 1, während für hypothetische Werte von OUT(I) = 1 und OUT(I-H) = Θ folgendes gilt:

R(I+1) = lCL , R(I-I) + F . DL(I-I) - Q . STEPiI-I)J + F[F , DLiI-D - Q . STEP0-D3 + t - Q., STEP(I-I)I .

Die Gleichungen (13) und (14) stellen das Duplikat R(I+1) für die hypothetischen Werte von Ol und 10 dar und sind in Ausdrücken von

3 0 9 Ö 1 0 / 1 U 2 3 ■

R(I-I), DL(I-I) und STEP(I-I) ausgedrückt. Indem der Inhalt der Gleichungen (13) und (14) ausgeführt wird und dieser mit der Eingangssignalprobe IN(I+1) verglichen wird, wird ein geschätztes Fehler- oder Abweichungssignal E(I+1) erzeugt, welches hypothetische Werte für OUT(I) und OUT(I+1) von Ol und 10 in Betracht zieht:

E(I+1) = IN(I+1) - R(I+1) (15)

Die Kombinationsschaltungen 119 und 120 weisen die Einrichtungen auf, welche die Gleichung (15) unter den hypothetischen Bedingungen durchführen, die in den Gleichungen (13) und (14) begründet sind. Zur Erleichterung der Er lärung der Ausführungsform nach Fig. 1 und 2 können die Gleichungen (13) und (14) bequem mit Gleichung (15) kombiniert und wie folgt ausgedrückt werden:

E(I+1) = IN(I+1) -CL² . R(I) - P . QSTEP(I)I (16)

- (L+F) CF . DL(I) + P . STEP(I)I

Dies gilt für hypothetische Werte für OUT(I) = 0 und OUT(I+1) = 1, während für hypothetische Werte von OUT(I) = 1 und OUT(I+1) = 0

. . 309810/1023

folgendes gilt:

E(I+1) = IN(I+1) - [^L² . R(I) + Q² STEP(I)J

- (L+F) CF . DL(I) - Q . STEP(I)J (17)

Aus der in Gleichungen (16) und (17) gezeigten Form ist ohne weiteres ersichtlich, wie die Kombinationsschaltungen 119 und 120 ihre Verkörperungen erfahren. Die Größen E(I+1) werden an den Ausgängen 153 und 154 der jeweiligen Schaltungen 119 und 120 gebildet. Die Größe IN(I+1) wird an die Eingangsklemmen 145 und

2 146 auf der Leitung 101 geliefert. Die Größe L , multipliziert mit dem Duplikat R(I) wird durch die Leitung 103 an die negativen Eingangsklemmen 155 und 156 geliefert. Die Größe -P. Q^nultipliziert mit STEP(I), wird von dem Multiplizierer 110 an die negative Eingangsklemme 157 der Kombinationsschaltung 119 geliefert. In

ähnlicher Weise wird die Größe Q ,multipliziert mit STEP(I), an die negative Eingangsklemme 158 der Kombinationsschaltung 120 vom Multiplizierer 180 über die Leitung IQ 7 geliefert. Die negative Eingangsklemme 158 der Kombinationsschaltung 119 wird mit dem Multiplizierer 151 gekoppelt, welcher die Funktion "Multiplizieren mit der Größe L+F" bietet. Im einzelnen ist die vom Multiplizierer

309810/1023

151 bearbeitete Größe das Ausgangssignal der Additionsschaltung 148, welche die Summe von F. DL(I) von der Leitung 105 und P. STEP(I) von der Leitung 106 darstellt. Demnach wird an die negative Eingangsklemme 159 der Kombinationsschaltung 119 die Größe L+F multipliziert mit der Größe F. DL(I) + P. STEP(I) geliefert. In ähnlicher Weise wird an die negative Eingangsklemme 161 der Kombinationsschaltung 120 das Ausgangssignal der Schaltung 152 für Multiplizieren mit L+F geliefert. Der Multiplizierer 152 wird von dem Ausgangssignal der Additionsschaltung 149 beaufschlagt; die Betrachtung der Eingangssignale des Addierers 149 ergibt, daß diese jeweils die Größe F. DL(I)\on dem ersten Integrator 111 über die Leitung 105 und die Größe STEP(I), multipliziert mit -Q, beim Multiplizierer 130 und geliefert über 108, sind. Hieraus folgt, daß die Kombinationsschaltungen 119 und 120 Signale erzeugen, welche die Gleichungen (16) und (17) simulieren, welche wiederum vorhergesagte Abweichungssignale für die Abtastperiode I+l unter der hypothetischen Bedingung von OUT(I) und OUT(I+1) von aufeinanderfolgend 10 und 01 darstellen.

Die Kombinationsschaltungen 117 bis 120 erzeugen deshalb jeweils vorhergesagte Abweichungssignalp unter den variierenden hypo-

'* 0 9 Ö 1 0 / 1 0 2 3

thetischen Bedingungen für die Ausgangsdigits OUT(I) und OUT(I+1). Es ist deshalb möglich, daß jeder dieser AbweichungsSchätzungen Vorhersagen erzielen kann, die zu einem gewissen Grad miteinander assoziiert sind. Beispielsweise erzeugt die Kombinationsschaltung 117 eine vorhergesagte Abweichung E(I) auf die hypothetische Bedingung von OUT(I) gleich einer logischen "0". In ähnlicher Weise erzeugt die Kombinationsschaltung 119 eine vorhergesagte Abweichung E(I+1) unter der hypothetischen Bedingung von OUT(I) als eine logische ¹¹O."- und OUT(I+1) als eine logische "1". Da beide Vorhersagen von Abweichungen handeln, die von dem hypothetischen Wert von OUT(I) errechnet sind, ist es nützlich, beide Schätzungen relativ zueinander im Hinblick auf die Ziele zu betrachten, die von dem Codierer erreicht werden sollen. Wenn eine minimale Abweichung während rascher Signaländerungen als bedeutungsvoller erachtet werden als spurtreue für eine unmittelbare Zunahme oder Abnahme, sollte die vorhergesagte Abweichung E(I+1) schwerer gewichtet werden als die Abweichung E(I). Andererseits kann es wünschenswert sein, E(I) schwerer zu gewichten als E(I+1).

Gleichrichtungsschaltungen und Mittlungsschaltungen mit Gewichtung sind für beide Paare der Kombinationsschaltungen vorgesehen;

30981 0/1023

Die Mittlungsschaltung 121 und die Gleichrichterschaltung 171 bewirken eine Gleichrichtung und eine gewichtete Mittlung der beiden vorhergesehenen Abweichungen mit einem hypothetischen OUT(I) - Signal als eine logische "0", und die Mittlungsschaltung 12-2 mit Gewichtung und die Gleichrichter schaltung 172 bewirken eine Gleichrichtung und eine gewichtete Mittlung der beiden vorausgesagten Abweichungssignale bei einem hypothetischen OUT(I)-Signal als eine logische "1".

Demgemäß führen die Mittlungs- und Gleichrichterschaltungen nach Fig. 2 zwei Funktionen aus. Da die "Richtung" der Abweichung unwichtig ist, ermöglicht die Gleichrichtung die Behandlung der Signale auf einer positiven Basis - erste Funktion. Zweitens multipliziert jede Schaltung 121 und 122 jede geschätzte Abweichung an ihrem Eingang mit einem geeigneten Gewichtungsfaktor und kombiniert die beiden gewichteten Werte hiervon. So stellt das Ausgangssignal der Schaltung 121 die Netto-Abweichung dar, welche vorausgesagt wird, wenn das Signal IN(I) als eine logische "0" zu codieren ist und das Ausgangs signal der Mittlungsschaltung

3098 10/1023

stellt die vorausgesagte Nett ο-Abweichung unter der Bedingung von IN(I) als eine logische "1" dar.

Die beiden Abweichungen werden an eine Subtraktions schaltung 123 gegeben. Offensichtlich stellt das kleinere der Ausgangssignale der Schaltungen 171 und 172 die kleinere vorhergesagte Abweichung dar.

Zusammenfassend wird das Ausgangs signal der Mittlungs schaltung

122 der positiven Eingangsklemme 162 der Subtraktionsschaltung und das Ausgangssignal der Mittlungsschaltung 121 der negativen Eingangsklemme 163 der Subtraktions schaltung 123 zugeführt. Wenn demnach das Er gebnis der Subtraktion durch die Schaltung

123 eine negative Größe ist, wird angezeigt, daß die von OUT(I) als eine logische ¹¹O" sich ergebende Abweichung größer ist als die vorher ge sagte Abweichung, die sich aus OUT(I) als eine logische "1" ergibt. Wenn in ähnlicher Weise das Ergebnis der Subtraktion durch die Schaltung 123 eine positive Größe ist, wird angezeigt, daß die sich aus OUT(I) als eine logische "1" sich ergebende Abweichung die größere Abweichung ist.

30 9 810/1023

22A2271

Eine positive Ausgangs spannung der Begrenzungssehaltung 164 entspricht somit der Bevorzugung der Codierung von OUT(I) als eine logische ¹¹O" und die negative Spannung der Begrenzungsschaltung 164 entspricht der Bevorzugung der Codierung von OUT(I) als eine logische "1". Es ist wichtig, sich zu erinnern, daß eine logische "1" als Darstellung eines Richtungswechsels in dem analogen Signal zwischen Abtastperioden definiert worden ist und eine logische "O" als kein Richtungswechsel zwischen Abtastungen. Diese Code-Zuordnung ist offenbar gerade das Gegenteil der Code-Zuordnung, wie sie beim Stand der Technik in aller Regel praktiziert worden ist. Solange natürlich die verwendeten Decodierer in Übereinstimmung mit den hierin gemachten Code-Zuordnungen verwendet werden, ist die Nichtkonformität der Codes ohne Bedeutung. Trotzdem kann es manches Mal wünschenswert sein, die Ausgangsdigits in einen Standardcode umzusetzen. Zu diesem Zweck ist ein alternativer Ausgang 165 vorgesehen. Mittels eines Exklusiv-NOR-Gliedes 166 und eines Verzögerungselementes 167 in Rückkopplungsschaltungen hierzu wird das Ausgangssignal der Begrenzungsschaltung 164 in einen mehr der Standardform entsprechenden Code umgewandelt.

309810/1023

Die Exklusiv-NOR-Funktion ist definiert als Erzeugung eines Ausgangssignals einer logischen "1" nur dann, wenn alle Eingänge logische Nullen sind oder wenn alle Eingänge logische Einsen sind. Das Exklusiv-NQR-Glied 166,in Kombination mit

dem Verzögerungselement 167, ändert die hierin definierte Konvention mit Bezug auf logische Einsen und Nullen: Eine logische "1" am alternativen Ausgang 165 stellt ein zunehmendes Signal dar, und eine logische "0" stellt ein abnehmendes Signal dar.

Um das richtige Vorzeichen sowie zur Synchronisierung des sendenden Codierers mit dem empfangenden Codierer sicherzustellen, ist es möglich und geeignet, einen speziellen Wert für die Variable STEP(I). zur Anlage Startzeit zu bestimmen, und zwar sowohl im Sender als auch im entsprechenden Decodierer des Empfängers. Die Werte der von den Multiplikationsschaltungen 129, 180, 130 und 110 kommenden Signale werden begrenzt, so daß jedes Signal, welches aus dem vorgesehenen Bereich fällt, soweit zurückgesetzt wird, daß es innerhalb den Bereich fällt. Ein sehr kleiner Wert wird auf einen Minimumwert neu eingestellt, und ein sehr großer Wert auf den Maximalwert. Diese Schaltungen dienen deshalb als Be'grenzer und als Multiplizierer.

309810/1023

So wird STEP(I) auf der Leitung 109 ursprünglich auf einem Minimumwert sein, der von dem Minimumausgangssignal des Multiplizierers 130 bestimmt wird. Für diese Zwecke wird bei dem Anlagestart der Schalter 126 mit der Klemme 128 verbunden. Wenn Fehler in der Übertragung den Empfangsdecodierer außer Takt bzw. Spur mit dem Codierer geraten lassen, geht der Codierer zurück in die Spur, wann immer eine Serie von logischen Einsen oder logischen Nullen in dem übertragenen Code die Reaktion der Multiplizierer-Begrenzer-Schaltungen 129 oder 130 zu den Grenzen treibt.

Die Ausführungsform nach Fig. 1 und 2 ist gänzlich aus Bestandteilen zusammengesetzt, die an sich bekannt sind, und deren Kontruktion dem Durchschnittsfachmann bekannt ist. Beispielsweise können die Multiplikationsschaltungen durch Operationsverstärker realisiert werden, die im Hinblick auf den wünschenswerten Verstärkungsfaktor vorgespannt sind, und mit Dioden zur Begrenzung der Signalausschläge ausgestattet sind. In ähnlicher Weise können Kombinationsschaltungen und die Subtraktionsschaltung aus einer großen Vielfalt von bekannten Schaltungen ausgewählt werden. Die Gleichrichterfunktion kann

3098 10/1023

durch einen einfachen Halbleitergleichrichter bewerkstelligt werden und die Mittlungsschaltung mit Gewichtung kann als ein resistives T-Netzwerk verkörpert sein.

Die folgende Tabelle enthält Werte, die vom Standpunkt des Betriebes mit einer maximalen Analogsignalamplitude von 2550 als besonders geeignet bestimmt worden sind:

Tabelle

Minimale Schrittgröße = 20 aus 2550 Maximale Schrittgröße = 70 bis 140 aus 2550 Positiver Adaptionsfaktor P = 1, 4 Nefativer Adaptionsfaktor Q = 0, 7 Erste Integrationsrückkopplung F = 0, 8 Zweite Integrationsrückkopplung L = O, 96.

Da die Rückkopplungsschleife zwischen dem Schalter 126 und der Klemme 136 zur Bildung eines Doubles des Eingangs signals in Abhängigkeit von den Ausgangsdigits arbeitet, ist es offenbar, daß die gleiche Einrichtung unabhängig benutzt werden kann, um

309810/1023

als Decodierer für die Ausführungsform nach Fig. 1 und 2 zu arbeiten. Wenn daher der Schalter 126, das Verzögerungselement 131, die Multiplikationsschaltungen 129 und 130 und die Integratoren 111 und 112 unabhängig aber in genau der gleichen Weise wie im Codierer nach Fig. 1 und 2 betrieben werden, wird eine decodierende Operation erhalten, wobei das Ausgangssignal das zusammengesetzte analoge Ausgangs signal darstellt. Da ferner die Code-Zuordnung nach Fig. 1 und 2 bezüglich der Standardzuordnung invertiert ist, wird ein alternativer Eingang 168 vorgesehen, welcher das logische Äquivalent des alternativen Ausgangs 165 ist. Der alternative Eingang 168 versorgt ein Verzögerungselement und ein Exklusiv-NOR-Glied 170. Die Operation dieser alternativen Eingangseinrichtung ist umgekehrt zur Operation der zuvor erwähnten alternativen Ausgangseinrichtung.

Im vorhergehenden ist der Versuch unternommen worden, die Prinzipien der Erfindung in Ausdrücken des Betriebes und in Ausdrücken der Verkörperung darzustellen. Fig. 3 und 5 sollen darstellen, daß diese funktionellen und strukturellen Unterschiede gegenüber dem Stand der Technik zu erheblichen betriebs-

309810/ 1023

mäßigen Vorteilen führen. .

Fig. 3 und 4 zeigen Umrißdiagramme von Signal-zu-Rauschen-Verhältnissen (S/N) für verschiedene Werte d,es Schrittadaptionsfaktors P und dessen Integrationsrückkopplungsfaktors F. Im einzelnen zeigt Fig. 3 ein Signal-zu -Rauschen-Umrißdiagramm für adaptive Standardcodier er mit PQ-Adaption und doppelter Integration und Fig. 4 zeigt ein ähnliches Umrißdiagramm, für einen Codierer, bei dem die Prinzipien der Erfindung beachtet sind. Beide Umrißdiagramme zeigen den Schrittadaptionsfaktor P auf der Ordinate und den Rückkopplungsfaktor F auf der Abszisse. Die Umrisse auf einem jeden Schrieb stellen konstante Werte des Signal-zu-Rauschen-Verhältnisses dar. Offenbar codiert ein Codierer, der mit einem höheren Signal-zuRauschen-Verhältnis arbeitet, analoge Signale mit einer größeren Geschwindigkeit und mit beträchtlich mehr Stabilität. Dementsprechend ist ein Codierer mit/einem Signal-zu-Rauschen-Verhältnis von null oder weniger in hohem Maße instabil.

Ein Vergleich der Fig. 3 mit der Fig. 4 ergibt, daß Codierer unter Benutzung der Prinzipien der Erfindung wesentlich größere

309810/1023

Werte des Signal-zu-Rauschen-Verhältnisses über größere Bereiche erzielen. Zusätzlich zeigt Fig. 4 ziemlich eindeutig, daß die mögliche Instabilität des Codierers reduziert wird. In Fig. 3 fällt ein wesentlicher Teil des Diagramms außerhalb der Linie S/N = 0, was der bestimmte Grund der Instabilität ist. In Fig. 4 dagegen ist der Bereich der Instabilität beinahe ganz verschwunden. Darüberhinaus zeigt die für den Stand der Technik vorgesehene Fig. 3, daß die Bereiche mit S^J = 40 oder größer ziemlich klein sind und dann auch nur in solchen Bereichen, wo der Rückkopplungsfaktor F ziemlich nahe bei null liegt. In Übereinstimmung mit der Erfindung zeigt beinahe das ganze Diagramm ein Signal-zu-Rausdh-Verhältnis von 40 oder größer, und die größeren S/N-Konturen sind klar bei den größeren Werten des Rückkopplungsfaktors F. Auf diese Weise demonstrieren die Fig. 3 und 4 die Überlegenheit der Erfindung bezüglich Signal-zu-Rauschen-Verhältnis und Stabilität.

Die Fig. 5 bis 12 zeigen Vergleiche von Wellenformen, die durch verschiedene Codierer mit und ohne Anwendung der

309810/1023

Er findung erzeugt worden sind. In jedem Fall wird das gleiche zu codierende Analogsignal verwendet. Dieses Analogsignal ist mit der Bezugsziffer 301 in den Fig. 5,. 7, 9 und 8 bezeichnet. Über das Analogsignal 301 ist ein zusammengesetztes Double einer codierten Version hiervon überlagert. In den Fig. 5, 7, 9 und 12 sind diese Wellenformen mit den Bezugszeichen 302, 303, 304 bzw. 305 versehen. Die Fig. 6, 8, 10 und 12 stellen jeweils codierte digitale Versionen des in der vorhergehenden Fig. jeweils dargestellten Analogsignals dar. Die entsprechenden Duplikations signale 302 bis 305 stellen die zusammengesetzten Doubles jedes codierten Signals dar. So stellt die Wellenform 302 ein zusammengesetztes Double der Wellenform der Fig. 6, die Wellenform 303 von der Wellenform der Fig. 8 usw. dar.

Die Fig. 5 bis 8 stellen Codierersätze dar mit einem Rückkopplung sfaktor von F = 0, 4, wobei Fig. 5 und 6 Standarddoppelintegrationscodierer und Fig. 7 und 8 Codierer unter Benutzung der Erfindung darstellen. Obwohl der Faktor F = 0, 4 nicht der optimale Wert vom Standpunkt der Erfindung ist (s. Fig. 3 und 4), ist eine merkliche

309^10/1023

Verbesserung in der Spurtreue aus Fig. 7 ersichtlich. Fig. 9 bis 12 stellen Codierer mit einem auf 0, 8 gesetzten Rückkopplung sfaktor F dar, wobei Fig. 9 und 10 Standardcodierer darstellen, während Fig. 11 und 12 gemäß Erfindung verbesserte Codierer wiedergeben. Aus Fig. 3 und 4 ist demonstriert worden, daß F = 0, 8 ein besserer Wert vom Standpunkt der Erfindung ist, und Fig. 9 bis 12 machen dies offensichtlich. Insbesondere an den Änderungsstellen des Analogsignals 301 zeigt das Double 305 eine weitaus bessere Spurhaltung als das Double 304.

Zusammenfassend demonstrieren die Fig. 3 bis 12 eindeutig die betriebsmäßige Überlegenheit des Codierers, der gemäß Prinzipien der Erfindung betrieben wird, gegenüber dem Stand der Technik.

In der Erläuterung zu Fig. 1 und 2 wurde festgestellt, daß zwei Mittlungsschaltungen 121 und 122 mit Gewichtung notwendig waren, um eine effektive Berücksichtigung von zugeordneten vorhergesagten Abweichungssignalen zu ermöglichen, d.h. solchen, die von dem gleichen hypothetischen Ausgangs signal abhängig sind.

309810/1023 !

Im einzelnen ist dieses gewichtete Mittlungsverfahren in den Codierern nach Fig. 1 und 2 benutzt worden, denn der bei diesem Umsetzer verwendete grundlegende Gedanken bei der Umsetzung bestand darin zu versuchen, voräüsgesagte₍ Abweichungssignale für die nächsten beiden Abtastperioden E(I) und 33(1+1) miteinander in Bezug zu bringen. So behandelte die Mittlungsschaltüng 121 beide vorausgesagte Abweichungen unter den hypothetischen Bedingungen von OUT(I) als eine logische ¹¹O¹' und die Schaltung 120 funktionierte in ähnlicher Weise für hypothetische OUT(I)-Werte, die eine logische "1" sind. Die Ausführungsform nach Fig. 13 versucht demgegenüber nur, die vorausgesagte Abweichung zwei Abtastperioden im voraus E(I+1) mit der Eingangsprobe zwei Perioden im voraus IN(I+1) zu korrelieren. Deshalb benötigt die Ausführungsform nach Fig. 13 nicht ein Mittlungsverfahren mit Gewichtungj da die Großen, welche IN(I) als logische "1" oder als logische ¹¹O" entsprechen, überhaupt nicht errechnet werden. Vielmehr sind die hypothetischen Ausgangssignalwerte für OUT(I+1) die einzigen Größen, die von der Rückkopplungsschaltung nach der Ausführungsform nach Fig. 13 aufgenommen und verarbeitet werden. Demgemäß liefert die Ausführungsform

309910/1023

nach Fig. 13 nicht die Funktionen, die in Fig. 2 von den Kombinationsschaltungen 117 und 118 gewährt wurden. Jedoch bieten die Kombinationsschaltungen 419 und 420 die gleichen Funktionen, die in Fig. 2 von den Kombinationsschaltungen 119 und 120 gewährt worden waren.

Eine flüchtige Betrachtung der Ausführungsform nach Fig. 13 zeigt eine große Ähnlichkeit mit der Ausführungsform nach Fig. 1 und 2. Analoge Eingangssignale werden einem Abtaster 415 zugeführt, welcher Proben auf einer Leitung 401 für jede Abtastperiode abgibt. Das Verzögerungselement 116 aus Fig. 1 ist jedoch fortgelassen worden, da die einzige abgeschätzte Abweichung E(I+1) aus einer direkten Korrelation von IN(I+1) mit dem Duplikat zu synthetisieren ist, welches auf dem hypothetischen Signal OUT(I+1) beruht. Da ferner die folgende Abtastung oder Probe IN(I) bei der Ausführungsform nach Fig. nicht benutzt wird, werden auch die beiden Kombinationsschaltungen 117 und 118, welche in Fig. 2 die Korrelation unter hypothetischen OUT(I)-Werten besorgten, nicht benötigt.

309810/1023

Demgemäß wird die Probe IN(I+1) nur den beiden Kombinationsschaltungen 419 und 420 zugeführt. Jede der Kombinationsschaltungen

419 und 420 ist mit verschiedenen Multiplikationsschaltungen in der Rückkopplungsschleife gekoppelt, die zwischen einem Schalter 426 und einer Klemme 436 liegen. Die Gesamtheit der Einrichtung zwischen dem Schalter 426 und der Klemme 436 ist offensichtlich identisch zu dem ent sprechenden Apparat in Fig. 1 und 2, d.h. zwischen dem Schalter 126 und der Klemme 136. Demgemäß ist auch die Wirkungsweise identisch mit der nach Fig. 1 und 2.

Die Wirkungsweise der beiden kombinierten Schaltungen 419 und

420 kann durch folgende analytische Ausdrücke beschrieben werden, welche offensichtlich in engem Bezug zu den Gleichungen (16) und (17) stehen:

E(I+D= IN(I+1) - [L² · R(I) -P-Q- STEP(I)] (18)

- (L+F) [F . DL(I) + P · STEP(I)]

Dies gilt für einen hypothetischen Wert von OUT(I) = 0 und OUT(I+1) = 1.

E(I+1)= IN(I+1) - [L² · R(I) + Q²STEP(I)] (19)

-(L+F) £F · DL(I) -Q · STEP(I)]

3098 10/1023

Dies gilt für einen hypothetischen Wert von OUT(I) = 1 und OUT(I+1) = O.

Demgemäß stellt die Gleichung (18) das Ausgangssignal der .Kombinationsschaltung 419 und die Gleichung (19) das Ausgangssignal der Kombinationsschaltung 420 dar. Da die Gleichungen (18) und (19) jeweils natürlich eine vorhergesagte Abweichung darstellen, und da der Decodierer nach Fig. 13 die vorhergesagte Abweichung auf ein Minimum zu reduzieren trachtet, ist die Größe und nicht die Richtung der Abweichung wesentlich. Demgemäß richten ein Paar von Gleichrichterschaltungen 471 und 472 jeweils die vorhergesagten Abweichungssignale der Ausgänge der Kombinat ions schaltung 419 und 420 gleich. Eine Subtraktions- und Begrenzungsschaltung 423 stellt die Funktionen dar, die von der Subtraktionsschaltung 123 und der Begrenzungsschaltung 164 in Fig. 1 durchgeführt wurden. Demgemäß erscheinen die Ausgangsdigits an der Ausgangsklemme 424.

Zusammenfassend kann festgestellt werden, daß die Ausführungsform nach Fig. 13 eine vereinfachte Version des Codierers nach

309810/ 1023

Fig. 1 und 2 darstellt, wobei die Wirkungsweise der beiden Ausführungsformen ziemlich ähnlich einander ist. Tatsächlich ist der Hauptunterschied zwischen der Ausführungsform nach Fig. 13 und der nach Fig. 1 und 2 genau durch die. Gleichungen (18) und (19) zusammengefaßt.

In der vorhergehenden Beschreibung ist durch grafische Darstellung und Wellenformen gezeigt worden, daß die Wirkungs-. weise der Codierer, bei denen die Prinzipien der Erfindung verwirklicht sind, der Wirkungsweise von bekannten Codierern überlegen ist. Um sich diese Überlegenheit noch klarer zu machen, ist es nützlich, die Verteilung der Adaptionsoptionen zu betrachten, die gemäß den Prinzipien der beschriebenen Codierer gewährt werden. Fig. 14 und 15 stellen die Optionen dar, die für ein-Bit-adaptive Decodierer gewährt werden. Ausgehend von einer beliebigen Abtastzeit t. zu einer nachfolgenden Abtastzeit t. sind divergierende Reaktionen vorhanden, wodurch der Codierer 2 -Optionen anbietet. Fig. 14 stellt die Verteilung dieser Optionen mit einfachen adaptiven Codierern, beispielsweise den erwähnten PQ-Codierern dar. Fig. 15 zeigt die Verteilung der Optionen,

309 Ö.1 0/1023

22A2271

die durch doppelte Integration mit PQ-Adaption erhalten werden. Fig. 16 und 17 zeigen Optionen mit ähnlicher Reaktion für ein Signal, welches vor der Zeit t. zugenommen hat. Es ist klar, daß die Genauigkeit, mit welcher ein Signal dargestellt werden kann, besser ist, wenn der zweite Schritt der Integration mit einbezogen ist. Die möglichen Darstellungen in Fig. 15 und 17 sind ebener und in einem Amplitudenbereich verteilt, welcher wahrscheinlicher die vorkommenden Werte des Eingangssignals einschließt, welches jedoch zur Zeit t. unbekannt ist. Ohne das Ent scheidungs verfahr en gemäß Erfindung würden Schaltungen, welche die optimalen Reaktionen gemäß Fig. 15 und 17· aufweisen, nicht benutzt werden, denn diese Schaltungen würden instabil sein. Die vorliegende Erfindung macht eine bessere Wahl der Optionen möglich, indem die Signal änderung vorweggenommen wird, aber ändert die Optionen an sich nicht.

309810/1023

Claims

PATENTANSPRÜCHE

1. Codierer zum adaptiven Codieren von Abtastungen (Proben) eines Analogsignals,

gekennzeichnet durch folgende Merkmale:

Eine Vorhersageeinrichtung (111 und 112; 117 bis 120; 110, 129, 130, 147, 151, 152; 126; 128 und 129) erzeugf alternative Schätzungen der Codierung, die unter den Bedingungen von möglichen Werten der Ausgangsdigits angetroffen werden, und zwar mindestens eine Abtastperiode nachfolgend auf die Abtastperiode einer gerade zu codierenden Probe;

Eine Ausgangsschaltung (121, 122, 123, 171, 172 und 164) spricht auf die Vorhersageeinrichtung an und erzeugt ein Ausgangssignal aus einem der möglichen Werte entsprechend der kleinsten Schätzung der Codierabweichung.

2. Codierer nach Anspruch 1, dadurch gekennzeichnet,

daß die Vorhersageeinrichtiuig noch folgende Schaltungen umfaßt:

3 0 9810/1023

Eine Schaltungsanordnung (111 bis 112; 110, 147, 180, 151, 152; 148 und 149; und 153 und 154), die auf das codierte Ausgangssignal des Vorhersagecodierers anspricht und Signalelemente erzeugt;

Mindestens zwei Kombinationsschaltungen (119, 120), die jeweils auf eine Eingangsprobe und einen unterschiedlichen Satz von Signalelementen ansprechen und ein Differenz signal erzeugen, welches dem Eingangssignal und einem vorhergesägten Wert entspricht.

3. Codierer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ausgangsschaltung noch folgende Schaltungsteile aufweist:

Eine Selektionsschaltung (121, 122, 123, 171 und 172), die so geschaltet ist, daß sie das Differenz signal von jeder der Kombinationsschaltungen empfängt und ein Abweichungssignal erzeugt, welches dem kleinsten Differenzsignal entspricht;

Eine Quantisierungsschaltung (164), die das kleinste Abweichungssignal als ein digitales Ausgangs signal codiert.

3098 10/102 3

4. Codierer nach Anspruch 2, dadurch gekennzeichnet, daß eine Verzögerungsschaltung (116) mit zusätzlichen Kombinationsschaltungen verbunden ist, um eine verzögerte Eingangsprobe zur gleichzeitigen Erzeugung von alternativen Schätzungen der Codierung von unterschiedlichen möglichen Werten der Ausgangsdigits in Abhängigkeit von zusätzlichen aufeinanderfolgenden Eingangsproben zu liefern, und daß eine Kombinationseinrichtung vorgesehen ist, die die gleichzeitigen alternativen Schätzungen miteinander kombiniert.

3 0 9 θ t ö / 1 0 2 3 -ORlONAL INSPECTED

I- β θ r s e i t e