DE2234189A1 - Verfahren zur maskierung von halbleiteroberflaechen - Google Patents

Verfahren zur maskierung von halbleiteroberflaechen

Info

Publication number
DE2234189A1
DE2234189A1 DE2234189A DE2234189A DE2234189A1 DE 2234189 A1 DE2234189 A1 DE 2234189A1 DE 2234189 A DE2234189 A DE 2234189A DE 2234189 A DE2234189 A DE 2234189A DE 2234189 A1 DE2234189 A1 DE 2234189A1
Authority
DE
Germany
Prior art keywords
mask
bead
opening
electrodes
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2234189A
Other languages
German (de)
English (en)
Inventor
Ronald Francis Johnston Broom
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2234189A1 publication Critical patent/DE2234189A1/de
Pending legal-status Critical Current

Links

Classifications

    • H10P76/40—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10W20/40—

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
DE2234189A 1971-08-19 1972-07-12 Verfahren zur maskierung von halbleiteroberflaechen Pending DE2234189A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1217971A CH529446A (de) 1971-08-19 1971-08-19 Selbstausrichtendes Maskierverfahren, insbesondere für Halbleiteroberflächen

Publications (1)

Publication Number Publication Date
DE2234189A1 true DE2234189A1 (de) 1973-03-01

Family

ID=4380613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2234189A Pending DE2234189A1 (de) 1971-08-19 1972-07-12 Verfahren zur maskierung von halbleiteroberflaechen

Country Status (4)

Country Link
JP (1) JPS4831878A (cg-RX-API-DMAC10.html)
CH (1) CH529446A (cg-RX-API-DMAC10.html)
DE (1) DE2234189A1 (cg-RX-API-DMAC10.html)
FR (1) FR2149384A1 (cg-RX-API-DMAC10.html)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3426421A1 (de) * 1984-07-18 1986-01-23 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1094517B (it) * 1978-04-28 1985-08-02 Componenti Elettronici Sgs Ate Procedimento per la fabbricazione di un elemento resistivo filiforme per circuito integrato

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3426421A1 (de) * 1984-07-18 1986-01-23 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung

Also Published As

Publication number Publication date
CH529446A (de) 1972-10-15
JPS4831878A (cg-RX-API-DMAC10.html) 1973-04-26
FR2149384B1 (cg-RX-API-DMAC10.html) 1974-07-12
FR2149384A1 (en) 1973-03-30

Similar Documents

Publication Publication Date Title
DE1967363C2 (cg-RX-API-DMAC10.html)
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE3601326A1 (de) Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter
DE2040180B2 (de) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
DE2916364A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1764401A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Verfahren zu seiner Herstellung
DE60124704T2 (de) Verfahren zur musterbildung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE68905487T2 (de) Verfahren zur herstellung einer integrierten schaltung mit bauelementen, die gates auf zwei ebenen enthalten.
DE2635369A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2315761A1 (de) Verfahren zur herstellung einer integrierten schaltung mit oberflaechen-feldeffekttransistoren
DE2422120A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
DE1614233B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE2453528C2 (de) Maskierungsverfahren
DE2234189A1 (de) Verfahren zur maskierung von halbleiteroberflaechen
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE102007007096B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben