DE2224062A1

DE2224062A1 - Apparat und Verfahren zur Integra tionserkennung

Info

Publication number: DE2224062A1
Application number: DE19722224062
Authority: DE
Inventors: Richard G Longmount Roo driguez Juan A Boulder Col Laatt (V St A )
Original assignee: Storage Technology Corp
Current assignee: Storage Technology Corp
Priority date: 1971-05-17
Filing date: 1972-05-17
Publication date: 1972-12-21
Also published as: IT950971B; FR2138029B1; GB1398763A; FR2138029A1; CA1007713A; US3731208A

Description

PATENTANWÄLTE! · O ? 9 / Π R

DR. O. DnTMANN K. L. SCHIFF DR. A. ν. FÜNBR DIPL. ING. P. STRBHL

PATENTANWÄLTE 8 MÜNCHEN O8 POSTFACH ΘΒ Ol βθ 8 MÜNCHEN ΘΟ

STORAGE TECHNOLOGY CORPORATION mariahilfplatz 2 & 3

TELEFON: (Ο811) 45 40 ΛΟ & 44 82 44

Unsere Akte: DA-K853 (M-356) tblegr, buhomarcpat München

17. Mai 1972 KLS/PS/k

Apparat und Verfahren.zur Integrationserkennun.fi Priorität: 17." Mai 1971, U.S.A.', Nr. 144 085

Die Erfindung bezieht sich auf die Integrations-Erkennung, wie sie "beim Lesen von Magnetbändern angewandt wird.

Die Integrations-Erkennung arbeitet mit der Integration eines Datenbits darstellenden Binärsignals. Dadurch, daß das Signal über einzelne Bitperioden integriert und die integrierten Ergebnisse ermittelt werden, lassen sich die verschiedenen Bits mit einem viel höheren Genauigkeitsgrad erkennen, als wenn der Pegel des Binärsignals selbst ermittelt würde. Beispielsweise werden im Gegensatz zu der Erkennung eines Binärsignals selbst durch die Integrations-Erkennung die Auswirkungen des Rauschens, das zu einer fehlerhaften Bit-Erkennung führen kann, stark vermindert.

Die Integrations-Erkennung findet beim Lesen von phasencodierten Magnetbändern in Computer-Magnetbandgeräten Anwendung, v/o ein sehr hoher Genauigkeitsgrad erforderlich ist. Beim Aufzeichnen eines derartigen phasencodierten Magnetbandes wird auf dem Aufzeichnungsmedium sowohl für eine "1" als auch für eine "O" eine Magnetfluß-Umkehr erzeugt, wobei diese Umkehr für eine "1" entgegengesetzte Richtung als für eine "O" hat. Da auf dem

209852/0958

Aufzeichnungsmedium für jedes geschriebene' Bit eine solche Fluß-Umkehr auftreten muß, läßt sich die Lesesynchronisation eigengesteuert gestalten, in dem die gelesenen Daten als Synchronisationssignal verwendet werden.

Bei einem Bandlesevorgang wird die Phase der ankommenden Daten mit einem Oszillator variabler Frequenz verglichen, dessen Nennfrequenz auf die Nennfrequenz der Eingangsdaten abgestimmt ist. Daraus wird dann ein Binärsignal erzeugt, das den Phasenvergleich angibt, wobei ein bestimmter Pegel den phasenrichtigen Zustand und ein anderer Pegel einen phasenverschobenen Zustand angibt. Das Binärsignal wird dann über die jeweilige Bitperiode jeder Bitzelle integriert, wobei die Polarität des integrierten Ergebnisses den Bitwert angibt. Natürlich ist es erforderlich, daß bei der die Integration ausführenden Einrichtung nach jedem Integrationsvorgang eine Rauschunterdrückung erfolgt, um sicherzustellen, daß jede Integration mit einem Bezugs- oder Rauschsperrungs-Pegel beginnt. Wird dieser Pegel nicht eingehalten, so kann die Integration zu einer fehlerhaften Biterkennung führen.

Bei Integrationserkennungs-Systemen nach dem Stand der Technik, wie sie etwa in der Magnetbandeinheit IBM 2803 verwendet werden, wird die Erkennung des Bits in den einzelnen aufeinander folgenden Bitzellen eines Binärsignals durch einen einzelnen Integrator erreicht. Bei diesem bekannten Gerät und bei anderen derartigen Systemen ist also für jede Spur eines 9-Spur-Magnetbands ein einzelner Integrator für das von den phasencodierten Daten erzeugte Binärsignal vorgesehen. Da auf dem Band die einzelnen Bitzellen unmittelbar aufeinanderfolgen, steht in einem derartigen System nur sehr wenig Zeit zur Verfügung, um bei dem Integrator nach jedem Integrationsvorgang eine Rauschunterdrückung durchzuführen. In vielen Fällen führt die releitiv kurze Zeit der Rauschunterdrückung zu einer Übersteuerung, was bedeutet, daß der richtige Rauschsperrungs- oder Bezugspegel vor dem nächsten Integrationsvorgang nicht erreicht wird. Dies kann seinerseits zu einer fehlerhaften Biterkennung führen, da die

0 9 8 5 2/0958

_ 3 —

anschließende Integration nicht von dem richtigen Bezugspegel ausgeht. Dieses Problem der richtigen Rauschunterdrückung wird natürlich um so gravierender, mit je höheren Zellendichten gearbeitet wird, da dabei die Bitperioden kürzer werden und die Rauschsperrung bei dem Integrator noch rascher erfolgen muß.

Ein Versuch,„das genannte Problem der Rauschsperrung zu lösen und Toleranzen in der Integratorschaltung zu kompensieren, hat bei Systemen nach dem Stand der Technik, etwa bei der Hagnetbandeinheit IBM 2803 zahlreiche Justierungen erfordert. Diese Justierungen sind aber nicht nur zeitraubend und schwierig durchzuführen; in vielen Fällen vermitteln sie auch nicht die gewünschte hohe Genauigkeit beim Lesen eines mit hoher Bitdichte phasencodierten Magnetbandes.

Gemäß einem wichtigen Aspekt der vorliegenden Erfindung werden für jedes zu integrierende Bdnärsignal eine erste und eine zweite Integrationseinrichtung vorgesehen. Das Binärsignal v/ird dann während der Bitperioden für eine erste Gruppe von Bitzellen durch die erste Integrationseinrichtung und während der Bitperioden für eine zweite Gruppe von Bitzellen durch die zweite Integrationseinrichtung integriert. Dadurch, daß man zwischen den Bitzellen der ersten und denen dor zweiten Gruppe jeweils Abstände von mindestens einer Bitperiode vorsieht, v/ird reichlich Zeit zur jeweiligen Rauschsperrung der beiden Integratoreinrichtungen in den Zwischenräumen zwischen den einzelnen Bitzellen der jeweiligen Gruppe geschaffen.

Gemäß dem genannten Aspekt der Erfindung wird ferner ein Binärsignal mittels einer Antivalenz-Gattereinrichtung (exklusives ODER) in Verbindung mit eineia Oszillator variabler Frequenz erzeugt, der dem phasencodierten Dateneirigangssignal nachgeführt wird. Der Oszillator variabler Frequenz erzeugt ein Taktsignal, das den Bitperioden der Bitzellen der phasencodierten Daten entspricht. Dieses Taktsignal v/ird zusammen mit dem phasencodierten Dateneingangssignal der Antivalenz-Gattereinrichtung zugeführt, die an ihrem Ausgang das die phasencodierten Daten

BAD ORiGINAL

9852/0958

darstellende Binarsignal erzeugt.

Gemäß.dem genannten Aspekt der Erfindung wird das Binärsignal weiterhin in zwei Signale unterteilt, von denen eines die Bitzellen der ersten Gruppe und das zweite die Bitzellen der zweiten Gruppe darstellt. Diese Unterteilung wird durch eine erste und eine zweite UND-Gattereinrichtung erreicht, wobei die beiden Gattereinrichtungen zwischen dem Ausgang der Antivalenz-Gatt er einrichtung und dem Eingang der ersten bzw. der zweiten Integrationseinrichtung eingeschaltet sind. Die UND-Gattereinrichtungen werden abwechselnd von einer Flipflop-Einrichtung gesetzt und durch das Taktsignal von dem Oszillator variabler Frequenz gelöscht.

Gemäß einem weiteren Aspekt der Erfindung ist eine Integrationseinrichtung vorgesehen, zwischen deren Ausgang und Eingang eine negative Rückkopplungsschleife vorgesehen ist, um die Rauschsperrung und die Rückführung des integrierten Ausgangssignals auf den richtigeii Rauschsperrungs-Pegel durchzuführen.

Gemäß einem weiteren Aspekt der Erfindung umfaßt die Integrationseinrichtung einen Differentialverstärker, dessen einer Eingang an den Ausgang der Integrationsschaltung angeschlossen ist und dessen anderer Eingang an ein Bezugspotential gekoppelt ist. Durch Betreiben der Integrationseinrichtung im Differentialmodus werden Einflüsse von Toleranzen der Schaltelemente auf das integrierte Ausgangssignal weitgehend vermindert oder wenigstens auf billige Schaltungskomponenten wie etwa Widerstände beschränkt.

Die Erfindung wird in der nachstehenden Beschreibung eines bevorzugten Ausführungsbeispiels anhand der Zeichnungen näher erläutert; in den Zeichnungen zeigen

Fig.-1 ein Blockschaltbild eines erfindungsgemäßen

Integrations-Erkennungssystems;

Fig. 2 ein Impulsdiagramm zur Darstellung der verschiedenen Signale in der in Fig. 1 gezeigten Schaltung; und

Fig. 3 ein schematisches Schaltbild einer erfindungsgemäßen Integratorschaltung. 209852/0958

BAD ORIGINAL

Anhand Fig. 1 und 2 soll ein Integrations-Erkennungssystem zum Lesen phasencodierter Daten von einem Vielspur-Magnetband beschrieben werden, wie es in Computer-Magnetbandgeräten verwendet wird. Dabei ist zu beachten, daß für jede Magnetbandspur ein derartiges System vorgesehen ist. Ein phasencodiertes Datensignal A wird nach Verstärkung, Differenzierung und Begrenzung dem Eingang eines Oszillators 10 variabler Frequenz zugeführt, dessen Nennfrequenz an die Nennfrequenz des phasencodierten Dateneingangssignals angepaßt ist. Wie in Fig. 2 gezeigt, entspricht eine Bitperiode für eine Bitzelle des phasencodierten Datensignals A (die Pfeile an dem Signal A geben die Magnetflußänderungen an) der Periode des von dem Oszillator 10 erzeugten Taktsignals B. Der Oszillator 10 wird dem Eingangsdatensignal nachgeführt, indem, die auftretende Phasendifferenz zur Erzeugung von Fehlersignalen verwendet wird, die dazu dienen, die Frequenz des Oszillators so zu ändern, daß die Differenz minimal wird. Ein derartiger Oszillator ist in dem Magnetbandgerät IBM 2803 eingebaut. ·

Um die phasencodierten Daten des Eingangssignals A zu decodieren, werden das Taktsignal B und das Eingangssignal-A einem Antivalenz-Gatter 12 zugeführt. Sind die Phasen des Dateneingangssignals A und des Taktsignals B gleich, so hat die entsprechende Bitzelle des am Ausgang des Antivalenz-Gatters 12 erzeugten Binärsignals C den Wert "1". Ist die Phase des Dateneingangssignals A der des Taktsignals B entgegengesetzt, so ist das Binärsignal C für diese bestimmte Bitzelle "0".

Erfindungsgemäß wird das Binärsignal C nun in zwei Binärsignale zerlegt, nämlich ein erstes Binärsignal E, das eine erste Gruppe von Bitzellen darstellt, und ein zweites Binärsignal F, das ein zweite Gruppe von Bitzellen darstellt. Diese Unterteilung v/ird durch ein erstes UND-Gatter 14 und ein zweites UND-Gatter durchgeführt, wobei die Eingänge dieser Gatter an den Ausgang des Antivalenz-Gatters 12 angeschlossen sind. Mittels eines Flipflops 18, das durch das Taktsignal B aus dem Oszillator 10 variabler Frequenz gesetzt und gelöscht wird, können die UND-Gatter 14 und 16 abwech-

2098 5 7/Π958

selnd durch Bitperioden-Zeitsteuersignale D und D dem ersten bzw. dem zweiten Ausgang des Flipflops 18 durchgeschaltet werden.

Die Teilsignale E und F werden nun einem ersten bzw. einem zweiten Integrator 20, 22 zugeführt. Die Integratoren 20 und 22, die während der ersten und der zweiten Gruppe von Bitzellen positive bzv/. negative Integration der Signale E und F durchführen, erzeugen'integrierte AusgangsSignale G bzv/. H. Diese integrierten Aus gangs signale G und H werden dann einer Komparatorschaltung 24 zugeführt, die ein decodiertes Datensignal J erzeugt, das die Daten der Bitzellen in dem phasencodierten Eingangssignal A genau wiedergibt.

Wie in Fig. 2 klar gezeigt, sind die Bitzellen der ersten Gruppe, die das Eingangssignal E für den ersten Integrator bildet, jeweils durch eine volle Bitperiode einer Bitzelle voneinander getrennt. In ähnlicher Weise sind die Bitzellen der zweiten Gruppe, die das Eingangssignal F des zweiten Integrators bilden, durch eine volle Bitperiode einer Bitzelle voneinander getrennt. Infolgedessen hat jeder Integrator 20, 22 eine volle Bitperiode Zeit zur Rauschunterdrückung, da der einzelne Integrator nur jede zweite Bitzelle zu integrieren hat. Es hat sich gezeigt (und das ist auch in Fig. 2 klar zum Ausdruck gebracht), daß die volle Bitperiode reichlich Zeit zur Rauschunterdrückung gewährleistet, wodurch ein Rückführung der integrierten Ausgangssignale G und H auf den Rauschsperrung-Bezugspegel sichergestellt ist.

Der in Fig. 3 im einzelnen gezeigte Integrator 20 umfaßt eine impulsgesteuerte Gleichstromquelle 26, eine Schalteinrichtung 28 zur Steuerung der positiven Integration, der negativen Integration und der Rauschsperrung, Integrations-Schaltungselemente 30, einen Differentialverstärker 32 und positive analoge ODER-Gatter 34 und 36, Der nicht im einzelnen gezeigte zv/eite Integrator 22 enthält eine Schaltung, die mit der des Integrators 20 identisch ist.

Gemäß einem wichtigen Aspekt der Erfindung integriert der Integrator 20 nur jede zweite Bitzelle des Integrator-Eingangs-

209857/Π958

signals E. Diese Integration -Jeder zweiten Bitzelle wird durch die Schalteinrichtung 28 erreicht. Während der positiven Integration des Eingangs signals E zwischen den in Fig. 2 angegebenen Zeitpunkten T₁ und T, wird ein Transistor 38 in Abhängigkeit von dem Bitperioden-Zeitsteuersignal D eingeschaltet, das der Basis des Transistors 38 über Dioden 40 und 42 zugeführt wird. Während der gleichen Periode bleiben Transistoren 44, 46 und 48 in Abhängigkeit vom Eingangssignal E ausgeschaltet. .Infolgedessen kann sich ein Kondensator 50 der Integrations-Schaltungselemente über einen Widerstand 52 auf einen positiven Pegel aufladen (vergleiche das Integrator-Ausgangssignal 5 in Fig. 2).

Zum Zeitpunkt t, verdoppelt sich der Strom aus der Quelle 26 in Abhängigkeit von dem Eingangssignal D, und die Transistoren 46 und 48 sowie weitere Transistoren 54 und 56 werden eingeschaltet, um in der Integrationsschaltung 28 eine Rauschsperrung durchzuführen und die Ladung des Kondensators 50 auf das zwischen den Zeitpunkten t, und tj. erreichte Rauschsperrungs-Bezugspotential zurückzuführen.

Während der negativen Integration sind gemäß den Signalen D und E die. Transistoren 44, 46 und 48 eingeschaltet, und der Transistor 38 ist ausgeschaltet. Aus Fig. 2 (Integratorausgangssignal G) ist ersichtlich, daß die Ladung des Kondensators 50 nun negativ wird und im Zeitpunkt t„ ein Maximum erreicht. Wiederum v/erden die Transistoren 54, 56, 46" und 48 eingeschaltet, um an dem Integrator eine Rauschsperrung durchzuführen und den Kondensator etwa im Zeitpunkt t_g ^auf das Rauschsperrungs-Bezugspotential zurückzuführen. Dabei ist zu beachten, daß das Rauschsperrungspotential nach positiver und'negativer Integration gleich ist.

Gemäß einem Aspekt der Erfindung arbeitet der Integrator in einem Differentialmodus. Dies wird dadurch erreicht, daß der Differentialverstärker 32 einen an den Ausgang der Integrations-Schaltungs elemente 30 angeschlossenen Transistor 58 sowie einen v/eiteren an eine Bezu^spotentialquelle 62 angeschlossenen Eingangstransistor 60 aufweist. Durch Betrieb im Differentialmodus

209882/0958

mittels des Differentialverstärkers 32 werden Transistortoleranzen automatisch weitgehend kompensiert, wodurch sich die Notwendigkeit aufwendiger Justierungen der Integratoreinrichtungen erübrigt.

Gemäß einem weiteren Aspekt der Erfindung vermitteln die positiven analogen ODER-Gatter 34 und 36 eine negative Rückkopplung, die eine Rückführung auf den Rauschsperrungs-Bezugspegel gewährleistet. Bei Auftreten des Bitperioden-Zeitsteuersignals D an den jeweiligen Basiselektroden von Transistoren 64 und werden diese abgeschaltet, wobei weitere Transistoren 68 und als Emitterfolger funktionieren, die zwischen den Ausgängen des Differenzialverstärkers 32 und den Basiselektroden der Transistoren 54 und 56 eine negative Rückkopplungsschleife bilden. Gleichzeitig verdoppelt die impulsgesteuerte Gleichstromquelle 26 die Stärke eines den Emittern der Transistoren 54 und 56 zugeführten Stromes.

Es ist zu beachten, daß die Bezugspotentialquelle 62 für beide Integratoren 20 und 22 gemeinsam ist. Außerdem wird der Integrator 22 so betrieben, daß.er jede zweite Bitzelle verarbeitet, indem der invertierte Wert der Bitperioden-Zeitsteuersignale D und D zur Steuerung der positiven und negativen Integration sowie der Rauschsperr-Funktionen verv/endet wird.

Die Erfindung ist vorstehend in Verbindung mit dem Lesen eines phasencodierten Dateneingangssignals beschrieben worden; sie kann jedoch in jedem System Anv/endung finden, in dem mit Integrations-Erkennung gearbeitet v/ird. Überhaupt ist die Erfindung immer dann anwendbar, wenn ein Binärsignal integriert werden soll. Ferner ließe sich die Erfindung in einem System ausführen, das mit mehr als zwei Integratoren arbeitet, wodurch noch mehr Zeit für die Rauschunterdrückung geschaffen würde.

BAD ORIGINAL

209857/0958

Claims

Patentansprüche . .

1. Apparat zum Integrieren eines einer Reihe von Bitzellen umfassenden binären Eingangssignals, gekennzeichnet durch eine erste Integratoreinrichtung (20), die das Binärsignal (C) während einer ersten Gruppe von Bitzellen in der Reihe integriert, eine zweite Integratoreinrichtung (22), die das Binärsignal während einer zweiten Gruppe von Bitzellen in der Reihe derart integriert, daß an der ersten Integratoreinrichtung während der Bitzellen der zweiten Gruppe eine . Rauschunterdrückung erfolgen kann,und eine Einrichtung (24), die den Pegel des integrierten Binärsignals (G, H) für jede Bitzelle der er.sten und zweiten Gruppe ermittelt und daraus den Wert das Bits in der betreffenden Bitzelle bestimmt.

2. Apparat nach Anspruch 1, gekennzeichnet durch eine Einrichtung zur Erzeugung des besagten binären Eingangssignals (C) aus phasencodierten Daten (A), die einen Oszillator (10) variabler Frequenz zur Erzeugung eines den phasencodierten Daten nachgeführten Taktsignals (B)., wobei jeder Taktzyklus . des Taktsignals eine Bitperiode für eine Bitzelle der phasencodierten Daten und des binären Eingangssignals darstellt, und eine Antivalenz-Gattereinrichturig (12) zur Erzeugung des binären Eingangssignals aus dem Taktsignal und den phasencodierten Daten umfaßt.

209852/0958

3. Apparat nach Anspruch 2, gekennzeichnet durch eine Flipflop-Einrichtung (18), die an den Oszillator (10) angeschlossen ist und von dem Taktsignal (B) gesetzt wird, eine erste UND-Gattereinrichtung (14), die zwischen dem Ausgang der Antivalenz-Gattereinrichtung (12) und der ersten Integratoreinrichtung (20) eingeschaltet ist und von dem Signal an einem ersten Ausgang der Flipflop-Einrichtung derart steuerbar ist, daß sie während der ersten Gruppe von Bitzellen durchgeschaltet ist, sowie eine zweite UND-Gattereinrichtung (16), die zwischen dem Ausgang der Antivalenz-Gattereinrichtung und der zweiten Integratoreinrichtung (22) eingeschaltet und von dem Signal an,einem zweiten Ausgang der Flipflop-Einrichtung derart steuerbar ist, daß sie während der zweiten Gruppe von Bitzellen durchgeschaltet ist.

4. Apparat nach Anspruch 3, dadurch gekennzeichnet^ daß die erste und die zweite Integratoreinrichtung (20, 22) jeweils Integrations-Schaltungselemente (30) und eine von den Ausgangssignalen der jeweiligen tMD-Gattereinrichtung (14, 16) und der Flipflop-Einrichtung (18) abhängige Schalteinrichtung (28) umfassen,. die dem Eingang der Integrations-Schaltungselemente während der Bitperioden der Bitzellen in einer der besagten Gruppen ein Signal zur Integration und zwischen den Bitzellen einer Gruppe ein Signal zur Rauschunterdrückung zufuhrt.

5. Apparat nach Anspruch 4, dadurch gekennzeichnet , daß jede Integratoreinrichtung (20, 22) eine zwischen dem Aus-

209852/0958

gang der Integrations-Schaltungselemente (30) und der Schalteinrichtung (28) eingeschaltete negative Rückkopplungeinrichtung (34, 36) "umfaßt, die eine Rauschunterdrückung und eine Rückführung des Ausgangssignals de^vr Integrations-Schaltungselemente auf einen geeigneten Rauschsperrungs-Pegel vermittelt.

6. Apparat nach Anspruch 5, dadurch gekennzeichnet, daß jede Integratoreinrichtung (2O₅ 22) eine Bezugspotential--Quelle (62) und einen Differentialverstärker (32) umfaßt, der mit einem ersten Eingang an den Ausgang der Integrations-Schaltungselemente (30) und mit einem zweiten Eingang an die Be- · zugspotential-Quelle angeschlossen ist und dessen Ausgangssignal den integrierten Wert des Ausgangssignals der jeweiligen· UND-Gattereinrichtung (14, 16) während der Bitperioden der Bitzellen in einer der besagten Gruppen darstellt und zwischen den Bitzellen dieser Gruppe auf den Rauschsperr-Pegel zurückkehrt.

7. Apparat nach Anspruch 6, dadurch ge kenn ζ e i ch.net , daß die Bezugspotential-Quelle (62) für beide Integratoreinrichtungen (20, 22) gemeinsam ist.

8. Schaltkreis zum Integrieren eines binären Eingangssignals, das eine Reihe von Bitzellen umfaßt, die jeweils feste Bitperioden aufweisen und mit Abständen von mindestens einer Bitperiode auftreten, gekennzeichnet durch eine Integrationseinrichtung (30), die ein den integrierten

209852/0958

Wert des Eingangssignals (E, F) während der Bitperioden der Zellen darstellendes Ausgangssignal erzeugt, das zwischen den Bitzellen auf einen Rauschsperrpegel zurückkehrt, sowie eine Schalteinrichtung.(28), die auf das Eingangssignal und mindestens ein den.Abstand zwischen den Bitzellen angebendes Steuersignal anspricht und der Integrationseinrichtung während der Bitperioden der Bitzellen ein Signal zur Integration und zwischen den Bitzellen ein Signal zur Rauschunterdrückung zuführt,

9. Schaltkreis nach Anspruch 8, gekennzeichnet durch eine zwischen dem Ausgang der Integrationseinrichtung (30) und der Schalteinrichtung (28) eingeschaltete negative Rückkopplungseinrichtung (34, 36), die zwischen den Bitzellen in Tätigkeit ist, um das Ausgangssignal der Integrationseinrichtung auf einen geeigneten Rauschsperrpegel zurückzuführen.

10. Schaltkreis -nc.ch Anspruch 9, gekennzeichnet durch eine Bezugspotentialquelle (62) und einen Differentialverstärker (32), der mit einem ersten Eingang an den Ausgang der Integrationseinrichtung (30) und mit einen zweiten Eingang an die Bezugspotentialquelle angeschlossen ist und dessen · Aus gangs signal (G, H) den integrierten "V/ert des Eingangssignals (E, F) während Bitperioden der Bitzellen darstellt und zwischen - den Bitzellen auf einen geeigneten Rauschsperrpegel zurückkehrt .

209852/0958

11. Schaltung rait eineiä Paar'vöri Schaltkreisen nach Ansjjrtich dadurch .gekennzeichnet , daß die' Bitzellen eines Binärsignals (E) für einen der Schaltkreise (20) gegenüber den Bitzellen des anderen Binärsighals (F) für den anderen Schaltkreis (22) zeitlich versetzt sind und daß die Bezugspotentialquelle (62) für beide Schaltkreise gemeinsam ist.

12. Verfahren zur Erkennung von Bits in einem einer Reihe von Bitzellen enthaltenden phasencodierten Eingangssignal, dadurch gekennzeichnet » daß ein den phasencodierten Eingangsdaten nachgeführtes -Taktsignal variabler Frequenz er-'zeugt wird, von dem ein Zyklus einer Bitzelle des phasehco-ι dierten Datensignals entspricht, das die Phase des Taktsignals mit der des Datensignals verglichen wird, daß ein Binärsignal erzeugt wird, das einen Wert anirnmt, wenn die Phasen in einer Bitzelle gleich sind, und das einen anderen' ¥ert annimmt, wenn die Phasen in der Bitzelle entgegengesetzt sind* "daß ferner das Binärsignal während jeder zweiten Bitzelle durch eine erste Integrationseinrichtung integriert wird und an dieser ersten Integrationseinrichtung während der jeweils darauffolgenden Bitzellen eine Rauschunterdrückung durchgeführt wird,

daß das Binärsignal während der besagten darauffolgenden Bitzellen durch eine zweite Integratiönseinriehtüng integriert wird und daß an dieser zweiten Integrationseinrichtung während der besagten ersten Bitzeilen eine Rauschunterdrückung Vorgenommen wird.

iVci/nVte' BADORiQlNAt

. 2 77 406

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß.das Binärsignal in zwei Binärsignale aufgeteilt wird, von denen das erste die genannten ersten Bitzellen und das zweite die jeweils darauffolgenden Bitzellen umfaßt, und daß das erste Binärsignal von der ersten Integrationseinrichtung und das zweite Binärsignal von der zweiten Integrationseinrichtung integriert v/erden.

BAD ORIGINAL
203852/0958

L e e γ s e i t e