DE2203859A1 - Komplexes elektronisches System auf einer Scheibe - Google Patents

Description

Unser Zeichen: T 1135

TEXAS IFSTRUMEiIiTS INCORPORATED
13 500 North Central Expressway
Dallas, Texas, Y,St.A.

Komplexes elektronisches System auf einer

Scheibe

Die Erfindung bezieht sioh auf komplexe elektronische Systeme, insbesondere auf komplexe elektronische Systeme, die auf einer einzigen Scheibe aus Halbleitermaterial integrierbar sind, sowie auf ein "Verfahren zu ihrer Herstellung.

lei/Ba

Bei der Herstellung von komplexen elektronischen Systemen wird jedes Untersystem gewöhnlich geprüft, bevor es schaltungstiiäßig mit fern System verbunden wird. In vielen Fällen hat es sich jedoch herausgestellt, daß es erwünscht ist, das ganse System vor der Prüfung auf einmal zu fertigen. Es sei beispielsweise ein komplexes elektroniüches System betrachtet, das auf einer einzigen Scheibe aus Halbleitermaterial integriert ist: Durch gleichzeitige Bildung der ganzen Schaltung auf der Scheibe oder dem Substrat werden dann bestimmte Vorteile hinsichtlich der Herstellung und der Zuverlässigkeit erzielt. Bei der Fertigung von Schaltungen, die in großem Maßstab integriert sind (LSI), besteht ein Verfahren darin, alle Verbindungen

209835/1167

der Schaltung auf dem Halbleitersubstrat fest zu verdrahten und dann die ganze Einheit zu prüfen. Wenn ein Element nicht befriedigend arbeitet, kann die ganze Einheit verworfen werden. Bei diesem Verfahren der festen Verdrahtung ist daher die Ausbeute beschränkt, und sie nimmt mit zunehmender Komplexität der Schaltung ab.
Ein etwas beweglicheres Vorgehen besteht bei der wahlfreien Verdrahtung, bei der die Schaltungselemente und Schaltungen alle gleichzeitig gebildet und einzeln geprüft werden können. Bei der wahlfreien Verdrahtung
wird ein einzelnes Verbindungsschema erzeugt, mit dem nur die befriedigenden Schaltungen &ü dem gewünschten Systemaufbau verbunden werden, nachdem die Schaltungen geprüft worden sind. Dies bedeutet, daß eine eigene
besondere Metallisierungsmaske für jedes nach dem Verfahren der willkürlichen Verdrahtung verarbeitete Substrat erzeugt werden muß, obgleich die erhaltenen "schwarzen Kästen" von ISI-Systemen elektrisch oder funktionell gleich sind.

Mit der Erfindung können sehr komplexe elektronische Halbleitersysteme , die bereits im Bereich der "fortgeschrittenen Integration in großem Maßstab " (ALSI) liegen,
mit einer Ausbeute von im wesentlichen 100$ erhalten werden, ohne daß die Kosten für ein besonderes Verbindungüschema oder für besondere Metallisierungsmasken für jede verarbeitete Scheibe aufzubringen sind.

Mit der Erfindung können sehr komplexe elektronische
Systeme, die eine große Anzahl von ^chaltungsfunktionen erfüllen, mit großer Ausbeute auf einer Halbleiterscheibe mit großer Packungsdichte in fortgeschrittener Integration

209835/1167

großen Maßstabs gefertigt werden.

Bei dem erfindungsgemäßen Verfahren können die ganzen komplexen Systeme oder Teile davon, einschließlich aller inneren Verbindungen, gleichzeitig gefertigt werden, und das System enthält Anordnungen, mit denen die Untersysteme anschließend abgetrennt, geprüft und einzeln in Betrieb gesotzt werden können.

Die komplexen elektronischen Systeme mit Gruppen von Untersystemen, zu denen auch überflüssige Untersysteme gehören, sind im wesentlichen vor der Prüfung bleibend verdrahtet. Die inneren Verbindungen enthalten gemeinsame elektrisch leitende Samraelschienensysteme, mit denen die Untersysterae selektiv verbunden werden. Die Verbindung der verschiedenen Untersy3teme mit den gemeinsamen Saamelschionensystemen erfolgt durch Freigabeschaltungen, welche jedes Un-nersystem von allen übrigen sowie von den gemeinsamen Saratnelschienensystemen isolieren können» Die Untersysterae werden entweder geprüft, während sie von dem Saramelschienensystem und voneinander isoliert sind, oder sie werden der Reihe nach geprüft, während sie vorübergehend mit den Samrnelschienensysteraen verbunden sind. Die Prüfungsergebnisse jedes Untersystems werden gespeichert, und nachdem alle Untersysteme gex^rüft worden sind, werden die Freigabesehaltungeη, die den Untersystemen zugeordnet sind, welche die gestellten Anforderungen erfüllen und für die Vervollständigung des gewünschten endgültigen Systems notwendig siud, jeweils in einem einzigen Schritt freigegeben, wobei alle Verbindungen zwischen einem einzelnen Untersystetn und den gemeinsamen Sammelechieneusystemen gleichzeitig geschlossen werden.

209835/1 167

Die freigegebenen Untersysteme sind durch die bestehenden Verbindungen zu dem gewünschten Systemaufbau verschaltet, und die Untersysteme, die die gestellten Anforderungen nicht erfüllen oder die Anforderungen zwar erfüllen, aber für das gewünschte endgültige System nicht notwendig sind, werden von dem fertigen System isoliert gelassen. Auf diese Weise tonnen Direkt zugriff -S pe ic her, Rechensysteme und andere komplexe elektronische Systeme und Untersysteme mit einer großen Anzahl von Funktionen in wirtschaftlicher Weise mit hoUfer Ausbeute in Massenfertigung hergestellt werden.

AusführungsbeispieIe der Erfindnng sind in der Zeichnung dargestellt. Darin zeigen:

Fig. 1 eine Oberansicht eines Direktzugriff-Speichersystems nach der Erfindung,

Fig.2 eine vergrößerte OLeransicht der linken Hälfte des Speichersystems von Fig.1,

Fig.3 ein Flußdiagramm des ersten Prüfverfahrens zum Prüfen der elektronischen Systeme nach der Erfindung,

Fig.5A ein Flußdiagramm einer Abänderung des ersten Prüfverfahrens zum Prüfen von elektronischen Systemen nach der Erfindung,

Fig.4 eine Oberansicht eines Speicher-Untersystems mit Hervorhebung der Prüf kontaktflächen,

Fig.5 ein Flußdiagramm eines zweiten Prüfverfahrens zum Prüfen von elektronischen Systemen nach der Erfindung,

209835/1167

"⁵" 2203853

Fig.6 ein Schaltbild einer MOS-Freigabeschaltung nach der Erfindung,

Fig.7 eine Oberansicht eines Abschnitts des Speichersystems von Fig.1 mit besonderer Hervorhebung der 'MOS-Freigabeschaltung und ihrer Beziehung zu dem gemeinsamen Samraelschienensystem,

Fig.8 eine Oberansicht eines Abschnitts des Speichersystems von Fig.1 mit besonderer Hervorhebung der automatischen Rrdungsschaltung für die MOS-Freigabeschaltung,

Fig.9 ein Schaltbild der automatischen Erdungsschaltung,

Fig.10 ein Diagramm der räumlichen Anordnung der verschiedenen Schaltungen jedes Speicher-UntersystemG und der gegenseitigen Beziehungen der Untersystemschaltungen,

Fig.11 ein Schaltbild der X-Adressen-Negatorschaltungen, Fig.12 ein Schaltbild der X-Adressen-Decodierschaltungen, Fig.13 ein Schaltbild der Lese-Treiberschaltungen, Fig.14 ein Schaltbild der Schreib-Treiberschaltungen, Fig.15 ein Schaltbild der Y-Adressen-Negatorschaltungen, Fig.16 ein Schaltbild der Y-Adressen-Decodierschaltungen,

Fig.17 ein Schaltbild der Lese/Schreib-Steuerschaltungen und Auffrischungsverstärker,

209835/1167

Pig.18 ein Schaltbild der 1024 Bit-Speichermattix,

Fig. 19 ein Schaltbild der Speicherzellen-Vorladeschaltungen,

Fig.20 ein Schaltbild des Zwischenspannungserzeugers der Spe icher -Untersyst enie ,

Fig. 21a-c Schaltbilder der Takt generatoren des Speicher-Untersystems ,

Fig.22 eine Oberansicht des unteren Abschnitts des Speichersystems von Fig.1 mit besonderer Hervorhebung der Anschlussflächen cfes gerneinsaraen Sammel-Schienensystems und der Einga be/Aus gäbe-Leiter,

Fig.23 eine Oberansicht eines metallisierten Keramiksubstrats , auf dem das Speichersystem montiert wird,

Fig.24 ein Zeitdiagramm der Taktimpulsphasen, Steuersignale und Einga be/Aus gäbe-Signa Ie ,

Fig.25 und 26 das Schaltbild einer bipolaren Freigabeschaltung, die bei dem erfindungsgemäßen System verwendet werden kann,

Fig.27 das Systemdiagramm eines Computersystems nach der Erfindung,

Fig.28 das Systemdiagramm des Computersystems von Fig.27 mit besonderer Hervorhebung der Untersysteme der Computereinheiten, der zugehörigen Freigabeschaltungen und der Verbindungen und

Fig.29 eine Oberansicht eines AuaführungsbaispieIs eines auf einer Scheibe angeordneten Computersystems nach der Erfindung.

209835/1167

Speichersystem auf einer Scheibe

Ein komplexes System nach der Erfindung ist ein Isolierschicht-Feldeffekttransistor-Speichersystem mit direktem Zugriff (random access), das als monolithische Struktur an der einen Fläche einer Halbleiterscheibe gefertigt ist, die beispielsweise aus Silizium, Germanium oder einem Verbindungshalbleiter material besteht. Fig.1 zeigt ein bevorzugtes Halbleiter-Speichersystem, das auf einem Halbleitersubstrat 11 von einem Quadratzoll Fläche gefertigt 1st und die Speicherung von 17 408 Bits mit direktem Zugriff ermöglicht. Das System besteht aus gleichen Untersystemen, die durchwegs mit dem Bezugszeichen 10 bezeichnet sind, und von denen 17 Untersysteme , welche die gestellten Anforderungen an die Leistungsfähigkeit erfüllen, ausgewählt sind, damit die Speicherung von 1024 Wörtern möglich ist, von denen jedes Wort 16 Bits und ein Paritätsbit hat. Ba3 Speichersystem enthält ein gemeinsames Sammelschienengystem 157, elektrische Leiter 174, beispielsweise aus Gold, Aluminium oder einem anderen Leitermaterial, das von dem Substrat elektrisch isoliert auf das Substrat aufgebracht ist, durch Diffusion gebildete elektrische Tunnelverbindungen 146 und 174 und für jedes der 32 Untersysteme 10 eine zugeordnete Freigabeschaltung 141.

Die Untersysteme 10, von denen jedes für sich ein komplexes System ist, und eine große Anzahl von Funktionen durchführt, sind in vier Spalten mit jeweils acht Untersystemen angeordnet Das gemeinsame Sammelschienensystem 157 ist auf dem Substrat

209835/1 167

so gefertigt, daß alle Untersysteme 10 Zugang dazu haben.

Bei dera dargestellten Ausführungsbeispiel dient das geraeinsame Sammelschienensystem 157 zur Übertragung ■ von Adressensignalen,Taktsignalen usw. zu den Speicher-Untersystemen 10. Jedes Untersystem 10 ist mit dem gemeinsamen Sammelschienensystem 157 durch eine Gruppe von diffundierten Tunnelverbindungen 146 und eine Freigabeschal tu ng 1.41 verbunden.

Die Leiter 174 werden für die Übertragung von Eingabe- und Ausgabe-Signalen zu bzw. von den Untersysteraon 10 verwendet. Es sind 32 Leiter 174 vorhanden, wobei jeder Leiter einem der 32 Untersysteme zugeordnet ist, mit dem er durch eine diffundierte Tunnelverbindung 175 verbunden ist. Da nur 17 der 32 Untersysteme 10 für den Aufbau des 17 408 Bit-Speichersystems notwendig sind, werden nur 17 Leiter 174 in dem fertigen Speichersystem selektiv verwendet.

Wenn auf die linke Hälfte des Halbleitersubstrats 11 Bezug genommen wird, die in Fig.2 dargestellt ist, so stellen die Freigabeschaltungen 141 , die jedes Untersystem mit dem gemeinsamen Saramelschienensystem 157 verbinden, eine Einrichtung zur Isolierung des zugeordneten Untersystems von dem gemeinsamen Sammelschienensystem dar. Allgemein bestehen die Freigabeschaltungen 141 aus einer Gruppe von elektronischen Schaltern, welche die Leiterpfade der Gruppen von Tunnelverbindungen 146 zwischen einem Untersystem 10 und dem geraeinsamen Sammelschienensystem 157 wahlweise öffnen und schließen und dadurch

209835/1167

beispielsweise eine gleichzeitige Verbindung herstellen. Durch Erregen oder Entregen einer der Freigabeschaltungen 141 kann ein ^ganzes Untersystem wahlweise mit dem gemeinsamen Sammelschienensystem verbunden oder von diesem getrennt werden, beispielsweise in einem einzigen Schritt. Auf diese Weise kann jedes beliebige Untersystem 10 von dem gemeinsamen Sammelschienensystem 157 und damit vom Rest des Systems getrennt oder damit verbunden werden, entweder vorübe'rgehend für Prüfzwecke oder dauernd. Die Freigabeschaltungen werden später an Hand von Pig.6 ausführlicher beschrieben.

Prüfver fahre η

Anfänglich sind gemäß einer Ausführungsform der Erfindung alle Untersysteme 10 von dem gemeinsamen Saramelsehienensystem 157 getrennt, wenn keine Vorspannung an die Preigabeschaltungen angelegt ist. Auf diese Weise können, wie leicht zu erkennen ist, die Untersysterae 10 einzeln geprüft werden, ohne daß der Rest des Systems davon betroffen ist; ebenso können irgendwelche Mangel bei einem der Untersysteme 10 die Prüfungsergebnisse andrer Untersysteme nicht beeinflussen.

Es gibt zwei bevorzugte Verfahren zum Prüfen von Systemen, ,die nach der Erfindung gefertigt werden, wobei jedes dieser Verfahren sich ohne weiteres für eine automatische computergesteuerte Prüfung eignet. Das erste Prüfverfahren ist durch das Plußdiagramm von Pig.3 dargestellt. Zur Anwendung des Verfahrens von Fig.3 sind Prüfkontaktflächen in die Stromwege der Untersysteraleiter zwischen dem Untersystem 10 und der zugehörigen Freigabeschaltung 141 eingefügt, wie in Fig.4

209835/1167

dargestellt ist.

Ganz allgemein sind Untersysteme 10 der in Fig.4 gezeigten Art selbst komplexe Systeme, die Schaltungen zur Durchfüh'-rung einer großen Anzahl von verschiedenen Funktionen enthalten. Die verschiedenen Funktionen und Schaltungen eines 1024 Bit-Speicher-Untersystems 10 werden später ira einzelnen beschrieben. Zusätzlich zu den Untersysteraschaltungen enthält jedes Untersystem 10 Prüf kontaktflächen 140, die zur Prüfung des Untersystems 10 verwendet werden, wenn keine Vorspannung an die Freigabeschaltung 141 angelegt ist und. dadurch das Untersystem 10 von dem gemeinsamen Saramelschienensystem isoliert ist. Die Freigabeschaltung besteht ihrerseits aus einer Gruppe von elektronischen Schaltern, die so miteinander verbunden sind, daß alle von dem gemeinsamen Sammelschienensystem in das Untersystem 10 eintretenden Leitungswege durch den Anschluß eines einzigen Drahtes oder die Herstellung einer einfachen Verbindung zum Anlegen einer Vorspannung und Erregen der Freigabeschaltung gleichzeitig geöffnet bzw. geschlossen werden. Eine Prüfkontakt fläche 140 ist in jedem Leitungsweg zwischen der Freigabeschaltung 141 und den Untersystemschaltungen vorgesehen, so daß dadurch elektrische Signale zu und von den Untersystemschaltungen anstelle der von dem gemeinsamen Sammelschienensystöin gelieferten Signale übertragen werden können, wenn das Untersystem 10 von dem gemeinsamen Sammelschienensystem isoliert ist.

Bei dem in Fig.3 dargestellten Prüfverfahren sind alle Untersysteme 10 während des ganzen PrüfVorgangs von dem gemeinsamen Sammelschienensystem 157 isoliert. In einem ersten Schritt 70 werden Prüfsonden zu den Prüfkontakt-

209835/1167

flächen 14-0 eines gewählten ersten Untersysteins bewegt, beispielsweise zu dem Untersystem 10a von Fig.2. Dann werden im Schritt 71 Prüfsignale zum Prüfen des Untersystems 10a an die Sonden angelegt. Die Prüfungsergebnisse, die entweder an gewählten Eingabe -und Ausgabe-Ii.eitern 174 der Gruppe I(Fig.2) oder an ausgewählten Prüfkontaktflächen 140 gemessen werden, werden im Schritt 72 gespeichert. Dies bedeutet, daß während des Schritts 72 (Fig.3) die gemessenen Prüfungsergebnisse mit Standardprüfungsergebnissen verglichen werden, um festzustellen, ob das Untersystem 10a afc gestellten Anforderungen erfüllt. Wenn es diese Anforderungen erfüllt, wird ein "Ja" gespeichert, und das Untersystem ist für die Verwendung im endgültigen System geeignet. Wenn die Anforderungen nicht erfüllt sind, wird dagegen ein "Nein" gespeichert, und das Untersystem wird im endgültigen System nicht verwendet.

Im nächsten Schritt 73 wird eine Entscheidung darüber getroffen, ob weitere zu prüfende Untersysteme vorhanden sind. Wenn solche weiteren Untersysteme vorhanden sind, werden im Schritt 74 die Prüfsonden zu den Prüfkontaktflächen 140 des gewählten nächsten Untersystems weiterbewegt, beispielsweise zu dem Untersystem 10b von Fig.2. Die Schritte 71, 72, 73 werden dann wiederholt, bis schließlich im Schritt 73 festgestellt wird, daß alle zu prüfenden Untersysteme geprüft worden sind; in diesem Fall werden im Schritt 75 die Freigabeschaltungen derjenigen Untersysteme, die sowohl benötigt werden, als auch die gestellten Anforderungen erfüllen, zur Vervollständigung des Systems sä.ektiv durchgeschaltet.

Ein zweites Prüfverfahren, das durch das ilußdiagramm von Fj[g.5 dargestellt ist, erübrigt die Notwendigkeit von Prüf-

209835/1167

kontaktflächen HO (Fig.4) und das Weiterbewegen von Prüfsonden. Dieses zweite Prüfverfahren ist eine Alternative zu dem ersten Prüfverfahren. Der erste Schritt 76 des zweiten Verfahrens besteht darin, daß die Prüfßignale direkt an das gemeinsame Sammelschienensystem 157 (Pig.2) angelegt werden; die Prüfsignale bleiben während des ganzen Prüfvorgangs an dem gemeinsamen Sammeischienensysiem 157 liegen. Der nächste Schritt 77 besteht darin, daß die einem gewählten ersten Untersystem 10 zugeordnete Freigäbeschaltung 141 vorübergehend erregt wird, damit die gekoppelten elektronischen Schalter in den Leiterwegen 146 zwischen dem gemeinsamen Sammelschienensystem 157 und dem gewählten Untersystem , beispielsweise dem Untersystem 10a geschlossen werden. Dies geschieht beispielsweise dadurch, daß die Freigabeschaltung 141a selektiv an eine Vorspannung gelegt wird, beispielsweise mit Hilfe einer geeigneten Sonde. Dann wird im Schritt 78 das Untersyatem 10a entsprechend den dem gemeinsamen S am me Is cn ie η en sys tem 157 zugeführten Signal geprüft, die über das gemeinsame Sammelschienensystem 157, die Leiter 146a und die Freigabeschaltung 141a zu dem Untersystem 10a übertragen werden. Die Prüfungsergebnisse werden im Schritt 79 gespeichert, und im Schritt SO wird die vorübergehende Vorspannung von der Freigabeschaltung 141a fortgenommen, so daß die Schalter in den Leitungswegen zwischen dem gemeinsamen Sammelschienensystera 157 und dem Untersystem 10a geöffnet werden, damit das Untersystem 10a wieder von dem gemeinsamen Sammelschienensystem 157 isoliert wird. Im Schritt 81 ist eine Entscheidung darüber zu treffen, ob weitere zu prüfende Untersysteme vorhanden sind. Wenn solche weiteren zu prüfenden Untersysteme vorhanden sind, beispielsweise das Untersystem 10b, wird im Schritt 82 die

209835/1 167

Freigabeschaltung 141b, die Schalter in den Leiterwegen 146b zwischen dem geraeinsamen Sammeischienensytem 157 und dem nächsten gewählten Untersystem 10b hat, an Vorspannung gelegt, so daß alle diese Leiterwege zwischen dem Untersyatem 10b und dem gemeinsamen Sammelschienensystem 157 geschlossen werden. Die Schritte 78 bis 81 werden dann für das Untersystem 10b wiederholt.

Das Prüfverfahren wird fortgesetzt, bis im Schritt 81 die Feststellung gemacht wird, daß alle zu prüfenden Untersysteme geprüft worden sind; in diesem Fall werden im Schritt 83 die Freigabeschaltungeu derjenigen Untersysteme, die sowohl benötigt werden, als auch die gestellten Anforderungen erfüllen, selektiv durchgeschaltet, damit das System vervollständigt wird. Die selektive Durchschaltung wird später im einzelnen erläutert. Es sei daran erinnert, daß bei dem als Beispiel beschriebenen Speichersystem nur 17 der 32 verfügbaren Untersysteme 10 zur Bildung eines 17 408 Bit-Speichersystems benötigt werden, und daß deshalb nur 17 der 32 zugehörigen Freigäbeschaltungen selektiv zu dem gemeinsamen Sammeischienensystem 157 zur Vervollständigung des Systems durchgeschaltet worden.

Wenn die ganz links liegende Spalte von acht Untersystemen in Fig.2 betrachtet wird, ist zu erkennen, daß die Untersysteme 10a bis 10h mit einer Gruppe I von Eingabe .- und Ausgabe-Leitern 174 jeweils durch diffundierte Leiter 175^a bis 175h verbunden sind. Der diffundierte Leiter 175a ist mit dem ersten Eingabe - und Ausgabe-Leiter der Gruppe I verbunden, und der diffundierte Leiter 175a ist mit dem letzten Eingabe- und Ausgabe-Leiter der Gruppe i verbunden. Da vier Spalten von Untersystemen mit jeweils acht Untersystemen vorhanden sind, und da insgesamt 17 gute Untersysteme aus den vier Spalten zur Vervollständigung des.

209835/1167

Speichersystems erforderlich sind, werden nur vier oder fünf Untersysteme aus jeder Spalte benötigt. Somit brauchen nur vier oder fünf Unter systeme der Untersyeteme 10a bis 10h der ersten Spalte bzw. der Gruppe I die gestellten Anforderungen zu erfüllen. In gleicher Weise brauchen in der Gruppe II nur vier oder fünf der acht Untersystems die gestellten Anforderungen erfüllen, damit das System vervollständigt werden kann. Ein Überkreuzungsleiter ist für den Fall vorgesehen, daß eine Gruppe (Gruppe I oder Gruppe II)-mehr betriebsfähige Unter sys te me hat, als benötigt werden. Der Überkreuzungsleiter 183 ermöglicht die Verschiebung eines guten Untersysteras aus einer Gruppe in die benachbarte Gruppe. Das ganze Schema der Eingabe- und Ausgabe-Verbindungen eines vollständigen Speichersyntems einschließlich der Anschlüsse des gemeinsamen Sammelschienen™ systems wird später genauer beschrieben.

Ein weiteres, alternativ anwendbares Prüfverfahren ist in dem Flußdiagramra von Fig.3A dargestellt. Der erste Schritt 70 besteht darin, daß eine Verbindung,beispielsweise in Form eines Überbrückungsdrahts (172 bei der Ausführungsform von Fig. δ) oder in Form einsSchalters( 143 bei der Ausführungsform von Fig.6) so hergestellt wird, daß die Schalter der Freigabeschaltung eines ersten Untersystems 10 geschlossen werden ( so daß das erste Untersystem mit dem gemeinsamen Samraelschienensystem 157 verbunden wird), und daß Leistung zum Betreibeu des ersten Untersystems zugeführt wird. Dann werden im nächsten Schritt 71 Prüfsignale direkt für die ganze Dauer des Prüfverfahrens an das gemeinsame Sammelschienensystem 157 angelegt, obgleich die verwendete Prüfanordnung ein ganzes Prüfprogramm für jedes Untersystem erzeugt, damit jedes Untersystem für eine

209835/1167

vollständige Prüfung einzeln durchexerziert wird.. Prüfanordnungen, die solche Prüfsignale liefern, sind im Handel erhältlich, beispielsweise der "doctor-32" der Firma Abar Associates, Cambridge, Massachusetts , der "DFE-I" der Firma Tau-Tron Incorporated, Lowell, Massachusetts , und das "FTS 1OOO"Speichersystem der Firma Computer Test Corporation, Cherryhill, New Jersey. Somit wird im nächsten Schritt 72 das Untersystem, das durch den Anschluß eines Über brück ungsdrahts soeben freigegeben worden ist, in Übereinstimmung mit den von der Prüfanordnung zugeführten Signalen geprüft. Die Prüfungsergebnisse &s betreffenden Untersystems werden auf der zugehörigen Eingabe-· und .Ausgabe-Leitung 174 überwacht. Die Ergebnisse jeder Prüfung des betreffenden Untersystems im Verlauf de3Prüfungsprogramms werden gespeichert, und nachdem alle Prüfungen durchgeführt worden sind, wird im Schritt 73 eine Entscheidung darüber getroffen, ob das geprüfte Untersystem die gestellten Prüfungskriterien oder Leistungsanforderungen erfüllt. Wenn das Untersystea die gestellten Anforderungen nicht erfüllt, wird im nächsten Schritt 74 die Verbindung, beispielsweise in Form des Überbrückungsdrähtchens, welche die Freigabeschalter geschlossen und Leistung zu dem Untersystetn geliefert hat, entfernt (beispielsweise durch Zerschneiden) , so daß das Untersystem wieder von dem gemeinsamen Sammslschienensystera 157 getrennt ist. Wenn dagegen das Untersystea die gestellten Anforderungen erfüllt, bleibt es mit dem gemeinsamen SammeIs cn ieηensystem verbunden. Dann wird im Schritt 75 eine Entscheidung darüber getroffen, ob zur Vervollständigung des Systems· genügend Untersysteme vorhanden sind, welche die gestellten Anforderungen oder Prüfungskriterien erfüllen. Wenn genügend

209835/1167

solche Untersysteme, welche diese Kriterien erfüllen, mit dem gemeinsamen Sammelschienensystera verbunden sind, ist das System vollständig, da alle übrigen Verbindungen vor dem Prüfvorgang gefertigt worden sind. Die Prüfung ist im Schritt 77 beendet. Wenn dagegen im Schritt 75 festgestellt wird, daß für das vollständige System noch nicht genügend Untersysteme vorhanden sind, welche die gestellten Testkriterien erfüllen, wird als nächster Verfahrensschritt der Schritt 76 durchgeführt. WLhrend des Schritts wird eine weitere Entscheidung darüber getroffen, ob weitere au prüfende Untersysteme verfügbar sind. Wenn keine weiteren Untersysterae verfügbar sind, und bereits zuvor im Schritt festgestellt worden ist, daß noch nicht genügend Untersysteme zur Vervollständigung des Systems vorhanden sind, wird der Prüfvorgang im Schritt 77 beendet, aber das betreffende System wird als ungeeignet für das gewünschte System verworfen. Das unvollständige System kann jedoch für andere Zwecke verwendet werden, beispielsweise für ein Speichersystem mit einer Wortlänge von 12 Bits anstatt 16 Bits usw. Wenn dagegen im Schritt 76 festgestellt wird, daß noch weitere Untersysteme für die Prüfung verfügbar sind, wird im Schritt 78 ein Leiter oder Überbrückungsdraht so angeschlossen,daß die Freigabeschalter eines nächsten, noch nicht geprüften Untersystems geschlossen werden und Leistung zu diesem Untersystem geliefert wird« Der nächste Schritt nach dem Schritt 78 ist dann der Schritt 71, in dem wiederPrüfsignale an das gemeinsame Sammelschienensystem angelegt werden, worauf das neu angeschlossene Untersystem ia Schritt 72 entsprechend geprüft wird.

Das Prüfverfahren wird fortgesetzt , bis ein System vervollständigt ist oder alle verfügbaren Untersysteme verbraucht sind. Es ist jedoch zu bemerken, daß genügen'd

209835/1167

Untersysteme vorgesehen werden können, um sicherzustellen,daß Systeme mit einer Ausbeute von 1OO9b vervollständigt werden können. Es sei daran erinnert, daß hei dem als Beispiel geschilderten Speichersystem nur 17 der 32 verfügbaren Untersysteme 10 zur Schaffung eines 17 408 Bit-Speichersystems benötigt werden, und daher nur 17 der 32 zugehörigen Freigabeschaltungen für die Vervollständigung des Systems wahlweise zu dem geraeinsamen Sammelschienensystem 157 durchgeschaltet werden.

Freigabeschaltung

Zum besseren Verständnis der Freigabeschaltungen 141 sowie ihrer Funktion und ihres Betriebs im Speichersystem sollen sie an Hand eines detaillierten Ausführungsbeispiels beschrieben werden. Wie bereits erwähnt wurde, sind die Freigabeschaltungen 141, die jeweils ein Untersystem 10 mit dem gemeinsamen Saramelschienensystera 157 verbinden, aus Gruppen von elektronischen Schaltern aufgebaut, die so miteinander verbunden sind, daß eine große Anzahl von Verbindungen zwischen den Untersystemen 10 und dem gemeinsamen Sammelschienensystem 157 gleichzeitig geschlossen werden. Durch Anlegen oder Fortnehmen einer Vorspannung an eine Freigabeschaltung, beispielsweise die Freigabeschaltung 141a, wird das ganze Untersystem 10a in einem einzigen Schritt und über einen einzigen Anschluß selektiv mit dem gemeinsamen Sammelschienensystem 157 verbunden oder von diesem getrennt. Auf diese Weise können ein oder mehrere Untersysteme 10 nach Belieben von dem gemeinsamen Sammelschienensystem 157 für die Prüfung isoliert und dann zur Vervollständigung des Systems selektiv mit dem gemeinsamen Sammelschienensystem 157 verbunden werdeia. Da nur 17 Untersysteme zur Vervollständigung des als Beispiel gewählten Speichersystems von Fig.1 benötigt werden, werden

209835/1167

inagesamt nur 17 getrennte Anschlüsse benötigt.

Bei dem hier beschriebenen Halbleiter-Speichersystem sind die Freigabeschaltungen mit den anderen Untersystemschaltungen in das Halbleitersystem integriert.Da das Speichersystem aus Metal I-Oxid-Hal bleiter-Feld ef fekt trans is torschaltungen (MOS) besteht, ist es zweckmäßig, in Verbindung mit dem MOS-Speichersystem eine MOS-Freigabeschaltung zu verwenden.

Allgemein besteht die in Fig.6 dargestellte MOS-Freigabeschaltung aus 16 Feldeffekttransistoren., wenn 16 die Gesamtzahl der Leiter ist, die elektrische Signale zu und von den Schaltungen der Unter systeme 10 übertragen und zur Isolation eines Untersystems unterbrochen werden müssen. Zur Vereinfachung der Darstellung sind nur· der erste Feldeffekt-Transistor 26, der zweite Feldeffekttransistor 27 und der 16-te Feldeffekttransistor 28 gezeigt. Die Ausgänge O₁₅O₂... ö-jg an den Abflüssen der Feldeffekttransistoren 26, 27 ... 28 sind mit den verschiedenen Untersystemschaltungen verbunden, wie es zur Isolation des Sp9icher-Untersystems erforderlich ist. Den Eingängen I₁, i₂ ... i₂₆ an den Quellen der Feldeffekttransistoren 26, 27 ... 28 werden Signale zugeführt, die von dem gemeinsamen Sammelschienensystem 157 kommen. Es ist hier zu bemerken, daß die Quellen- und Abflußbezeichnung der Feldeffekttransistoren nicht festliegt, und daß bei anderen Ausführungsformen elektrische Signale von den verschiedenen Untersystetnschaltungen zu dem gemeinsamen Sammelschienensystem unter Verwendung der gleichen Freigabeschaltung übertragen werden.

Eine gemeinsame Steuerelektrode, die im Schaltbild von Fig.6 bei 142 dargestellt ist, liegt über den Stromkanalbereichen

20983 5/1167

aller Feldeffekttransistoren 26, 27 ... 28, welche die elektronischen Schalter der Freigabe schaltung 141 bilden. Die gemeinsame Steuerelektrode 142 erhält ihre Vorspannung durch Anlegen einer Steuerspannung Vqq» Dies geschieht durch Schließen eines Schalters 143 in dem Stromweg zwischen der Spannungsklemme V™ und der gemeinsamen Steuerelektrode 142, wodurch ein elektrisch leitender Weg zwischen der Spannungsklemme V™ und der geraeinsamen Steuerelektrode 142 vervollständigt wird.

Wenn der Leitungsweg zwischen der Spannungsklemme Vqq. und der geraeinsamen Steuerelektrode 142 an Masse gelegt wird, erhält die gemeinsame Steuerelektrode 142 keine Vorspannung, und das zugehörige Untersystem 10 bleibt von dem Rest des Speichersysteras isoliert, da kein Strom von den Eingängen I₁, ig ... i-|g zu den Ausgängen o^, O₂ o.jg fließen kann.

Bei dem bevorzugten System ist der Schalter 143 in Wirklichkeit ein besonderer Feldeffekttransistor-Schaltkreis, der automatisch die Steuerelektrode 142 der Freigabeschaltung an Masse legt, wenn das der Freigabeschaltung zugeordnete Untersystem vom übrigen System isoliert werden soll. Diese automatische Erdungsschaltung soll nun im einzelnen beschrieben werden. Bei anderen Ausführungsformen ist der Schalter 143 einfach ein einzelner, nach Bedarf zwischen der Spannungs klemme V_GQ und der gemeinsamen Steuerelektrode 142 bondierter Leiterdraht.

209835/1167

Zum besseren Verständnis der Freigabeschaltungen 141 und ihrer Beziehung zu dem gemeinsamen Sammelschienensystem 157 und den diffundierten Verbindungen 146 wird aufFig.7 Bezug genommen. Fig.7 stellt einen Abschnitt von Fig.2 dar, der im einzelnen die Prüfkontakt flächen derUntersysteme 10a und 1Oi , die zugehörigen Freigabeschaltungen 141a bzw. 1411 und den zwischen den Untersystemen 10a und 1Oi verlaufenden Abschnitt des gemeinsamen Sammelschienensystems 157 zeigt. Das Untersystem 1Oi ist das Spiegelbild des Untersystems 10a, und daher sind die beiden Untersysteme zweckmäßig dem gemeinsamen Sammelschienensystem 157 für den Zugang zu diesem zugewandt. Das gemeinsame Sammeischienensystem 157 besteht aus einer Anzahl von metallischen Leitern, die haftend auf einer isolierenden Oxidschicht über den diffundierten Verbindungen 146 gebildet sind. Die Oxidsdicht reicht aus, um jede gegenseitige Beeinträchtigung der auf dem gemeinsamen Sammelschienensystem 157 laufenden Signale und der auf den diffundierten Verbindungen 146 laufenden Signale zu verhindern.

Die für den Betrieb der Untersystemschaltungen notwendigen elektrischen Signalfunktionen werden von dem gemeinsamen Sammelschienensystem 157 für die Untersysteme geliefert. Die elektrischen Signalfunktionen werden dann von den mit hoher Leitfähigkeit diffundierten Verbindungen 146 über die Freigabeschaltungen 141 zu den Prüfkontakt flächen und von da zu den Untersystenen übertragen. In Fig.7 ist nur derjenige Abschnitt der beiden Untersy3teme gezeigt, der die dem Untersystem 10a zugeordneten Prüfkontaktflächen bis TP₂₁ und die dem Untersystem 1Oi zugeordneten Prüfkontaktflächen TP₁ ¹ bis TP₂₁' sowie die von den Prüfkontaktflächen zu den verschiedenen Schaltungen der Untersysterae 10a

209835/1167

und 1Oi verlaufenden Leiter 151 U3w. enthält. Die jeder

der Prüf kontaktflächen TP₁ bis TP₂₁ und TP₁ · bis IP ' zugeordneten elektrischen Signalfunktionen sind in der Tqbelle I dargestellt.

209835/1167

TABELLE I (erster Teil)

Prüfkontaktfläche Funktion

TP -TP '	VGG -	Steuerspannun
TP -TP '	142 —	Steuerelektro
TP3-TP3 1	VDD -	Betriebsspann
TP-TP.1 4 4		Taktsignal
TP5-TP '	1S "	Taktsignal
TP,-TP, ' O D	♦4 -	Taktsignal
TP -TP '	$ 2	Taktsignal
TP8-TP8-	vss -	Masse
TP9-TP9'	xo ~	Zeilenadresse
TP -TP ' 10 10	X1 -	Zeilenadresse
TP -TP ' 11 11	X2 -	Zeilenadresse
TP -TP ' 12 12	X3 -	Zeilenadresse

209835/1167

TABELLE I

(zweiter Teil)

Prüfkontaktfläche Funkt ion

TP -TP ' 13 **13	R/W	— Lese/Schreib-S
TP -TP ' 14 14	C/S	— Chipwählsignal
TP -TP ' 15 15	Χ4	Zeilenadresse
	γο	— Spaltenadresse
TP17-TPn'	V	— Spaltenadresse
τρ 18-τρ 18·	I/O	— Eingabe/Ausgab
TP19-TP1,'	Υ2	— Spaltenadresse
TP -TP ' 20 20	Υ3	— Spaltenadresse
TP -TP ' 21 21	Υ4	— Spaltenadresse

209835/1187

Es sei beispielsweise die Prüf k ο nt a kt fläche TPg betrachtet, die eine Signalfunktion erfordert, die der Übertragung des Zeilenadressenbits X₀ zu der X-Negatorschaltung des Untersystems über den Leiter 151 entspricht. In dem gemeinsamen Sammelschienensystetn 157 wird die Signalfunktion X_Q über den Leiter 147 übertragen. Der Leiter 147 steht mit der diffundierten Verbindung 146b an dem Anschlußpunkt 145 derart in Verbindung, daß ein elektrisch leitender¹ Weg von dem Leiter 147 zu der Verbindung 146 geschaffen wird. Dies geschieht dadurch, daß die isolierende Oxidschicht zwischen den Leiter 147 und der Verbindung 146b an dem Kreuzungspunkt 145 durch ein Leiteiaaterial, beispielsweise ein Metall ersetzt wird. Der Leiter 146b verläuft in die Freigäbeschaltung 141a und in die Freigabeschaltung 1411. In der Freigabeschaltung 141a wird der Leiter 146b die Quelle 148 eines Feldeffekttransistors der Freigabeschaltung 141a . Ein zweiter diffunäierter Leiter 149 ist am Λn3chlußpunkt 153 elektrisch mit dem metallischen Leiter 152 verbunden. Die Prüf kontaktfläche TPq ist ein verbreiterter Abschnitt der Leiter 151 und 152, die im wesentlichen einen einzigen Leiter bilden. Der Leiter 148 des einen Laitungstyps (P) ist von dem Leiter 149 des gleichen Leitungstyps (P) durch den Stromkanalbereich 150 des entgegengesetzten Leitungstyps (N) getrennt, wobei dieser Bereich 150 in Wirklichkeit ein Teil des N-leitenden Substrats 11(Fig.2) ist. Die einzige Steuerelektrode 142 erstreckt sich über alle Feldeffekttransistoren der Freigabeschaltung 141a, wodurch P-Kanal-MOS-Schalter des Anreicherungstyps gebildet werden. Zwischen dem Kanalbereich 150 und der Steuerelektrode 142 befindet sich eine verhältnismäßig dünne Oxidschicht. Wenn die Steuerelektrode 142 mit der negativen Steuerspannung V_GG vorgespannt wird, werden alle Feldeffekttransistoren

209835/1167

der Freigabeschaltung 141a eingeschaltet, so daß sie die Übertragung der über die Leiter des gemeinsamen SammelschienensysteaB 157 übertragenen Signalfunktionen zu dem Untersystera 10a zulassen. Somit wird die über den leiter 147 des gemeinsamen Samraelschienensystems 157 übertragene Signalfunktion X_Q auf dem Leiter 146b durch die vorgespannte Freigabeschaltung 141a » auf dem Leiter 149, dem Leiter 152 und schließlich auf dem Leiter 151 zu der X-Negatorschaltung des Untersystems 10a übertragen. Die den Prüfkontakt fläche η TP. bis TP₇ zugeordneten Signalfunktionen sind impulsförmige Spannungssignale des Taktgenerators mit den Taktphasen Φ. bis Φ,. Für das Taktimpulssignal wird mehr Strom benötigt, als beispielsweise für die Adressensignale, und deshalb sind größere Feldeffekttransistoren 144a bis 144d für die Übertragung der Taktimpulssignäle zu dem Untersystem 10a erforderlich. Wenn beispielsweise der Feldeffekttransistor 144c betrachtet wird, so wird der diffundierte Leiter 146c die Quelle des Transistors, und ein weiterer breiter diffundierter Leiter 154 wird der Abflsiß des Transistors. Ein schlangenförmiger Abschnitt 155 des entgegengesetzten Leitungstyps (N) zwischen dem Leiter 154 und dem Leiter 145 wird der Stromkanalbereich, auf dem eine verhältnismäßig dünne, haftende Schicht aus isolierendem Oxidmaterial gebildet wird, so daß die Steuerelektrode 142 den Feldeffekttransistor 144c einschalten kann.

Zusätzlich ist zu bemerken, daß der zuvor erwähnte automatische ürdumgsschaltkreis in Verbindung mit den Freigabeschaltungen 141 des Feldeffekttransistor-Speichersystems mit direktem Zugriff verwendet wird. Wenn wieder auf die Freigabeschaltung 141a'¹ Bezug genommen wird, ist da3

209835/1167

zugehörige automatische Erdungssystem bei 143 dargestellt. Die Steuerspannung V_fiG wird über den Leiter 158 des . gemeinsamen Sammelschienensystems 157 übertragen. Die Steuerspannung Vg^ wird dann über den leitenden Anschluß 159 auf dem diffundierten Leiter 160 zu der automatischen E_rdungsschaltung 143 übertragen. Die Spannung V-np» die dazu verwendet wird, die automatische Erdungsschaltung 143 von der Erdungastellung in die Stellung umzuschalten, in der die Steuerspannung ν~_& zur Steuerelektrode 142 übertragen wird, wird über den Leiter 161 zu der Schaltung 143 übertragen. Wie aus Fig.8 erkennbar ist, erstreckt sich der Leiter 161 , der die Betriebsspannung V-^ zu den Schaltungen des Untersystems 10a liefert, durch das Untersystera 10a hindurch bis zu einer Bondierkontaktfläche 170. Die Betriebsspannung V^ wird zu allen Untersystemen über den metallischen Leiter 171 übertragen, von dem nur ein Abschnitt in Fig. 8 gezeigt ist. Die Betriebsspannung V^ wird zu dem Untersy3tem und zu der automatischen Erdungsschaltung 143 dadurch übertragen, daß ein elektrisch leitender Weg zwischen dem Leiter 171 und der Bondierkontaktflache 170 geschaffen wird. Dies erfolgt dadurch, daß ein einzelner Leiterdraht 172 an der Bondierkontaktfläche 170 und an dem die Spannung V^ führenden Leiter 171 bondiert wird. In Fig.8 ist ferner der Leiter 173 gezeigt, der- das Massepotential Fg_S für die verschiedenen Untersysteme führt. In manschen Fällen wird ein verbesserter Betrieb der Isolierschi cht-Feldeffekt-Tran sis tor -S pe icher -Unter systeme 10 dadurch erreicht, daß der Leiter 173 auf eine kleine positive Spannung gelegt wird, anstatt auf das Massepotential 0. Ferner sind Abschnitte der acht Eingabe- und Ausgabe-Leiter 174 (Funktion I/O) der Gruppe I für die Untersysteme 10a bi3 10h in der ersten Spalte des Speichersystems dargestellt.

209835/1 167

Die automatische Erdungsschaltung ist in Pig.9 im eiuzelnen dargestellt. Ein Feldeffekttransistor 40 mit Kurzschluß zwischen Steuerelektrode und Abfluß ergibt einen hochohmigen Weg zur Masse. Wenn bei dieser Schaltung die Spannung V-n-nC etwa - 16V) von der Klemme 171 über den Draht 172 an die Bondierkontaktfläche 170 angelegt wird, wird der vom Transistor 40 gebildete hochohraige Weg zur Masse unwirksam gemacht, so daß an die Steuerelektrode eine Vorspannung angelegt wird, durch die der Feldeffekttransistor 41 eingeschaltet wird. Das Ausgang3signal des Transistors 41 an der Klemme

42 wird dann an die Steuerelektrode des Feldeffekttransistors 43 angelegt, der abgeschaltet wird. Der Feldeffekttransistor 43 ist an der Klemme 44 mit der gemeinsamen Steuerelektrode 142 verbunden. Die Abflüsse der Feldeffekttransistoren 41 und 43 sind an die Spannung Vnn (etwa-24V) durch "Feldeffekttransistoren 45 und 46 mit Kurzschluß zwischen Steuerelektrode und Abfluß angeschlossen, die als La st widerstände für die Transistoren 41 bzw.

43 dienen. Wann also der Draht 172 zwischen dem die Spannung Vjj-ß führenden Leiter 171 und der Bondierkontaktfläche 170 angeschlossen ist, wird an die Steuerelektrode 142 die Spannung V™ angelegt, wodurchdie in der Freigabeschaltung 141a enthaltenen Feldeffekttransistoren eingeschaltet werden, und das Untersystem 10a freigegeben wird. Wenn der Draht 172 entfernt wird, wird die Spannung an der gemeinsamen Steuerelektrode 142 auf dem logischen Wert 0 (d.h.unter der dem Wert 1 entsprechenden Schwellenspannung Vm) gehalten, und zwar über den vom Transistor geschaffenen Widerstand von 1 MΩ zwischen der Klemme und Masse, da der Transistor 41 abgeschaltet ist, der Transistor 43 eingeschaltet ist und die Klemme 44 praktisch an Masse liegt. Wenn die Klemme 44 praktisch an Masse liegt,

209835/1167

sind die Feldeffekttransistoren (26, 27... 28, 144a bis 144d in F-jg. 6 und 7) der Freigabeschaltung abgeschaltet, wodurch das Untersystem 10a außer Betrieb gesetzt ist.

S pe icher-Unter sys te me

Jedes der 32 Untersysteme 10 ist für sich ein komplexes System, wie in Fig.10 dargestellt ist; es enthält eine 1024 Bit-Speichermatrix (Fig.18) , X-Negatorschaltungen (Fig.11), Y-Negatorschaltungen (Fig.15), X-oder Zeilen-Decodierschalt ungen (Fig. 12), Y-od er -S palt en -De co die rschaltungen (Fig.16) , Lese-Treiberverstärker (^ig.13), Schreib-Treiberverstärker (Fig.14) , Auffrischungsverstärker und Les</ S'chreib-SteuerschaItungen (Fig. 17), Zellen- Vorladeschaltungen (Fig.19), Taktgeneratorschaltungen (Fig.21a bis 21c) und einen Zwisehen3pannungserzeuger (Fig.20). Die Untersystemschaltungen sind miteinander in der in Fig.10 gezeigten Weise verbunden.

Die Zeilenadressen ΧβΧ.ΧρΧ^Χ/ werden in die X-Negatorschaltungen eingegeben, die sowohl die ursprünglichen Zeilenadressenbits X_Q- X. als auch die komplementären Zeilenadressenbits X~_Q - Xl, liefern. Die fünf in der Zeilennegatorschaltung von Fig.11 enthaltenen X-Negatoren haben jeweils eine Eingangsklemme für das Anlegen eines Signals, das einem Bit der Zeilenadresse Xq- "I. entspricht. Die Eingangsklemmen X_Q - X. sind jeweils mit dem Abfluß eines der Isolierschicht-Feldeffekttransistoren 86a-86e verbunden, die als Gatter für das dem Eingang zugeführte Adressensignal dienen, wenn ein Taktimpuls der Taktphase Φ an die Steuerelektrcden der Transistoren 86a-86e angelegt wird. Die Abflüsse der Feldeffekttransistoren 86a-86e sind

209835/ 1167

rait den Steuerelektroden von Feldeffekttransistoren 87a bis 87e verbunden, von denen die komplementären Ausgangssignale erzeugt werden. Die Quellen der Transistoren 87a-87e sind an Masse gelegt, während ihren Abflüssen eine Spannung V-Jy₀ über Widerstände zugeführt wird, die jeweils durch einen Feldeffektrans istor 88a-88e mit Kurzschluß zwischen Steuerelektrode und Abfluß gebildet werden. Die Abflüsse der Transistoren 87a-87e liefern auch die komplementären Ausgangssignale Xq - X,. Zusätzlich ist die Abflußklemme jedes der Transistoren -86a - 86e mit der Abflußklemme eines Transistors 89a-89e verbunden, und die Quellen der Transistoren 89a-89e sind an Masse gelegt. Wenn ein Taktimpuls der Taktphase Φ^ an die Steuerelektroden der Transistoren 86a-86c angelegt wird, werden die unkomplementierten X-Adressenbits Xq - X. auch von den Abflußklemmen der Transistoren- 86a-86e abgegeben, Die Transistoren 89a-89e entladen die Negatoren während eines Taktirapulses der Taktphase Φ^. Wenn also die Zeilenadressen XqX.X^X-zX^ der Zeilennegatorschaltung zugeführt wird, werden die X-Adresse X_QX.X₃X^X₄ und ihr Komplement XqlJIrfiJK, im Verlauf der gewünschten Taktirapulse erzeugt.

Die 1024 Bit-Speichermatrix, die später in Verbindung mit Fig. 18 im einzelnen beschrieben werden soll, ist in Zeilen und Spalten von je 32 Bits angeordnet. Es gibt daher 32 Zeilendecodierschaltungen, nämlich eine Decodierschaltung für jedeZeile der S pe icher matrix. In Fig. 12 sind nur zwei der 32 Zeilendecodierschaltungen (nämlich die erste und die zweiunddreissigste ) dargestellt, während gestrichelte Linien die übrigen 30 Decodierschaltungen andeuten.Jede Decodierschaltung hat fünf Eingänge. Der erste Eingang ist entwedermit dem XQ-Ausgang oder dem X*₀-Ausgang der Negatorschaltung verbunden; der zweite Eingang ist entweder mit dem X^-Ausgang oder dem X^-Ausgang des Negators verbunden. Der

209835/1 167

dritte Eingang ist entweder mit dem X₂-Ausgang cder dem Xp-Ausgang des Negators verbunden; der vierte . Eingang ist aitweder mit dem X*-Ausgang oder dem T^- Ausgang des Negators verbunden, und der fünfte Eingang ist mit dem X .-Ausgang oder dem X\-Ausgang des Negators verbunden, wodurch die Adressierung einer einzelnen Zeile für jede fünfsteLlige Zeilenadresse erreicht wird. Die Anschlüsse der Eingänge der Zeilendecodierschaltungen von Fig.12 an den Ausgängen der Negatorschaltung sind in der Tabelle II dargestellt.

209835/1167

Zeile

2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

- 31 -

TABELLE II

(erster Teil)	Anschluß der
	Zeilendecodierschaltung
Binäradre s s e	X4X3X2XlX0
00000	X4X3X2X1X0
00001	X4X3X2XlX0
00010	X4X3X2XlX0 .
00011	X4X3X2X1X0
00100	X4X3X2X1X0
00101	X4X3X2XlX0
00110	X4X3X2X1X0
00111	X4X3X2X1X0
01000	X4X3X2X1X0
01001	X4X3X2X1X0
01010	X4X3X2XlX0
01011	X4X3X2XlX0
01100	X4X3X2XlX0
01101

OHIO 01111

^X4^X3^X2^Xl^X0

209835/1 167

Zeile

17 18 19 20 Zl 22 23 24 25 26 27 28 29 30

32

- 32 -

TABELLE II (zweiter Teil)

Binäradresse 10000

10001

10010

10011

10100

10101

10110

10111

11000

11001

11010

11011

11100

11101

11110

Hill

Anschluß der Zeilendecodierschaltung

X₄X₃X₂X₁X₀ ^X4^X3^X2^Xl^X0 X₄X₃X₂X₁X₀ ^X4^X3^X2^Xl^X0

χ χ x„x χ

4^210

^X4^X3^X?^Xl^X0 ^X4^X3^X2^Xl^X0 ^X4^X3^X2^Xl^X0 ^X4^X3^X2^Xl^X0 ^X4^X3^X2^Xl^X0 ^X4^X3^X2^Xl^X0

^X4^X3^X2^Xl^X0

^X4^X3^X2^Xl^X0

209835/1167

Gemäß der Tabelle II sind also die Eingangsklemmen der ersten Z ei lend e c od ie rs cha It u ng von Fig. 12 in der dargestellten Weise mit den Negator klemme η X^T^XpX^X. verbunden, und die Eingänge der 32. Zeilendecodierschaltung sind mit den Negator klemme η X₀X₁XpX X/ verbunden. Die Zeile 1 wird für die Binäradresse 00000 angesteuert, und die 3.2. Zeile wird für die Binäradresse 11111 angesteuert. DLe Ansteuerung der dazwischenliegenden Zeilen erfolgt entsprechend den Anschlüssen der Zeilendecodierschaltungen gemäß der Tabelle II.

Die Zeilendecodierschaltungen arbeiten in folgender Weise: An die fünf Eingangs klemme η jeder Zeilendeeodierschal.. ng wird eine Zeilenadresse angelegt, die aus der in die X-Negatorschaltung eingegebene Adresse !entsprechend den in der Tabelle II"dargestellten Anschlüssen abgeleitet ist. Diese Adresse entspricht nur den Anschlüssen einer Zeilendecodierschaltung und daher einer Zeile der Speicher matrix. Wenn die erste Zeilenäecodierschaltung betrachtet wird, werden die fünf Bits der Zeilenadresse jeweils an eine der Steuerelektroden von fünf parallel geschalteten Isolierschicht-Feldeffekttransistoren 90-94 angelegt. Die zusammengeschalteten Quellen der Transistoren 90-94 sind mit dem Abfluß eines Isolierschicht-Feldeffekttransistors 95 verbunden. Die Steuerelektrode des Transistors 95 empfängt das Taktsignal der Takt phase Φ_?, und die Quelle des Transistors 95 liegt an Masse. Die zusammengeschalteten Abflüsse der Transistoren 90-94 sind an die Quelle eines weiteren Feldeffekttransistors 96 angeschlossen. Die Steuerelektrode des Transistors 96 empfängt das Taktsignal der Taktphase Φ.. und der Abfluß des Tranoistors 96 ist an die Betriebsspannung V-ßß gelegt. Wenn bei dieser Ausbildung Taktimpulse der Taktphase Φ, an die Steuerelektrode des

209835/1167

Feldeffekttransistors 96 in jeder der 32 Zeilendecodierschaltungen angelegt werden, ergibt nur diejenige Decodierschaltung, bei der an den Steuerelektroden von allen fünf parallel geschalteten Feldeffekttransistoren 90-94 die Binärziffer 1 anliegt, ein binäres Ausgangs signal Lan den Klemmen RD und WD in der Taktphase φ_1# Der Transistor 95 enilädt die iransistoren 90-94 während eines Impulses der Taktphase φο. Der Transistor 97 ist eine Kopplungs- oder Steuervorrichtung zur Koordination der Phasensteuerung der Lesesteuersignale und der Schreibsteuersignale.

Die Ausgangssignale von den Ausgängen RD^-RD^ der 32 Zeilendecodierschaltungen werden jeweils zu einer von 32 gleichen Lese-Treiberschaltungen übertragen, die in Fig. 13 dargestellt sind. SaFig 13 sind nur die erste Lese-Treiberschaltung und die 32. Lese-Treiberschaltung dargestellt, während die übrigen Schaltungen durch gestrichelte Linien angedeutat sind. Wenn die erste Lese-Treiber schaltung betrachtet wird, so ist zu erkennen, daß sie aus drsi in Serie geschalteten Feldeffekttransistoren98 _t 99, 100 besteht. Der Abfluß des Transistors liegt ai derBetriebsspannung V_DD> und die Quelle des Transistors 100 liegt an Masse. Der Ausgang RD₁ steuert die Steuerelektrode des Transistors 98. Die Steuerelektrode des Transistors 99 wird durch Impulse der Taktphase Φ, gesteuert, wodurch die Treiberschaltung zur Übertragung eine3 Signals aufgeladen wird, und die Steuerelektrode des Transistors 100 wird durch einen Impuls niedrigen Pegels der Taktphase φ ,j gesteuert, der die Treiberschaltung zur Beendigung der Signalübertragung entlädt. Wenn dan dem Eingang RD₁ zugeführte Signal der Binärziffer 1 entspricht, wirtl während der Taktphase Φ, ein getakteter Binär impuls 1 vom Ausgang G₁

5/1157

der ersten Lese-Treiberschaltung abgegeben. Die übrigen 31 Lese-Treiberschaltungen arbeiten in gleicher Weise, und da in jedem Zeitpunkt nur eine Zeile der Speichermatrix angesteuert wird, gibt es in jedem Zeitpunkt nur einen Eingang RD, an dem der Binärwert 1 erscheint, so daß auch nur einer der Ausgänge C-J-C-Z₂ ^e^-ⁿ A us gangs signal des Binärwerts 1 abgibt.

Die 32 Ausgänge WD₁-WD-,, der Zeilendecodierschaltungen sind jeweils mit einer von 32 Schreib-Treiberschaltungen verbunden, die in Fig.14 dargestellt sind. Es gibt 32 gleiche Schreib-Treiberschaltungen, nämlich für jede Zeile eine, von denen in Fig.14 nur die erste und die 32. Schreib -Treiberschaltung gezeigt sind, während die übrigen Schreib-Treiberschaltungen durch gestrichelte Linien angedeutet sini. Wenn die erste Schreib-Treiberachaltung in Fig. 14 betrachtet wird, so ist zu er kennen, daß sie aus drei Feldeffekttransistoren 102, 103, 104 besteht, die in Serie geschaltet sind, wobei der Abfluß des Transistors 102 an dar Betriebsspannung Vpjj liegt, während die Quelle des Transistors 104 an Masse liegt« Wenn der Ausgang WE^ der Zeilendecodierschaltung ein Ausgangssignal des Binärvierts 1 abgibt, wirö die Steuerelektrode des Transistors 103 eingeschaltet,, Ein Impuls großen Pegels der Takt phase Φ ,„ steuert die Steuerelektrode des Feldeffekttransistors 102, der die Treiberschaltung zur Übertragung aines Signals auflädt, und ein Impuls großen Fegeis fler Taktphase Φ ^ steuert die Steuerelektrode des Transistors 104? der die Treiberschaltung zur Beendigung äer Signalübertragung entlädt« Der Transistor 101 dient zum Vorladen der Treiberschaltimg während eines Impulses fler 5aktphase Φ..« Wenn das Eingangs-

209835/116?

signal am Eingang WD. dem Binärwert 1 entspricht, erscheint während eines Impulses der laktphase Φ. ein getakteter Binärimpuls 1 am Ausgang D. der Schreib-Treiberschaltung. Die übrigen 32 Schreib-Ireiberschaltungen arbeiten in gleicher Weise. Da für jede den 32 Zeilendccodierschaltungen zugeführte Adresse nur an einem der Eingängen WD.-Vffl^p ^e:i-ⁿ Signal des Binärwerts 1 erscheint, gibt für jede Adresse nur einer der Ausgänge D.-D-Z₂ äer Schreib-Treiberschaltungen ein Signal des Binärwerts 1 ab.

Die in Fig.15 dargestellten Y-Negatorschaltungen arbeiten in gleicher Weise wie die X-Negatorschaltungen von Fig.11. Die Spaltenadressen ΥφΥ.ΥρΥ,Υ. werden in die Y-Negatoren eingegeben, die sowohl die ursprünglichen Spaltenddressenbits Yq-Y^ als auch die komplementären Spaltenadressenbits Yq- Y. liefern. Die fünf in der Negatorschaltung enthaltenen Y-Negatoren, haben jeweils eine Eingangsklemme für die Zuführung eines Signals, das einem der Spaltenalressenbita Y_Q - Y,- entspricht. Wenn somit die Y-Adresse bzw. Spaltenadresse an die Y-Nega tor schaltung angelegt wird, wird die Y-Adresse YQY^YpY-zY/ und ihr Komplement YqY₁Y₂YVY, beim Auftreten bestimmter Taktimpulse erzeugt.

Wie bereits erwähnt wurde, ist die 1024 Bit-Speichermatrix, die später unter Bezugnahme auf Fig. 18 genauer beschrieben wird, in Zeilen und Spalten von je 32 Bits angeordnet. Es gibt daher 32 Spaltendecodierschaltungen, nämlich eine Decodierschaltung für jede Spalte der Speichermatrix. In Fig. 16 sind nur zwei der 32 Spa ltendecodierschaIt ungen dargestellt, nämlich die erste und die 32-te, während eine gestrichelte linie die übrigen 32 Decodierschaltungen andeutet. In gleicher Weise wie die X-Decodierschaltungen

209835/1187

(?ig.12) haben die Y-Decodierschaltungen fünf Eingänge, die mit den Steuerelektroden von fünf parallel geschalteten Feldeffekttransistoren 110-114 verbunden sind. Der erste -Eingang ist entweder an den Ausgang Tq oder an den Ausgang Y_Q der Nsgatorschaltung angeschlossen; der zweite Eingang ist entweder an den Ausgang Y^ oder an den Ausgang Y₁ der Negatorschaltung angeschlossen; der dritte Eingang ist entweder an den Ausgang Y₂ oder an den Ausgang Yp der Negators ehalt ung angeschlossen; der vierte Eingang ist entweder an den Ausgang Y, oder an den Ausgang Y^ der NegatorschaItung angeschlossen; und der fünfte Eingang ist entweder an den Ausgang Y^ oder an den Ausgang Ϋ\ der NegatorschaItung angeschlossen, wodurch die Adressierung einer einzelnen Spalte für jede fünfstellige Spaltenadresse (Y-Adresse) erreicht wird. Die Spaltenadressen und die entsprechenden Anschlüsse der Spaltendeco^ierschaltungen . sind in der Tabelle III dargestellt.

209835/ 1 1 67

TABELLE III (erster Teil)

Spalte

Binäradresse

1	00000
2	00001
3	00010
4	00011
5	00100
6	00101
7	00110
8	00111
9	01000
10	01001
11	01010
12	01011
13	01100
14	01101
15	OHIO
16	01111

Anschluß der Spaltendecodierschaltung

YYYYY 4*3*2 1*0

YYYYY 4*3 2 1 O

YYYYY *4*3^ϊ2*1*0

YYYYY 4 3*2 1 O

YYYYY 4*3 2 1 O

YYYYY 4 3 2 10

y γ γ y y 4 3 2 1*0

YYYYY 4 3 2 10

Y Y Ϋ Ϋ Y 4 3 2*1*0

YYYYY 4 3 2 10

Y Y Y Ϋ Ϋ 4*3*2*1*0

YYYYY 4*3*2*1*0

4 V

209835/1 167

TABELLE III

	(zweiter Teil)
Spalte	Binäradresse
17	10000
18	10001
19	10010
20	10011
21	10100
22	10101
23	JOIlO
24	10111
25	11000
26	11001
27	11010
28	11011
29	11100
30	11101
31	11110
32	11111

Anschluß der Spaltendecodierschaltung

YYYYY ^X4*3*2 1 Ο

Υ Y Y Y Y 4*3*2*1*0

YYYYY 4*3*2*1*0

YYYYY 4 3 2

YYYYY 4*3*2 1*0

YYYYY 4 3 2 10

YYYYY 4*3*2 1*0

YYYYY 4 3 2 10

YYYYY 4*3*2 1 0

YYYYY 4*3*2 1*0

YYYYY 4*3*2 1*0

YYYYY 4*3*2 1*0

YYYYY 4 3 2 1*0

YYYYY 4*3*2*1*0

YYYYY 4*3*2*1*0

YYYYY 4*3*2*1*0

209835/11S7

Wig aus der Tabelle III zu erkennen ist, sind die Eingangsklemmen der ersten Spaltendecodierschaltung, die in Pig.16 dargestellt ist, mit den Ausgängen YqY₁Y₂Y^Y₄ verbunden, und die 32. S^aitendecodierschaltung, die in Pig.16 dargestellt ist, ist mit den Ausgängen YqY.YoY-zY. verbunden. Bei dieser Anordnung ergibt die Zuführung der Binäradresse OoOOO zu den Y-Adresseneingängen der Y-Nega tor schaltung (Pig.15) die Ansteuerung der Spalte 1 der S pe icher matrix, und die Zuführung der Binäradresse 11111 ergibt die Ansteuerung der Spalte 32 der Speichermatrix. Die Ansteuerung der dazwischenliegenden Spalten entsprechend den Anschlüssen der Spaltendecodierschaltungeri ergibt sich aus der Tabelle III.

Die Quellen der parallel geschalteten Feldeffekttransistoren 110-114 sind zuss"i mengeschaltet und mit dem Abfluß eines Transistors 115 verbunden, und die Abflüsse der Feldeffekttransistoren 110-114 sind zusammengeschaltet und mit der Quelle eines Transistors 116 verbunden. Der Abfluß des Trans isotrs 116 ist an die Betriebsspannung V^ gelegt, und die Quelle des Transistors 115 liegt an Masse. Ein Taktimpuls der Taktphase Φ ^ steuert die Steuerelektrode des Transistors 116, der die Decodierschaltung für die Übertragung eines Ausgangssignals auflädt, so daß ein Ausgangssignal des Binärwerts 1 an die Steuerelektrode des Tranaistors 117 angelegt wird, wenn die den Steuerelektroden der Transistoren 110 bis 114 zugeführten EingangssignaIe alle dem Binärwert 1 entsprechen. Wenn also die Y-Adresse den Wert 00000 hat, steuert die erste Y-Decodierschaltung , deren Eingangssignal Y₀Y₁Y₂Y₅Y₄ (11111) ist, die erste Spalte der 1024 Bit-Speichermatrix während der Taktphase Φ.. an.

209835/1167

Der Transistor 115 entlädt die Decodierschaltung während der Talrtphase 0g. Der Transistor 117 wird durch ein decodiertes Ausgangssignal des Binärwerts 1 eingeschaltet. Ein Signal wird jedoch zu dem Ausgang E₁ nur dann übertragen, wenn auch der Transistor 118 eingeschaltet ist. Der Abfluß des Transistors 118 ist an dieBetriebsspannung V-^ gelegt, und die Quelle des Transistors 119 liegt an Masse. Ein Chipwählsignal C/S des Binärwerts 1 öffnet den Transistor 118, damit ein Au3gangssignal E des Binärwerts 1 für die Ansteuerung der Spalte 1 abgegeben wird. Das A us gangs signal wird durch einen Impuls der Taktphase φ .. beendet, das an die Steuerelektrode des Transistors

119 angelegt wird. Die 32 Y-De codierschal tu nge η ergeben somit Ausgangssignale E₁ - E^p* von denen jedes einer Spalte der 1024-Bitspeichermatrix in Übereinstimmung mit der Tabelle III entspricht.

Die Lese/Schreib-Steuerschaltungen und die Auffrischungsverstärker, von denen 32, nämlich einer pro Spalte vorhanden sind, sind in Fig. 17 dargestellt. Es sind jeweils nur die erste und die 32. Schaltung dieser Art in Fig. gezeigt, während die übrigen Schaltungen durch gestrichelte Linien angedeutet sind. Ferner ist eine Eingabe/Ausgabe-Schaltung dargestellt, an die alle Lese-Schreib -Steuerschaltungen und Auf frisch ungs ver stärker gemeinsam angeschlossen sind. Die einzugebenden Signale werden der K lea me I/O der gemeinsamen Eingabe/Ausgabe-Schaltung zugeführt, und die auszugebenden Signale werden an dieser Klemme abgegeben. Die Steuerelektrode des Transistors wird durch das Chipwähl3ignal G/S gesteuert, wodurch eines von mehreren parallel geschalteten S pe ic hersys temen mit direktem Zugriff gewählt wird. Wenn beispielsweise nur 500 der zuvor als Beispiel beschriebenen Halbleitersubstrat-^ pe ichereyste me mit direktem Zugriff so zusammengeschaltet werden, daß alle Eingangs- und Ausgangsanschlüsse,

209835/1187

abgesehen von Sem Chip-Wähleingang , parallel geschaltet sind, wobei die Chip-Wählleitungen eine Z-Adressierung ergeben, wird eine Gesamtspeicherkapazität von 8 704 Bits mit direktem Zugriff erhalten. Dies entspricht der Speicherung von 512 000 Wörtern mit 3 e we ils 16 Bits und einem Paritätsbit pro Wort. Die 500 zusamtnengeschaltete η Plättchen nehmen annähernd einen Raum von 2 250 Kubik Zoll oder weniger als 1,3 Kubikfuß(etwa 37 dm ) ein.

Wenn die erste in Fig. 17 dargestellte Schaltung betrachtet wird, so ist zu erkennen, daß die Steuerelektroden der Transistoren 123 und 125 durch ein Lese/Sehreib-Steuersignal R/W gesteuert werden. Wenn das Steuersignal den Binärwert 1 hat, wird das an der Klemme I/O zugeführte Signal in die angesteuerte Speicherzelle eingeschrieben; wenn dagegen das Lese/Schreib-Steuersignal R/W den Binärwert O hat, wird die An der angesteuerten Speicherzelle gespeicherte Information an der Klemme I/O abgegeben. Das Ausgangssignal E. der ersten Y-Decodierschaltung wird zur Steuerung der Steuerelektroden der Transistoren und 124 verwendet, v.'odurch die richtige Spalte der Speichermatrix angesteuert wird. Die Eingabe/Ausgabe-Schaltung wird durch Takt impulse der Takt phase Φ^ an der Steuerelektrode des Transistors 126 für das Le3en betätigt, und die Lese/Schreib-und Auffrischungs-Schaltungen werden dm /ti Taktimpulse der Takt phase Φ .-r für das Schreiben und den Auffri3chuugszyklus betätigt. Die übrigen Lese/ Schreib- und Auf frisch ungs -Schaltungen arbeit an in gleicher Weise. Die Information wird in eine S x-, ic ha r zelle von einer der Ausgangsklemmen F₁-P^p ^aus ti-ngeschriebsn, und die Information wird aus v'iner Spei _ z'zrze"^.1'*- an einer

209835/1 187

der Klemmen G^ - G,₂ abgelesen. Die aus einer Speicherzelle in der ersten Spalte an der Klemme G.. ausgelesene Information wird zu der Klemme I/O über den Feldeffekttransistor 122 und über die Transistoren 120, 126 und übertragen, während der Transistor 121 abgeschaltet ist, so daß die Übertragung von Signalen zu der Klemme F.. blockiert ist. Die in eine Speicherzelle der ersten Spalte von der Klemme F., aus einzuschreibende Information wird von der Klemme I/O über die Transistoren 127, 125, 120 und 121 übertragen, während der Transistor 122 abgeschaltet ist, so daß die Übertragung von Signalen zu der Klemme G.. blockiert ist.

Die Zellenvorladeschaltung für die S pe icher matrix wird dazu verwendet, einen höheren Spannungspegel in der Speicherzelle zu erreichen. Es gibt 32 Yorladeschaltungen, nämlich eine pro Spalte, wie in Fig.19 dargestellt ist. Fig.19 zeigt nur die erste und die 32. Zellenvorladeschaltung, während die übrigen Schaltungen, die den dargestellten völlig gleich sind, durch eine gestrichelte Leitung für die Übertragung der Spannung V-^ angedeutet sind. Die erste Zellenvorladeschaltung besteht aus zwei Feldeffekttransistoren 130 und 131. Die Abflüsse dieser beiden Transistoren sind an die Betriebsspannung V-q gelegt. Der Transistor 130, der durch einen Spannungsimpuls der Taktphase Φ ρ betätigt wird, dient zum Vorladen der Speicherzelle für das Einschreiben von Information in die Zelle und liefert ein A us gangs signal an der Quellenklemme K... Der Transistor 131 wird durch eine Zwischenspannung gesteuert, die von einem Zwischenspannungserzeuger (Fig.20) erzeugt wird und dazu dient, die Speicherzelle vorzuladen, wenn Information aus der Zelle auszulesen ist. Der Ausgang des Transistors 131

209835/1187

liegt an der Quelle η klemme Lj, Die 32 Zellenvorladeschaltungen haben somit Ausgange K.- IUp und Ausgänge

Die von den Zellenvorladeschaltungen an den Klemmen A benötigte Zwischenspannung wird von einem einzigen Zwischenspannungserzeuger geliefert, der in Pig.20 dargestellt ist. Der Zwischenspannungserzeuger besteht aus.zwei Feldeffekttransistoren 132 und 133, die in Serie geschaltet sind, wobei der Abfluß des Transistors 132 an der Betriebsspannung V^ liegt, während die Quelle des Transistors 133 an Masse liegt. Die Steuerelektrode des Transistors 132 wird durch Taktimpulse der Taktphase Φ, gesteuert, während die Steuerelektrode des Transistors 133 durch Takt impulse der Taktphase Φ ·, gesteuert wird, so daß eine getaktete Ausgangsspannung an der Klemme A für die Zellenvorladeschaltungen von Pig.19 geliefert wird.

Mit der 1024 Bit-Speichermatrix sind 128 Eingabe- und Aus gäbe-Lei tu ng en zu verbinden. Wie in Pig. 10 dargestellt ist, gibt es 32 Eingangsleitungen D ..-D,,-, von den Schreib-Treiberschaltungen (Pig.14), 32 Eingangsleitungen C-J-C-Z₂ von den Lese-Treiberschaltungen (Pig. 13), 64 Eingangsleitungen K -K,₂ und L.- L^ von den Zellenvorladeschaltungen (Pig. 1^), 32 liingangsleitungen P. - F,₂ von den Lese/Schreib-Steuerschaltungen und Auffrischungsverstärkern (Pig. 17), und 32 Ausgangs leitungen G₁ - G~₂ von den Lese/Schreib-Steuerschaltungen und Auffrischungsverstärkern. Die 1024 Bit-Speichermatr.ix für die Speicherung von 1024 binären Informations bits ist in Pig.18 dargestellt. Die Speicherzellen sind in Zeilen und Spalten von je

209836/ 1 167

Speicherzellen angeordnet, so daß 32 Spalten mit 32 Speicherzellen in jeder Spalte und 32 Zeilen mit 32 Speicherzellen in jeder Zeile vorhanden sind. In Pig. sind nur die vier äußersten Ecken dargestellt; die übrigen Zellen sind durch gestrichelte Linien angedeutet. Wenn die erste Speicherzelle in der oberen linken Ecke der Matrix betrachtet wird, so ist zu erkennen, daß jede Zelle aus drei Feldeffekttransistoren 135, 136, 137 besteht. Wenn die Zeile 1 gewählt wird (Zeilenadresse OOOOO) , werden" die Zeilenleiter von den Klemmen C, und IL in der richtigen Taktfolge erregt. Die Steuerelektrode des Transistors 137 ist mit dem von der Klemme C. der Lese-Treiberschaltung (Fig.13) kommenden Zeilenleiter verbunden, der den Leseabschnitt der Speicherzelle steuert, und die Steuerelektrode des Transistors 135 ist mit dem von der Klemme D.. der Schreib-Treiberschaltung (Fig.14) kommenden Zeilenleiter verbunden, der den Schreibabschnitt der Speicherzelle steuert. Die Zellen in der ersten Spalte werden über die Spaltenleiter von den Klemmen K₁ und L₁ vorgeladen. Der Schreibabschnitt der ersten Speicherzelle (Transistor 135) wird über die Klemme K₁ vorgeladen, und der leseabschnitt der Speicherzelle (Transistor 137) wird über die Klemme L. vorgeladen. Die Spaltenwahl durch die Y-Decodierschaltung (Fig.16) erfolgt über die Lesa/Schreib-Steuerschaltung und Auf frisch ungsverstärker (ϊ ig.17). Wenn die Spalte 1 gewählt wird, (Spaltenadresse OOOOO) wird ein einzugebendes Signal in die erste Speicherzelle in der oberen linken Ecke der Speicher matrix über den Spaltenleiter von der Klemme F₁ her eingeschrieben, und die Information wird aus dieser ersten Speicherzelle über den zur Klemme G₁ führenden Spaltenleiter ausgelesen. Die eigentliche Informationsspeicherung erfolgt im Feldeffekttransistor 136. Wenn eine Information in die erste Speicherzelle eingeschrieben

209835/1167

werden soll, ist die an die Klemme D. angeschlossene Leitung erregt, wodurch der Transistor 135 eingeschaltet wird und die über die Klemme Έ. und den daran angeschlossenen Spaltenleiter übertragene Information zu der Steuerelektrode des Transistors 136 übertragen wird, wo diese Information gespeichert wird. Wenn eine Information aus der ersten Speicherzelle ausgelesen ist, wird die an die Klemme C₁ angeschlossene Leitung erregt , wodurch der Transistor 137 einschaltet wird, so daß die im Transistor 136 gespeicherte Information über die dem zur Klemme G₁ führenden Spaltenleiter ausgeblendet wird.

Zum Betrieb des Speicher-Untersystems 10 muß ein vierphasiges Taktsignal geliefert werden. Es sind Vorkehrungen dafür getroffen, daß die Taktphasen Φ^, Φ₂, Φ·*, Φ* von außen zugeführt werden. Jedes der Untersysteme enthält jedoch bei dem dargestellten Ausführungsbeispiel Taktgeneratorschaltungen, die in F ig. 21a bis 21c dargestellt sind und es"wahlweise ermöglichen , zwei der vier Taktphasen (Φ.j und Φτ* dem System von außen zuzuführen und die beiden anderen Taktphasen (Φ₂ ^un(3 Φ/) intern aus den Taktphasen Φ, und Φ ■* zu erzeugen. Im allgemeinen sind die Taktgeneratoren Peldeffektransistor -Phasenschieberschaltungen. Die erste dieser Schaltungen, die in Fig.2la dargestellt ist, erzeugt die Taktphase Φ₂ an ihrer Ausgangs klemme, wenn die Taktphasen Φ^ und Φ ^. ihren Eingangsklemmen zugeführt werden. Die Spannung V_ßG (etwa 21V) dient als Stromversorgungsspannung für die Taktgeneratoren. Die in Fig.21b dargestellte zweite Taktgeneratorschaltung erzeugt die Taktphase Φ -_T an ihrer A us gangs klemme , wenn ihren Eingangs klemme η fattirapulse

209335/1167

der Taktphasen Φ-j und Φ, zugeführt werden. Die dritte Taktgenecatorschaltung, die in Fig.21c gezeigt ist, erzeugt an ihrer Ausgangs klemme die Taktphase Φ/« bei Zuführung von Taktimpulsen der Taktphasen Φ. und Φ ^ an ihren Eingangsklemmen. Die . Phasenverschiebung der Taktgeneratoren wird durch die Widerstands- und Kapazitätswerte in der Schaltung eingestellt.

Die Taktgeneratoren sind hier hauptsächlich zu dem Zweck gezeigt, den außerordentlich komplexen Aufbau eines einzigen Speicher-Untersystems 10 erkennbar zu machen, das bei dem dargestellten Ausführungsbeispiel aus etwa 1 230 einzelnen Schaltungen besteht.

Anschlüsse und Betrieb des Speichersystems.

Das vollständige, auf einer Scheibe integrierte Speichersystem mit direktem Zugriff, einschließlich der Untersysteme 10, der Freigabeschaltungen 141, des gemeinsamen Sammelschienensystems 157, der diffundierten Verbindungen 146 und 175 und der Eingabe -und Ausgabe-fteiter 174 ist in Fig.1 dargestellt. Die von jedem der Eingabe - und Ausgabe-Leiter 174 und vom gemeinsamen Sammelschienensystem gelieferten Signalfunktionen werden nun unter Bezugnahme auf Fig.22 in "Srbindung mit der Tabelle IV beschrieben. Fig.22 zeigt den unteren Abschnitt des Speichersystems von Fig.1, insbesondere die Anschlußkontakt flächen, über welche die Adressensignale, Eingabe-und Ausgabesignale, Versorgungsspannungen usw. zu dem System übertragen werden. Die jeder Ansch lußkontakt fläche T^ -Tcg zugeordnete Signalfunktion ist in der Tabelle IV angegeben.

209835/1167

T	Anschluß	ABELLE IV 2203859	Funktion
	τι	(erster Teil)	1/O1 1
T2	!/O2.
Τ3	ΐ/ο3'
Τ4	I/O/ 4
Τ5	1/O5.
Τ6	I/O,'
Τ7	1/O7'
Ts	1/O8-
Τ9	I/O - überkreuzung<j
Τ10	vgs (Masse)
τπ
T 12	Y4
T 13	Y3
T 14	Y2
T 15	Y.
T	Y0
T 17	X4
T	C/S
T 19	*z

209835/1167

T A	BELLE IV	2203859	Funktion
(	zweiter Teil)		i/o- überkreuzung^'
Anschluß		l/o9·
T 20		I/Oio'
T .21		1/O11-
T 22
T 23		I/O '
T - 24
T 25

T 27

T 28

T V

29 ^VDD

T 30

T 31

T 32

^T33 ¹ZO₂₀'

^T35 "O₂₂'

^T36 '/O₂₃'

^T37 '/O₂₄'

T i/o- Überkreuzung₂'

209835/1167

	• 2203859	TABELLE IV
	(dritter Teil)
	Funktion
Anschluß	♦3
τ 39	VCG
T 40	Λ
T 41	Xl
T 42	X2
T *43	X3
T 44	R/W
T 45	♦4
T A46	vss (Masse)
T 47	I/o - überkreuzungp
T 48	uozs
T	110Zb
T 50	110Zl
T 51	110ZS
T 52	UOn'
T X53	I/O30'
T 54	I/O,,·
T55	I/O, ·
T56

209835/ 1 187

Stift

18

20

- 51. · TABEL	m LEV	2203859
Funktion	Stift	Funktion
V58 (Substrat) 1/O1	P21 .

1/O₂

i/o,,

(Masse)

c/s

i/o

■2U

^r26

'27

^r28

31

33

"35

36

■37

39

1/O

₁₁

i/o.

12

I/O. I/Oj

⁷GO

13

3 r/w

(Masse)

I/O

15

I/O. ^I/O

16

17

V_BB (Substrat)

209835/1167

Es sind 32 Eingabe .- und Ausgabe -Anschlußkontaktflächen T₁-T₈, ^I21"^T28* ^T3O~^T37 ^{ünd T}49""^T56 ^{VOrge3ehen ; für} jedes mögliche Eingabe-und Ausgabesignal 1/O₁'- I/O~₂ ^! ist eine Ans chluis-contakt fläche vorhanden. Von diesen möglichen Eingabe- und A us gabekle α toe η werden nur 17 für die Vervollständigung des Systems gewählt, und zwar alle von Untersystemen, welche die gestellten Anforderungen erfüllen. Deshalb hat die metallisierte Keramik-Grundplatte 200 (Fig.23) , auf der das Speichersystemsubstrat von einem Quadratzoll montiert wird, 40 Anschlußklemmen oder Anschlußstifte: Die Signalfunktion jedes der 40 Stifte ist in der Tabelle V im einzelnen angegeben.

Wie aus der Tabelle V zu entnehmen ist, gibt es 17 Eingabe- und Ausgabestifte P₂-Pc* ^^"^O ' "^22 "* "^26 ^{un<3 1}S6""^⁷O* welche die Verbindungen nach außen für die Übertragung der Eingabe- und Ausgabesignale 1/O₁- I/O..,- herstellen. Der Stift P,q ist ein Reservestift für die Eingabe und Ausgabe. Die 17 Eingabe- und Ausgabefunktionen ^ werden von den 32 Punktionen 1/O₁' -l/0,₂' ausgewählt, die von den Substratanschlüssen T₁ - T , Tp₁ - T₂₈, ^T3O " ^T37 ^{unä T}49 ~ ^T56 ^{zur Verfü}e^ung gestellt werden. Von den 32 Speicher- Untersystemen 10 werden nur 17 Unteraysteme 10, welche die gestellten Anforderungen erfüllen, zur Verbindung mit dem gemeinsamen Sammelschienensystem 157 für die Vervollständigung des 17 408 Bit Speichersystemsfreigegeben. Jedes der 17 gewählten Untersysteme hat einen entsprechenden Eingabe- und Ausgabe-üleiter 174 und daher einen entsprechenden Eingabe - und Ausgabe-Avnschluß auf dem Substrat. Daher werden die den Punktionen 1/O₁ - I/O-w zugeordneten 17 Stifte mit den Anschlußkontaktflächen T verbunden, die

209835/1 167

der 17 freigegebenen Untersystemen entsprechen.

Die übrigen Stifte (Tabele V) sind mit den Substratanschlüssen. (Tabelle IV) verbunden, welche die gleiche Signalfunktionsbezeichnung haben. Die Stifte P. und P,q (γ) dienen zur Erdung der Rückseite des Speichersubstrats.

Ein Zeitdiagramm des vollständigen Speiehersystems ist in Fig.24 gezeigt. Pig. 24 zeigt die Impulse (der Amplitude Vjj-jO der vier Taktphasen Φ ..- Φ,. Ferner sind dort die Adressenbitimpulse X_Q - X, und Y_Q - Ϊ. dargestellt, welche die Amplitude V^ haben, und deren Dauer-den Takt phasen Φ ₁ und Φ₂ entspricht. Das 1 es e/Schreib-Steuersignal R/W hat den Amplitudenwert V-^ für das Einschreiben in eine Speicherzelle und den Amplitudenwert V₀O für das Auslesen aus einer Speicherzelle. Das Lese/ Öehreib-Steuersignal 'R/V/,, hat eine Dauer, die den Taktphasen Φ, und φ. entspricht. Das Chip-Wahl signal C/S hat den Amplitudenwert V-_D-_D(bzw. den Amplitudenwert Vg₃ für das Verwerfen des Chips hund eine Dauer, die den Taktphasen Φ^ und Φ . entspricht. Die einzugebenden Daten der Amplitude V-p-p (entsprechen! dem Binärwert 1) bzw. Vg_S (entsprechend dem Binärwert O) werden in das System während der Dauer der Τβ^ρΙιβββΦ, eingegeben, während die auszugebenden Daten während der Taktphase^^ aus dem System ausgegeben werden.

Es wird in Betracht gezogen, daß bei dem zuvor in Verbindung mit Fig.1 bis 23 beschriebenen Speichersystem mehr als 17 brauchbare Untersysterae verfügbar sein können. Es können daher Speichersysteme mit einer Kapazität von mehr als 17 408 Bits oder Speichersysteme mit zusätzlichen Bits zur Durchführung zusätzlicher Funktionen .

209835/1167

gefertigt werden. Ferner kann eine größere Anzahl von Untersystemen auf dem Substrat 11 gefertigt werden, damit .eine größere Speicherkapazität zur Verfügung gestellt wird, beispielsweise ein Speichersystem mit 32 Bit-Wörtern oder zwei S pe icher systeme mit jeweils 16 Bit-Wörtern. Es kann daher eine unterschiedliche Anzahl von Untersystemen und zugehörigen Sammelschienensystemen utfl Verbindungs netzen auf einer einzigen Scheibe gefertigt werden, damit wahlweise ein komplexes Speichersystem mit direktem Zugriff geschaffen werden kann, das eine veränderlicheBitkapazität und Wortlänge hat.

Die zuvor beschriebenen Ausführungsbeispiele beruhten auf in großem Maßstab integrierten MOS-Schaltungen (MOS-ALSI), doch ist es offensichtlich, daß das beschriebene Prinzip auch bei Ausführungsformen mit anderen Arten von Untersystemen anwendbar ist, beispielsweise solchen mit ladungsgekoppelten Anordnungen, magnetischen Bläschen, amorphen Gläsern und andersartigen Systemtechnologien. Beispielsweise wäre es möglich, Untersystemmatrizen von ladungsgekoppelten S pe icheranOrdnungen selektiv durch Pr ei gäbe s cha It ungen in der zuvor angegebenen Weise zu aktivieren.Ferner wäre es offensichtlich auch möglich, anstelle der gemeinsamen Sammelschienensysteme direkte Verbindungswege vorzusehen, oder , falls dies durch eine ausreichende Fertigungsausbeute attraktiv würde, die Prüfung zunächst auf die ganze Konfiguration zu erstrecken und nur dann, wenn diese Prüfung ergibt, daß eines oder mehrere Untersysteme außerhalb der vorgeschriebenen Anforderungen liegen, eine Prüfung im einzelnen und eine selektive Verbindung vorzunehmen.

Bipolare Freigabeschaltunpen

Bei dem zuvor im einzelnen beschriebenen MOS-Speichersystem mit direktem Zugriff bestehen die Freigabeschaltungen 141 aus einer Anzahl von Feldeffekttransistor-Schaltern,

209835/1167

öle durch eine gemeinsame Steuerelektrode 142 betätigt werden. Die gemeinsame Steuerelektrode 142 erhält zur Freigabe des zugehörigen Untersystems eine Vorspannung über einen einzigen Iraht, der nach Bedarf einerseits an einerVersorgungsspannungsklemme und andrerseits entweder direkt an der gemeinsamen Steuerelektrode 142 oder an einer automatischen Erdungsschaltung 143 bondiert wird.

Eine andere Halbleiter-Freigabeschaltung , die in Pig.25 dargestellt ist, ist mit bipolaren Transistoren ausgeführt und wird hauptsächlich bei Systemen mit bipolaren Transi stören, beispielsweise in TTL-Technik angewendet. Die bipolare Freigabeschaltung, welche im wesentlichen die gleiche Funktion wie die MOS-Preigabeschaltung ausführt, besteht aus η Gruppen von zwei miteinander verbundenen bipolaren Transistoren, wobei η die Gesamtzahl flor Leiter ist, die Signale zu oder von dem Untersystem übertragen, dem die Freigabe schaltung zugeordnet ist. Die von den Kollektoren der bipolaren Transistoren 50, 51 ... 52 jeder Gruppe gebildeten Ausgangsklemmen o..', Og¹ ... ο ' sind mit den verschiedenen Eingängen des zugeordneten Untersystems verbunden, wie es für die Isolation bzw. Freigabe des Untersystems erforderlich ist. Die Kollektoren der Transistoren 50, 51 ... 52 sind über Widerstände 53, 54 .... 55 an die Kollektorspannung Vqq (etwa + 5V für TTt-Technik) gelegt, und die Emitter der Transistoren 50, 51 ... 52 sind über Widerstände 56, 57 ... 58 an Masse gelegt.Die an den Kollektor klemmen ο ^, O₂ ¹ ... ο ' der Transistoren 50, 51 ... 52 abgegebenen A us gangs signale sind durch änderung der Werte der Widerstände 53 und 56, 54 und 57» 55 und 58 usw. entsprechend den Erfordernissen

209835/1T B 7

des zugeordneten Untersystems eingestellt. Die Emitter der Transistoren 59, 60 ... 61 jeder Gruppe stellen Eingangs klemme η I₁' , i₂' ... I_n ¹ für die Verbindung des gemeinsamen Sammelschienensystems mit der Freigabeschaltung dar, so daß elektrische Signale in das zugeordnete Untersystem eingegeben werden, wenn die Transistorschalter der Freigabeschaltung geschlossen werden. Die Kollektoren der Transistoren 59, 60 ... 61 sind mit den Basen der Transistoren 50, 51 ... 52 verbunden, so daß die Transistoren 50, 51 ... 52 geöffnet werden, wenn aera Emittereingang.I₁', i₂' ..· i_n' ^i&e Eingangsspannung zugeführt wird, und die Basen der Transistoren 59, 60 ... 61 an Vorspannung gelegt sind. Die Basen der Transistoren 59, 60 ... 61 sind an den gemeinsamen Leiter 62 angeschlossen, der die Spannung V^_c zu der Freigabeschaltung liefert. Wenn die Kollektorspannung V_cc über einen Draht 63 an den gemeinsamen Leiter 62 angelegt wird, sind die Basen vorgespannt, und das zugehörige Untersystem wird freigegeben. Durch Vertauschen der Eingang3&emmen i und der Ausgangsklemmen ο jeder Gruppe wird die Schaltung in der Freigabeschaltung des Schalters für die Übertragung von Ausgangssignalen' von dem zugeordneten Untersystem zu dem gemeinsamen Sammelschienensystem verwendet. Beispielsweise sind in Fig.26 zwei Schalter 67 und 68 einer bipolare η Freigaoe schaltung dargestellt. Der Schalter 68 ist in gleicher V/eise wie der Schalter von F ig.25 ausgeführt.Somit wird ein von dem gemeinsamen Saramelschienensystem zu einem Untersyetem zu übertragendes Signal an die Eingangsklemme i" angelegt und von der Klemme o" in das Untersystem eingegeben. Dagegen ist der Schalter 67 umgedreht, so daßder von dem zugeordneten Untersyptem zu dem gemeinsamen Sammelschienensystem zu übertragenden Signale an die Klemme o¹ angelegt und von der Klemme i¹ zu dem gemeinsamen Sammelschienensystem übertragen werden.

209835/1 1-6 7

Computer and andere komplexe Systeme auf einer Scheibe.

Bei dem zuvor beschriebenen Direkt zugriff-Speichersystem waren alle auf dem gleichen 1 Quadratzoll-Halbleiterplättchen vorgesehenen 32 Unter syst eine gleich, und sie enthielten über 45 000 Schaltungen. Es ist jedoch offensichtlich, daß auch komplexe Systeme mit vielen verschiedenartigen oder ungleichen Arten von Untersystemen geschaffen werden können. Bei solchen Systemen hat das gemeinsame Sammeischienensystem zwei Punktionen. Erstens dient es als Mittel für die Übertragung von Signalen von der Außenwelt zu den Untersystemen, wozu Steuersignale, Adressensignale, Eingabe- und Ausgabesignale, Vorspannungen usw. gehören können; und zweitens bildet es dort, wo verschiedene Arten von Untersysbemen zur Bildung eines einzigen Systems miteinander zu verbinden sind, ein Mittel zur gegenseitigen Verbindung von Untersystemen einer Art mit Untersystemen einer anderen Art, d.h. zur Schaffung von Intersystemverbindungen zwischen Untersystemen. Dabei kann wieder die jedem Untersystem zugeordnete Freigabeschaltung dazu verwendet werden, das zugehörige Untersystem von dem gemeinsamen Sammelschienensystem zu trennen, so daß jedes einzelne Untersystem oder jede beliebige Gruppe von Untersystemen in isoliertem Zustand geprüft werden kann. Wenn dann alle Unteroysteme oder die erforderliche Anzahl von Untersystemen geprüft worden sind, können die als brauchbar befundenen und für die Vervollständigung des Systems erforderlichen Untersysteme in einem einzigen Schritt mit dem endgültigen System verbunden werden. Es sind genügend Untersysteme jedes Typs doppelt vorhanden, damit das System auch dann vervollständige werden kann, wenn einige Untersysteme bei der Prüfung als unbrauchbar befunden werden.

209835/1 167

Es sei beispielsweise das in Fig.27 dargestellte Computersystem betrachtet. Bei diesem besonderen System sind fünf verschiedene Arten von Untersystemen vorhanden. Zunächst gibt es Direktzugriffspeicher-Untersysteme des Speichers 201, die den zuvor in Verbindung mit dem Direktzugriffspeichersystem beschriebenen ähnlich sind; dann gibt es die Rechen-Unteraysteme des Rechenwerks 202, welche die Rechenfunktionen wie Addition und Subtraktion durchführen; dann gibt es Logik-Untersysteme desLogikwerks 203, die logische Punktionen durchführen, wie "größer als" , "kleiner als¹' oder "vergleichsweise gleich"; dann gibt es Datei-Untersysteme der Datei 204, die Festspeicher sein können und die Aufgabe haben, die Maschinenprogramme für das Steuerwerk 205 zu liefern; und schließlich gibt es Steuer-Untersysteme des Steuerwerks 205, die den Betrieb des Computersystems steuern.

Bei dem Computersystem von Fig.27 ist das gemeinsame Sammeischienensystem in zwei !eile unterteilt (die als zwei ge t re η nt e Sam me Is ch ie η en systeme angesehen werden können), wobei der erste Teil das Eingabe/Ausgabe-Sammelschienensystem 219 und der zweite Teil das Intersystemverbindungs-Sammelsehienensyetem 206 ist. Das Eingabe/ Ausgabe-Sammelsehienensystem 219 überträgt Vorspannungen zu allen Untersystemen des Computersysteoc . Eine weitere Hauptfunktion des Sammelschienensystems 219 besteht darin, Steuercodegruppen unä numerische Daten zu dem Steuerwerk zu übertragen. Ferner dient das Sanmelschienensystem 219 als Mittel zur Übertragung von Signalen aus den Untersystemen nach außen, beispielsweise den den Speicher 201, das Steuerwerk 2 05 und das Rechenwerk 202 bildenden Untersystemen.

209835/1167

Das Untersystemverbindungs-Samraelschienensystem 206 hat eine andere Aufgabe als das Samme!schienensystem 219. Das Sammelschienensystem 2 06 dient als Mittel für die Übertragung von Signalen zwischen den Untersystemen einer Einheit und den Untersystemen einer anderen Einheit. Wenn beispielsweise Steuersignale und numerische Daten zu dem Steuerwerk 205 übertragen worden sind, gibt das Steuerwerk ein Signal über das Sammelschienensystem zu der Datei 204. Die Datei 204 enthält beispielsweise in ihreniesfespeicher-Untersystemen die Programmschritte, die das Steuerwerk 205 durchführt, damit es entsprechend der eingegebenen Codegruppe arbeitet. Die Datei 204 schickt dann einen Programmschritt über das Sammelschienensysta m 206 zu dem "Steuerwerk 205 zurück."Das Steuerwerk 205, das nun einen Programmschritt hat, überträgt ein . Signal entweder zu dem Speicher 201 , damit ein darin enthaltenes Wort adressiert wird, oder zu dem Rechenwerk 202 oder dem Logikwerk 203 zur Durchführung einer Operation. Das Steuersignal wird dann von dem Steuerwerk 205 über das Sammelschienensystem 2 06 übertragen. Wenn ein Wort im Süeicherwerk 201 adressiert ist, wird dieses Wort beispielsweise über das Sammelschienensystem 206 zu dem Rechenwerk 202 übertragen, so daß damit eine Rechenfunktion durchgeführt werden kann; das Ergebnis wird dann von dem Rechenwerk 202 über das Sammelschienensystem 206 übertragen und kann im Speicher 201 gespeichert werden.

Erfindungsgemäß ist das Computer system von Fig. 27 auf einer Halbleiterscheibe integriert. Wie bei dem Direktzugriff-Speichersystem sind genügend Untersysteme jeder Art vorgesehen, daß das System mit einer Ausbeute von im

209835/1167

wesentlichen 100$ seibat dann vervollständigt werden kann, wenn einige der auf der Scheibe gefertigten Untersysteme die gestellten Anforderungen nicht erfüllen. Dabei besteht ebenfalls der Vorteil, daß eine einzige Maske oder Maskengruppe für jede Scheibe bei einer Massenfertigung wiederholt verwendet werden kann.

Unter Bezugnahme auf Fig.28 sei beispielsweise angenommen, daß zur Vervollständigung des Computersystems zwei Untersysteme jedes Typs 207-211 zur Vervollständigung der Einheiten 201-205 erforderlich sind. Jedem der Untersystenne 207-211 ist eine Freigabeschaltung 212-215 zugeordnet, die das betreffende Untersystem von den Samraelschienensystemen 206 und 219 und selbst von allen zwischen Untersystemen öwj gleichen Typs erforderlichen Verbindungen (die nicht zura geraeinsamen Sammelschienensystem gehören) , beispielsweise den Verbindungen 217 zwischen den R e ehe η-Unter ·- systemen 208, vollständig isoliert. Die Freigabeochaltungen 212-216 sind entweder vom MOS-Typ, der in Verbindung mit Fig.6 beschrieben worden ist, oder vom bipolaren Typ, der in Verbindung mit Fig. 25 und 26 beschrieben worden ist, je nachdem, ob das Computersystem ein KOS-System oder ein mit bipolaren Transistoren ausgeführtes System ist. Wenn MOS-Unters^ateme und bipolare Untersysteme auf der gleichen Scheibe integriert sind, können entweder MOS-Frei gäbe scha It ungen oder bipolare Freigabeschaltungen oder auch eine Kombination beider Arten verwandet werden.

Bei der in Fig.28 dargestellten A us führungshorn werden die Untersystecne 207-211 entweder nach dem in Γ ig. 5 dargestellten Prüfverfahren 1 oder nach dem in Fjg.5 dargestellten Prüfverfahren 2 geprüft. Es sei zum Zweck der

209835/1167

- SX. -

Erläuterung angenommen, daß jedes der Untersysteme 207-211 Gruppen von Prüfkontaktflächen hat, so daß diese Untersysteme mit Prüfsonden gemäß dem Verfahren 1 geprüft werden können. Es wird jedes der in den Einheiten 201-205 enthaltenen vier Untersysteme jedes Typs 207-211 geprüft. Da nur zwei Unter systeme jedes Typs 207-211 zur Vervollständigung des Computersystems benötigt werden, brauchen nur zwei der vier verfügbaren Untersysteme jeder Einheit 201-205 die gestellten Anforderungen zu erfüllen, damit das Computersystem mit einer Ausbeute von 100$ gefertigt werden kann. Wenn angenommen wird,daß,venigstens zwei Untersysteme jeder Einheit 201-205 als brauchbar befunden werden, werden die Preigabeschaltungen 212-216, die zwei guten Untersystemen in jeder Einheit 201-205 zugeordnet sind, durch eine selektive Verbindung, beispielsweise einen einzigen, getrennt bondierten Draht so erregt, daß sie das zugehörige Untersystem zur Vervollständigung des Computersystems anschliessen.

In Pig.29 ist ein Computersystem dargestellt, bei dem eine verhältnismäßig große Anzahl von Speicher-Untersystemen 207, Rechen-Unter systeme η 208, Logik-Unter systemen 209, Datei-Untersystemen 210 und Steuer-Unter systemen 211 auf einer einzigen Scheibe 218 gefertigt sind. In der zuvor in Verbindung mit Fig. 28 beschriebenen Weise sind diese Untersysteme mit gemeinsamen Saramelschienensjstemen 206 , 219 verbunden. Bei dieser Ausführungsform gibt es annähernd doppelt so viele Untersysteme 207-211 als zur Vervollständigung des Systems benötigt werden.

Patentansprüche

209835/116?

Claims (1)

1. Patentans prüche

   y Elektronisches System mit einer großen Anzahl von HaIbleiter-Untersysteraen, die auf einem einzigen Halbleitersubstrat hergestellt und zur Bildung eines Speichers, eines speicherprogrammierten Computers oder eines anderen Systems mit einer großen Anzahl von Punktionen untereinander verbunden sind, gekennzeichnet durch eine Gruppe von Freigabeschaltungen zum selektiven Verbinden jeweils eines der Untersysteme mit einer Gruppe von Leitern.

   2. Elektronisches System nach Anspruch 1, gekennzeichnet durch Schaltungen, welche die Freigäbeschaltungen für das selektive Verbinden der Untersysteme mit der Leitergruppe selektiv betätigen.

   3_# Elektronisches System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jedes Untersystem aus mehreren verschiedenen Schaltungen zur Durchführung mehrerer Signalfunktionen besteht.

   4_# Elektronisches System nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Untersysteme und die Leitergruppe so auf dem Substrat angeordnet sind, daß jedes Untereystem Zugang zu der Leitergruppe hat.

   5_# Elektronisches System nach einem der Ansprüche 1 bis 4-, dadurch gekennzeichnet, daß jede der Freigabeschaltungen aus einer Anzahl von elektronischen Schaltern besteht, die so miteinander gekoppelt sind, daß sie das zugeordnete Untersystem gleichzeitig mit mehreren Leitern verbinden.

   209835/1 167

   6. Elektronisches System nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die jeweils mit den Untersystemen und selektiv mit den Leitern verbundenen Freigabe schaltungen eine Prüfung der Untersysteme zur Feststellung eines vorbestimmten Zustandes ermöglichen, daß Einrichtungen zur selektiven Betätigung derjenigen Freigabeschaltungen vorgesehen sind, die jeweils mit einem Untersystem verbunden sind, in dem der vor bestimmte Zustand vorhanden ist, wodurch die gewählten Untersysteme, die den vorbestimmten Zustand aufweisen, zur Bildung des elektronischen Systems selektiv mit den Leitern verbunden werden.

   7. Elektronisches System nach Anspruch 6, gekennzeichnet durch eine Schaltung zur vorübergehenden Betätigung der mit einem Untersystem verbundenen Freigabeschaltung während der Prüfung des Untersystems.

   8. Elektronisches System nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß eine zweite Leitergruppe auf dem Substrat angeordnet und selektiv mit einer zweiten Gruppe von Untersystemen verbunden ist, die zusätzlich zu der auf dem Halbleitersubstrat angeordneten ersten Gruppe von Untersystemen angeordnet ist, daß ein Überkreuzungsleiter auf dem Substrat so angeordnet ist, daß er von der ersten Leitergruppe zu der zweiten Leitergruppe verläuft, und daß Schaltungen vorgesehen sind, mit denen der Überkreuzungsleiter mit der ersten Leitergruppe derart selektiv verbunden werden kann, daß ein mit einem Untersystem der ersten Gruppe verbindbarer Leiter auch in Bezug auf die zweite Leitergruppe so angeordnet ist, daß das eine Untersystem als Untersystem der zweiten Gruppe erscheint.

   209835/1167

   9. Elektronisches System nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß jede Freigabeschaltung eine automatische MOS-Erdungs schaltung enthält, die aus einem ersten Isolierschicht-Feldeffekttransistor-Schalter, einer Schaltung zur Erregung des ersten Schalters, einer weiteren Schaltung zur Erdung des ersten Schalters und einem zweiten Isolierschicht-Feldeffekttransistor-Schalter besteht, daß der zweite Schalter mit dem ersten Schalter so verbunden isT, daß der zweite Schalter erregt wird, wenn der erste Schalter geerdet wird, während der zweite Schalter entregt wird, wenn der erste Schalter erregt wird, und daß der zweite Schalter zur Übertragung eines Spannungssignals dient, wenn der erste Schalter erregt ist, und zur Übertragung eines Massesignals, wenn der erste Schalter geerdet ist.

   10. Elektronisches System nach Anspruch 9, dadurch gekennzeichnet, daß eine Gruppe von Isolierschicht-Feldeffekttransistor-Schaltern miteinander und mit dem zweiten Schalter so verbunden sind, daß die Schaltergruppe gleichzeitig erregt wird, wenn der erste Schalter erregt wird.

   11. Elektronisches System nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Feld cffekttra ns ist or-Schalter eine Vorspannungsklemme und eine Bezugsspannungsklemme aufweist, daß ein durch einen Feldeffekttransistor mit Kurzschluß zwischen Steuerelektrode und Abfluß gebildeter veränderlicher Widerstand zwischen der Vorspannungsklemme und der Bezugsspannungsklerame angeschlossen ist, daß zwischen der Vorspannungsklemme und der Bezugsspannungsklemme ein Feldeffekttransistor so angeschlossen ist, daß er den Ausgang des Schaltkreises bildet, und daß eine Schaltung den veränderlichen Widerstand wahlweise zwischen der

   209835/1 187

   Vorspannung und der Bezugs spannung für die selektive Erregung des Feldeffekttransistors anschließt.

   12. Elektronisches System nach Anspruch 11, gekennzeichnet durch einen ersten Feldeffekttransistor mit Kurzschluß zwischen Steuerelektrode und Abfluß, dessen Quelle an Masse liegt und der einen Widerstand bildet, einen zweiten Feldeffekttransistor, dessen Steuerelektrode an die Vorspannungsklemme und an den ersten Feldeffekttransistor angeschlossen ist, einen dritten Feldeffekttransistor, dessen Ausgang als Ausgang des Schaltkreises dient, dessen Steuerelektrode mit dem Ausgang des den veränderlichen Widerstand bildenden Feldeffekttransistors verbunden ist, und dessen Abfluß an eine weitere Spannungsklemme angeschlossen ist, und durch eine Schaltung zur Trennung der Verbindung zwischen der Steuerelektrode des dritten Feldeffekttransistors und der Vorspannungsklemme zum Umschalten des Ausgangs des Schaltkreises.

   13. Elektronisches System nach Anspruch 12, gekennzeichnet durch einen vierten und einen fünften Feldeffekttransistor mit Kurzschluß zwischen Steuerelektrode und Abfluß, die als Lastwiderstände und als Abflußanschlüsse für den zweiten bzw. für den dritten Feldeffekttransistor geschaltet sind.

   14. Elektronisches System nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Quellen de3 ersten, des zweiten und des dritten Feldeffekttransistors an Masse liegen.

   15. Verfahren zum Herstellen des elektronischen System nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß eine Anzahl von im Abstand voneinander liegenden integrierten Haibleiter-Untersystemen an gewählten Stellen

   209835/1 167

   eines Trägersubstrats gefertigt wird, daß eine Anzahl von im Abstand voneinander liegenden Leitern an gewählten Stellen der Trägerstruktur gefertigt werden, daß eine Atizahl von Frei gäbe schaltungen gebildet wird, die jeweils eines der Untersysteme selektiv mit den Leitern verbinden, daß jedes Untersystem zur Feststellung eines vorbestimmten Zustands geprüft wird, und daß die Freigabeschaltungen, die jeweils mit einem Untersystem verbunden sind, in dem der vorbestimmte Zustand vorhanden ist, wahlweise derart betätigt werden, daß gewählte Untersysteme, die den vorbestimmten Zustand haben, zur Bildung des elektronischen Systems selektiv mit den Leitern verbunden werden, während die nicht aktivierten überflüssigen Untersysteme auf dem Träger verbleiben.

   .16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die mit einem Untersystem verbundene Freigabeschaltung während der Prüfung des Untersystems vorübergehend betätigt wird.

   17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß elektrische Prüfsignale selektiv an die Leiter derart angelegt werden, daß die Prüfsignale über die betätigte Frei gäbeschaltung zu dem in der Prüfung befindlichen Untersystem übertragen werden.

   18. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die gewählten Untersysteme auf dem Substrat durch Erregung der Freigabeschaltungen gleichzeitig aktiviert werden.

   19. Verfahren zum Herstellen eines elektronischen Systems nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß eine Anzahl von im Abstand voneinander liegenden

   209835/1167

   integrierten Halbleiter-Untersystemen an gewählten Stellen eines Trägersubstrats gefertigt wird, daß eine Anzahl von im Abstand voneinander liegenden Leitern an gewählten Stellen des Trägersubstrats gefertigt wird, daß eine Anzahl von Freigabeschaltungen gebildet wird, die jeweils eines der Untersysteme selektiv mit den Leitern verbinden, daß die Freigabesehaltung von wenigstens einem der Untersysteme betätigt wird, d?.ß dieses Unter system zur Feststellung eines vorbestimmten Zuatands geprüft wird, und daß die mit diesem Untersystem verbundene Freigabeschaltung entregt wird, wenn der vorbestimmte Zustand nicht vorhanden ist, so daß gewählte Untersysteme, welche den vorbestimmten Zustand haben, mit den Leitern zur Bildung des elektronischen Systems.selektiv verbunden bleiben, während die nicht aktivierten Untersysterae mit ihren zugehörigen· Freigabeschaltungen in einem inaktiven Zustand auf aera Träger bleiben.

   20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die mit dem Untersystem verbundene Frei gabeschaltung mit einem Vorspannungsleiter dadurch verbunden wird, daß ein Leiter einerseits mit der Freigabeschaltung und andrerseits mit dem Vorspannungsleiter verbunden wird, und daß die Treigabeschaltung dadurch abgetrennt wird, daß der Leiter zwischen der Freigabeschaltung und dem Vorspannungsleiter durchgeschnitten werden.

   21, Verfahren nach einem der Ansprüche 15 bis ?O, dadurch gekennzeichnet, daß das eine Untersystem durch ein anderes Untersystem der Untersystemgruppe ersetzt wird, wenn der vorbestimmfce Zustand in dem einen Untersystem nicht vorhanden ist, und daß die Gruppe von Untersystemen, in denen der vorbestimmte Zustand vorhanden ist, zur Bildung des elektronischen Systems selektiv mit den Leitern verbunden bleibt.

   209835/1167

   22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß der Ersatz eines Untersystems durch ein anderes Untersystem der Untersystemgruppe bei Fehlen des vorbestimmten Zustands dadurch erfolgt, daß die mit einem anderen Untersystem verbundene Freigabeschaltung zur Verbindung des anderen Untersystems mit den Leitern aktiviert wird, daß das andere Untersystem zur Bestimmung des vorbestimmten Zustande geprüft wird, und daß dann,, wenn der vorbestimmte Zustand nicht vorhanden ist, die mit dem anderen Untersystem verbundene Freigabe schaltung ent regt wird, und das andere Untersystem durch weitere Untersysteme der Untersysteragruppe ersetzt wird, bis ein Untersystew gefunden wird, in dem der vorbestimmte Zustand vorhanden ist.

   209835/1167