DE2159685C3

DE2159685C3 - Verfahren zum Herstellen einer Halbleiteranordnung mit mehreren bipolaren Transistoren oder anderen wenigstens einen PN-Übergang aufweisenden Halbleiterbauelementen

Info

Publication number: DE2159685C3
Application number: DE2159685A
Authority: DE
Inventors: Hisayuki Kodaira Higuchi; Michiyoshi Kokobunji Maki
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1970-12-04
Filing date: 1971-12-01
Publication date: 1980-04-10
Also published as: DE2159685B2; JPS5013153B1; DE2159685A1; US3846167A

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiteranordnung mit mehreren bipolaren Transistoren oder anderen wenigsieni einen PN-Übergang aufweisenden Halbleiterbauelementen in einem Plättchen, bei dem die Transistoren oder anderen Halbleiterbauelemente mit ungenügenden Eigenschaften durch elektrolytische Gleichstrombehandlung ausgesondert und nur diejenigen mit ausreichenden Eigenschaften zu einer Schaltung verbunden w erden.

Ungenügende elektrische Eigenschaften eines bipolaren Transistors sind in vielen Fällen der unzureichenden Isolation zwischen Kollektor- und Emitterzone zuzuschreiben. Mit anderen Worten ist es. um die Hochfrequenzeigenschaften von Bipolartransistoren zu verbessern, erforderlich, die Basisdicke möglichst gering zu halten. Die Verkleinerung der Basisdicke in höchstem J5 Grade verringert das Verhalten jedoch weiter, so daß oft ein Kurzschluß zwischen Kollektor- und Emitterzone auf Grund von Gitterfehlern auftritt, die in der Siliziumeinkristallunterlage vorliegen. Auch wenn kein Kurzschluß zwischen dem Kollektor und dem Emitter auftritt, ereignet es sich manchmal, daß die PN-Übergänge zwischen Kollektor- und Basiszone sowie zwischen der Basis und Emitterzone auf Grund der Gitterfehler keine genügend hohe Rückwarisdurchbruchspannung besitzen.

Dieser Nachteil läßt sich durch Ve-wendung einer Siliztumkristallunterlage beseitigen, die völlig von Gitterfehlern frei ist. Beim gegenwärtigen Stand der technologischen Umwicklung ist es jedoch fast unmöglich, eine Siliziumeinkristallunterlage zu erhalten, die völlig frei von solchen Gitterfehlern ist. Auch läßt sich in der nahen Zukunft die Verfügbarkeit solcher Unterlagen kaum erwarten.

Es ist daher wesentlich, ein Verfahren nim Herstellen von BipolartransiMorin bereitzustellen, die überlegene elektrische Eigenschaften ohne Rücksicht auf einige Gitterfehler aufweisen, um integrierte Schaltungen oder im Großmaßstab integrierte Schaltungen in Halbleiterplättchen mit Bipolartransistoren /u erhalten.

Hierzu wurde bereits ein Weg angegeben, der Aussortierverfahren genannt werden kann, bei dem die elektrischen Eigenschaften jedes einzelnen einer Vielzahl von ίη einem Plättchen gebildeten Transistoren gemessen werden und man nur solche Transistoren mit genügenden Eigenschaften auswählt und Untereinander Verbindet (ETZ-A, Bd 59, 1968, Heft 19/20, is. 569 bis 575).

Dieses Verfahren, das aus dem Messen der Eigenschaften aller Transistoren einer großen Anzahl von Transistoren besteht, um Verdrahtungsfotomasken verschiedener Muster für verschiedene Plättchen zwecks Herstellung der Verbindungen von nur qualifizierten Transistoren herzustellen, erfordert einen großen Zeit- und Arbeitsauswand und wird sich daher nicht leicht industriell anwenden lassen.

Dies gilt auch für solche Bauelemente wie Dioden und Widerstände, und sehr komplizierte Verfahren sind erforderlich, wenn leistungsmäßig ungenügende Bauelemente von einer Mehrzahl von Dioden und Widerstände zu sondern sind, die in einem einzelnen Plättchen erzeugt sind, um nur die qualifizierten Bauelemente untereinander zu verbinden, was einen bedeutenden Hemmschuh für die erfolgreiche Herstellung von integrierten und im Großmaßstab integrierten Schaltungen darstellt

Außerdem ist ein Verfahren zum Prüfen der Durchbruchsspannung eines durch eine elektrisch isolierende Schicht längs seines Austritts an die Oberfläche des Halbleiterkörpers g^chützten PN-Überganges eines Halbleiterkörpers beki-.mt (DE-PS 12 71 842), bei dem der Halbleiterkörper in einen ihn oxydierenden Elektrolyten getaucht wird und zwischen der n- oder p-leitenden Zone des Halbleiterkörpers und einer in ,'en Elektrolyten tauchenden Elektrode eine über der geforderten Durchbruchsspannung liegende Sperrspannung solcher Größe angelegt wird, daß auf der Halbleiteroberfläche nur dann eme Oxydschicht entsteht, wenn die tatsächliche Durchbruchsspannung des PN-Überganges kleiner als die für ihn geforderte Durchbruchsspannung ist. Da die elektrolytische Oxydation eine relativ hohe Mindestspannung erfordert, ist die Sperrspannung bei der elektrolytischen Behandlung nach unten hin nicht fre· wählbar, so daß das Prüfverfahren beispielsweise im Fall einer geforderten Durchbruchsspannung von 5 bis IO V nicht einwandfrei funktioniert oder auch an einer n- oder p-leitenden Zone eines brauchbaren PN-Überganges eine Oxydsch-ieht entstehen läßt.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfanren der eingangs genannten Art so auszugestalten, daß sich die Transistoren oder anderen Halbleiterbauelemente mit ungenügenden Eigenschaften einwandfrei auch dann aussondern lassen, wenn die geforderten Durchbruchsspannungen beispielsweise nur 5 bis 10 V betragen.

Der Grundgedanke zur Lösung dieser Aufgabe besteht darin, daß ein elektrolytisches Ätzverfahren zur Anwendung kommt, das ausgenutzt wird, um elektrisch Transistoren. Dioden und Widerstände mit unterlegenen Eigenschaften abzutrennen und dann nur die Bauelemente mit überlegenen Eigenschaften untereinander 1.1 verbinden.

Frfindungsgemäß werden die im kennzeichnenden Teil des Paientansp.uchs I angeführten Verfahrensmaßnahmen a) bis d) durchgeführt.

Die Anwendung dieser Maßnahmen bringt gegenüber dem bekannten Verfahren mit Aussonderung der unzureichenden Bauelemente auf Basis von Einzelmessungen eine große Vereinfachung und steigert die Gesamtaüsbeüte,

Hinsichtlich der Verbindung der brauchbaren Bauelemente, der sogenannten Verdrahtung ist noch zu erwähnen, daß es unabhängig von Aussonderungsvor^ gangen unbrauchbarer Bauelemente bekannt ist (britische Patentschrift 12 (JO 656), eine Verdrahtung in mehreren Ebenen so vorzunehmen, daß in einer die

Halbleiterunterlage bedeckenden, ζ. B. aus Siliziumoxid oder -nitrid bestehenden Schutzschicht zunächst Löcher bis zu den Halbleiterzonen ausgebildet werden, man dann die freigelegten Stellen gegebenenfalls nach Aufbringen eines dünnen Aluminiürrifilffis durch nacheinander aufgebrachte Molybdän- und Goldfilme untereinander verbindet, diesen Doppelmetallfilm durch Ätzen auf das gewünschte Verdrahtungsmuster reduziert, anschließend auf dem verbliebenen Goidfilm einen Vanadiumfilm abscheidet und durch Photomaskeiv und Ätztechnik auf das gewünschte Muster reduziert, weiter das Ganze in einer Sauerstoffatmosphäre auf etwa 450⁰C zur Umwandlung des Vanadins in eine isolierende Vanadinoxidschicht erhitzt, hierauf und auf der ersten Schutzschicht eine weitere Isolierschicht, z. B. aus Siliziumnitrid, Aluminiumoxid oder Tantaloxid abscheidet und schließlich durch selektives Ätzen gewünschte Teile des Goldfilms freilegt, wonach in ähnlicher Weise eine Verdrahtung in ciiier ^weiieri oder folgenden Ebene vorgenommen wird.

Die Erfindung und ihre Vorteile werden an Hand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert, wobei im folgenden die verschiedenen Transistorzonen kurz als Emitter, Basis. Kollektor bezeichnet sind; darin zeigt

Fig. la bis Id Teilschnitte zur Erläuterung eines ersten Ausführungsbeispiels,

Fig.2a bis 2d Teilschnitte zur Erläuterung eines zweiten Ausführungsbeispiels.

Fig. 3 einen Teilschnitt zur Erläuterung eines Ausführungsbeispiels in Anwendung auf eine integrierte Schaltung oder eine solche Schaltung von großem Maßstab; und

Fig.4 einen Teilschnitt zur Erläuterung der Erfindung in Anwendung auf einen Widerstand.

Beispiel 1

Ein Teil eines Querschnitts eines Plättchens, in dem Bipolartransistoren nach einem üblichen Planarverfahren erzeugt sind, ist in Fig. la dargestellt. In dieser Figur bezeichnet die Bezugsziffer 1 einen (qualifizierten) Transistor mit ausreichenden Eigenschaften mit einem Kollektor 3, einer Basis 4 und einem Emitter 5. Die Bezugsziffer 2 bezeichnet einen (disqualifizierten) Transistor mit ungenügenden elektrischen Eigenschaften, in dem der Kollektor 3 mit einem Emitter 5' über einen kurzgeschlossenen Teil 7 in einer Basis 4' kurzgeschlossen ist. Eine Isolierschicht 6 aus S1O2 ist auf dem Plättchen mit den Transistoren 1 und 2 niedergeschlagen. Löcher 8 und 8' für Emitterelektroden sind in der isolierschicht 6 nach einem bekannten Verfahren ausgebildet.

Gemäß Fig. Ib werden Aluminiumschichten 9 und 9' von etwa 6000 A Dicke auf den Löchern 8 und 8' der Isolierschicht 6 niedergeschlagen. Das Material, das auf den Löchern 8 und 8' niedergeschlagen wird, ist nicht auf Aluminium beschränkt, sondern kann auch aus so guten Leitern wie Nickel, Chrom oder Kupfer bestehen, die ein elektrolytisches Ätzen zulassen. Die Aluminiumschichten 9 und 9' werden nach einem üblichen Fotoätzverfahren derart ausgebildet, daß sich jede der Schichten über die Isolierschicht 6 so weit erstreckt, daß ihre Fläche größer als nur die der Löcher 8 bzw. 8' ist Die Fotoätzlösung besteht zu 15 bzw. 1 bzw. 3 bzw. 1 Volumenteilen aus Phosphorsäure, Salpetersäure, Eisessigsäure und Wasser.

Die Halbleiteranordnungseinheit des vorstehend beschriebenen Aufbaus wird in eine Elektrolytlösung eingetaucht, und im Fall eines NPN-Transistors wird eine Gleichspannung, die gleich der oder geringer als die berechnete (Nenn-)Sperrdurchbruchsspannung der PN-Übergänge zwischen dem Kollektor 3 und der Basis 4 bzw. 4' ist, zwischen dem Kollektor 3 und einer Elektrode in der Elektrolytlösung angelegt Da der Transistor 1 ein qualifizierter Transistor ist, fließt in diesem kein Strom, und daher wird die Aluminium· schicht 9 in keiner Weise durch die angelegte Spannung angegriffen. Es fließt jedoch ein Strom im Transistor 2, dessen Kollektor 3 und Emitter 5' bei 7 kurzgeschlossen sind, so daß die Aluminiuimchicht 9' zu dem in F i g. Ic dargestellten Zustand weggeätzt wird.

Obwohl sich die vorstehend beschriebene Bchandlung auf den NPN-Transistor bezieht, ist sie auch auf einen PNP-Transistor anwendbar, wenn die angelegte Spannung gleich der oder geringer als die berechnete Sperrdurchbruchsspannung zwischen seinem Emitter und seiner Basis gemacht wird.

Zum Beispiel werden der Kollektor des NPN-Transistors. der auf einem positiven Potential gehalten wird, und eine Platinelektrode, die auf einem negativen Potential gehalten wird, voneinander getrennt und in eine 3°/oige Kaliumhydroxyd(KOH)· Lösung einge-

taucht, um ein elektrolytisches Ätzen für etwa 20 Sekunden bei einer Spannung von 3 V durchzuführen.

Dabei wird die Aluminiumschicht 9' mit einer Geschwindigkeit von 500 A/sec oder mehr weggeätzt.
Auch wenn die angelegte Spannung fast gleich der

berechneten Sperrdurchbruchsspannung des PN-Übergangs ist, werden solche Transistoren mit niedrigerer Durchbruchsspannung ihrer Übergänge abgetrennt. Mit anderen Worten lassen sich auch durch Niederschlagen einer Aluminiumschicht auf der Oberfläche der Basis des NPN-Transistors zu niedrige Durchbruchsspannungen zwischen der Basis und dem Kollektor erfassen.

Die Aluminiumschicht auf der Basis kann entweder unabhängig von oder mit der Aluminiumschicht auf dem Emitter verbunden sein.

Nach Abschluß des elektrolytischen Ätzens werden Aluminiumschichten 10 und 10' gewünschter Form für Verdrahtuneszwecke nach einem bekannten Verfahren niedergeschlagen.

An dem qualifizierten Transistor 1. dessen Alumini-

<5 umschicht 9 ungeätzt bleibt, wird die Verdrahtung 10 über die Aluminiumschicht 9 mit dem Emitter 5 verbunden. An dem disqualifizierten Transistor 2 erhält dagegen die Verdrahtung 10' keine Verbindung mit dem Emitter 5', da die Aluminiumschicht 9' durch das elektrolytische Ätzen entfernt wurde.

In dieser Weise macht das Niederschlagen einer Verdrahtungsmetallschicht nach dem elektrolytischen Ätzen eine elektrische Abtrennung ungenügender Transistoren und die Verbindung von nur qualifizierten Transistoren möglich, ohne daß die Eigenschaften der einzelnen Transistoren gemessen werden, was ein bedeutender zeitlicher und arbeitsmäßiger Fortschritt

Im Fall eine NPN-Transistors, bei dem kein Aluminiumfilm auf seiner Basis niedergeschlagen ist, oder im Fall eines PNP-Transistors werden die Basis und der Kollektor sowohl für qualifizierte als auch für disqualifizierte Transistoren verdrahtet, und daher wird im Betrieb die Spannung auch an die Basen und Kollektoren von disqualifizierten Transistoren angelegt Die Herstelischritte sind jedoch nicht ungünstig beeinflußt da die Emitter von disqualifizierten Transistoren durch das elektrolytische Ätzen abgetrennt

wurden.

Im Fall von ungenügender Isolierung zwischen der Basis und dem Kollektor des NPN^Tfansistors läßt sich die Melnllelektrode auf seiner Basis durch elektrolytisches Atzen wie im Fall des Emitters entfernen. Daher % ist es möglichj elektrisch nicht nur den Emiller, sondern auch dls Basis für den NPN*Transislof abzutrennen.

Beispiel 2

Fig.2a zeigt die Haibleileranordnung in dem Zustand, wo die Aluminiumschicht von der Oberfläche des Emitters 5' des Transistors 2 mit ungenügenden Eigenschaften nach dem durch die Fig. la bis Ic erläuterten Verfahren entfernt ist.

Was den nächsten Verfahrensschritt betrifft, so wird die Einheit in eine wäßrige Lösung mit 1% Weinsäure und 3% Ammoniumtartrat eingetaucht, und eine über dem spezifizierten Maximalsperrdurchbruchsniveau des Transistors liegende Spannung wird /ur Oxydation seiner Emitterelektrode 9 angelegt. Falls die angelegte Spannung zur Oxydation der Emitterelektrode größer als das berechnete (Nenn-)Sperrdurchbruchsspannungshiveau des Transistors ist. fließt ein Gegenstrom auch in qualifizierten Transistoren. Als Ergebnis werden das SiO₂11 bzw. das Al₂O₁12. wie in F i g. 2b dargestellt ist. auf der freiliegenden Oberfläche des Emitters 5' des disqualifizierten Transistors 2 bzw. auf der Oberfläche der Aluminiumschicht 9 gebildet, die auf dem Emitter 5 des qualifizierten Transistors 1 niedergeschlagen ist. Beisnielswcise haben, wenn eine Spannung von 50 V für etwa 20 Minuten zwecks Oxydation der positiven Elektrode angelegt wird, die auf dem Emitter 5' bzw. der Aluminiumschicht 9 erzeugten SiO₂- bzw. AljOj-Schichten Dicken von etwa 500 bzw. 700 A.

Nach der Oxydation der Emitterelektrode wird die Einheit in eine Mischlösung mit 10 g Chromtrioxyd. 15 ml Phosphorsäure und 500 ml Wasser eingetaucht, wodurch, während die SiO₂-Schicht i 1 nicht angegriffen wird, die AI₂O3-Schicht 12 aufgelöst und damit die Aluminiumschicht 9 freigelegt wird. Chromsäure kann an Stelle des Chromtrioxyds verwendet werden. Der Al f\ C:l.~. ...;-^I U_n; n\—nr ÄKUrnnntlamnarqliir unn

etwa 90⁰C mit der Geschwindigkeit von 90 A je Minute aufgelöst. Unter diesen Bedingungen wird die Aluminiumschicht 9 nur sehr wenig angegriffen, so daß sich daraus keine Probleme ergeben.

Die Metallverdrahtung 13,13' wird anschließend nach einem bekannten Verfahren niedergeschlagen. So wird der Emitter 5 des qualifizierten Transistors 1 mit der Metallverdrahtung 13 durch die Aluminiumschicht 9 entsprechend Fig.2c verbunden, jedoch wird der Emitter 5' des disqualifizierten Transistors 2 nicht mit der Metallverdrahtung 13' verbunden, so daß ein selektiver Anschluß nur des Emitters des qualifizierten Transistors ermöglicht wird.

Falls heiße Phosphorsäure von 180° C als Ätzlösung für den obigen Zweck verwendet wird, wird die Aluminiumschicht 9 zusammen mit der AIÄ-Schicht 12 aufgelöst. Das Ergebnis ist die Bildung der Verdrahtung 13 in direktem Anschluß an den Emitter 5 bei geringem Höhenunterschied entsprechend F i g. 2d.

Die in dieser Weise gebildete integrierte Schaltung hat derart überlegene Eigenschaften, daß die Nähe zwischen den Emittern in einer stark integrierten Schaltungsanordnung, die sonst Anlaß zu Leckströmen geben würde, die Halbleiteranordnung auf Grund der Tatsache nicht beeinträchtigt, daß die Oberfläche des Emitters 5' des disaualifizierten Transistors 2 durch das SiO₂Il isoliert ist.

Durch Halten der angelegten Spannung zur Oxydation der Emitterelektrode auf der oder unter der berechneten Sperrdufchbruchsspanhung der Bauelemente ergibt sich ein Stromflüß nur in disqualifizierten Bauelementen* Als Ergebnis wird eine Oxydschicht durch die Oxydation der positiven Elektrode nur in Form der SiO₂-Schicht 11 erzeugt, und es bildet sich keine A^Oj-Schichl 12. Hierdurch vermeidet man die Notwendigkeit irgendeines besonderen Verfahrens zur Entfernung des AI2O3 und trägt zur Vereinfachung des Herstellverfahrens bei.

Beispiel 3

Ein weiteres Ausführungsbeispiel der Erfindung in Anwendung auf die integrierte Schaltung oder die integrierte Schaltung großen Maßslabs ist in Fig.3 erläutert. In dieser Figur bezeichnet die Bezugsziffer 14 eine p-isi-ünteriage, die Bezugszifier i5 eine n-Epiiaxialschicht. die auf der Unterlage 14 aufgewachsen ist und als Kollektor verwendet wird. Die Bezugsziffer 16 bezeichnet eine vergrabene η+ -Zone, die Bezugsziffer 17 eine ρ ♦-Isolationszone, die Bezugsziffer 18 eine p-Basiszone. die Bezugsziffer 19 eine η-Emitterzone, die Beziugsziffer 20 eine SiOi-Schicht, die Bezugsziffer 21 eine Aluminiumschicht und die Bezugsziffer 22 eine Metallverdrahtung.

Beim Herstellen einer integrierten Schaltung oder einer integrierten Schaltung großen Maßstabs wird eine hochleitende Metallschicht 23, ζ. B. Kupfer, eng an der Unterlage 14 angebracht, so daß das positive Potential über den PN-Übergang an die Metallschicht 21 angelegt wird, die als Elektrode zur Durchführung des elektrolytischen Ätzens wie im Beispiel 1 und im Beispiel 2 verwendet wird. Wenn der Kollektor 15 und der Emitter 19 kurzgeschlossen sind, wird die Aluminiumschicht 21 durch das Ätzen entfernt. Andererseits bleibt, wenn sie nicht kurzgeschlossen werden, die Aluminiumschicht 21 stehen, was die Anschlußverbindung mittels der Metallverdrahtung 22 gestattet. Es ist wohl nicht nötig zu sagen, daß der Integrationsgrad durch Oxydation pntcnrprhpnri Rpknipl ? im Anschluß an das elektrolvtische Ätzen verbessert wird.

Wie sich der vorstehenden Beschreibung entnehmen läßt, erleichtert das Verfahren gemäß der Erfindung den genauen Anschluß von qualifizierten Transistoren und die Aussonderung der anderen Transistoren mit ungenügenden elektrischen Eigenschaften, wozu bisher ein großer Aufwand an Zeit und Arbeit benötigt wurde.

Wenn eine Mehrzahl von Transistoren mit einer geringen Flacher nach diesen Verfahren erzeugt wird, werden davon die Transistoren, die unzureichende Eigenschaften aufweisen, elektrisch ausgesondert, während die qualifizierten automatisch verdrahtet werden, woraus folgt, daß ein einzelner Transistor großer Kapazität aus den ausgewählten qualifizierten Transistorelementen erhalten wird.

Wenn z. B. jeder zu einer integrierten Schaltung gehörende Transistor so gemacht wird, daß er aus einer Mehrzahl von kleineren Transistorelementen besteht, führt die Verbindung der kleinen Transistorelemente stets zur erfolgreichen Bildung jedes Transistors, der zu der integrierten Schaltung gehört, wodurch der Wirkungsgrad der integrierten Schaltung merklich verbessert wird, soweit alle diese ausgesuchten kleinen Transistorelemente nicht unter den Standardwerten liegen.

Der Ausschluß von disqualifizierten Transistoren und

4er Anschluß von nur qualifizierten Transistoren ermöglicht die Ausnutzung einer größeren Fläche, was dazu zu führen scheint, den Integrationsgrad zu Verringern. Eine solche Verringerung tritt jedoch nicht Wf₁ wie sich aus dem im folgenden erläuterten Beispiel ergibt.

In diesem Zusammenhang bezieht sich die Erläutefting auf einen Pail, in dem die Basis· und Emitterzonen eines Leistungstiansistors durch Kombinationen einer Mehrzahl von kleinen Zonen gebildet werden.

Die physikalischen Abmessungen eines Piättchens des Leistungsiransisiors hängen von seinen Abstrahlungseigenschaften ab. Für den 80-Watt-Transistor z. B. werden der maximal berechnete (Nenn-)Slrom von 7 A für den Kollektor und die Plättchenabmessungen von 5 · 5 mm verwendet. Da ein Transistor mit der Basisfläche von 50 · 30 μιτι einen Kollektorstrom bis zu 20 mA zuläßt, sieht man, daß der Leistungstransislor, der die vorstehenden Einzelheiten erfüllt, durch Kombination von J50 kleinen i ransistoren hergestellt werden kann.

Bei der Annahme, daß eine Vielzahl von Transistoren mit der Basisfläche von 50 · 30 μηι an Stellen von 60 und 40 μηι längs bzw. quer auseinander erzeugt werden, folgt, daß nahezu 10⁴ Transistoren auf einem Plättchen von 5 ■ 5 mm unterzubringen sind, was zeigt, daß keine Verringerung des Integrationsgrades vorliegt.

Die vorliegende Erfindung hat dagegen den Vorteil eines merklich verbesserten Wirkungsgrades der integrierten Schaltungen und integrierten Schallungen großen Maßstabs im Vergleich mit denen, die nach bekannten Verfahren hergestellt wurden.

Nach einem bekannten Verfahren ist z. B. die Ausbeute nur 70% bei der Herstellung von üblichen integrierten Schaltungen mit 50 Transistoren, wobei das Verhältnis, in dem qualifizierte Transistoren zur Gesamtzahl vorliegen, als 98% gerechnet ist.

Falls der Emitter jedes Transistors in vier Emitierteile geteilt wird, so daß die Eigenschaften des Transistors nicht unter die verlangten Eigenschaften fallen, es sei denn, daß mehr als drei Emitterteile disqualifiziert werden, sind 99,5% der geteilten Emitter qualifiziert.

vier Teile mit einer gemeinsamen Basis. Jedoch wird der gleiche Vorteil auch durch Teilen der Basis in vier Teile erhalten.

Wegen der Teilung in vier Teile ist die Wahrscheinlichkeit eines gegebenen Transistors, qualifiziert zu sein,

(0.995^ +4 · (0,995)3 . (0,005) = 0.99985.

Aus dieser Zahl ergibt sich, daß der Anteil disqualifizierter Transistoren im Vergleich zur Zahl sämtlicher erzeugter Transistoren von 2% bei dem bekannten Herstellungsverfahren um 2 Größenordnungen auf 0,015% gemäß der Erfindung gesenkt wird.

Beispiel 4

Das vorige Beispiel ist eine Anwendung der Erfindung auf den bipolaren Transistor. Die Erfindung ist jedoch nicht auf den bipolaren Transistor beschränkt, sondern läßt sich auch bei anderen Bauelementen einschließlich Dioden und Widerständen anwenden. Die folgende Erläuterung betrifft die Anwendung der Erfindung auf die Diode und den Widerstand.

Es braucht nicht erwähnt zu werden, daß die Anordnung um so besser ist, je höher die Sperrdurchbruchsspannung einer Diode ist Die Sperrdurchbruchsspannung einer Diode wird durch die Konzentration von Verunreinigungen In p- und η-Zonen bestimmt, die einen PN-Über₍*ang bilden, und wird entsprechend verringert, wenn die Verunreinigungskonzentration steigt.

"> Um den Widerstand in der Vorwäftsrichtung zu Verringern, ist es nötig, die Verunreinigungskonzentration zu steigern, während die Sperrdurchbruchsspannung auf oder über dem berechneten Niveau bleibt. Eine Steigerung der Verunreinigungskonzentration führt jedoch oft zu einer Diode, die auf Grund von Gilterfehlern nicht den berechneten Wert erfüllt. Dies gilt insbesondere für eine Starkstromdiode mit großer Fläche, woraus sich einer der wesenllichen Faktoren ergibt, die zu einer verringerten Ausbeute beitragen.

Es lassen sich Dioden mit ungenügenden Eigenschaften ähnlich wie im Fall der oben erläuterten Bipolartransistoren leicht elektrisch aussondern. FQi diesen Zweck wird eine Schicht aus Material, das ein elektrolytisches Ätzen zuläßt, wie z. B. Aluminium, auf

2» einem Teii der p-Zone einer Diode niedergeschlagen, Und eine Spannung, die gleich dem vorbestimmten Sperrdurchbruchsspannungsniveau ist, wird an die Diode zwecks elektrolytischen Ätzens angelegt. Wenn die Diode eine Sperrdurchbruchsspannung gleich oder über dem berechneten Wert aufweist, erleidet die Aluminiumschicht keine Änderung. Falls jedoch die Sperrdurchbruchsspannung der Diode niedriger als der berechnete Wert ist, wird die Aluminiumschicht völlig aufgelöst, was eine elektrische Trennung der unzurei-

■l" chenden Dioden zur Folge hat.

Beispiel 5

Die Erfindung ist auch auf die Abtrennung von Widerständen mit einer unzureichenden Durchbruchs-

J'¹ spannung anwendbar. Bei der Herstellung einer integrierten Schallung ist es entsprechend F i g. 4 üblich, eine Zone 25 mit gegenüber einer Unterlage 24 entgegengesetztem Leitungstyp durch Diffusion oder andere bekannte Verfahren zu erzeugen. Aluminium-

■"' schichten 27 und 27' werden in den Löchern der SiO2-Schicht 26 gebildet, die auf der Widerstandszone 25 niedergeschlagen ist. Unter diesen Beding jngen wird di^ El^k¹TOd? 23 \ⁿ. CHt^n ^nntabt mit Apr I Inlprlaffp 94 gebracht, um so den elektrolytischen Ätzvorgang durchführen zu können.

Wenn die Widerstandszone 25 und die Unterlage 24 voneinander ausreichend getrennt isoliert sind, um einen Stromfluß zu verhindern, bleibt die Aluminiumschicht 27 unverändert. Andererseits wird, wenn sie

»<> nicht gut getrennt sind, die Aluminiumschicht 27' entfernt, so daß die Widerstandszone 25 elektrisch abgetrennt wird.

Dementsprechend bietet, wie im Fall der oben beschriebenen Bipolartransistoren, die Erfindung ein Verfahren, nach dem Widerstände mit hohen Durchbruchsspannungen durch Kombination einer Mehrzahl kleiner Widerstände genau zu einem einzelnen großen Widerstand vereint werden können, wodurch die Ausbeute der integrierten Schaltungen stark erhöht

^h0 wird.

Aus der ausführlichen Erläuterung ergibt sich, daß es mit dem vorliegenden Verfahren möglich ist. Bauelemente mit ungenügenden Eigenschaften unter einer Vielzahl von Transistoren, Dioden und Widerständen

^M auszusondern, während gleichzeitig qualifizierte Bauelemente in einem einzigen Verfahren verbunden werden. Außerdem umfaßt jedes solcher Bauelemente eine Mehrzahl von kleineren Elementen, wodurch eine

merkliche Verbesserung der Ausbeute nicht nur der einzelnen Bauelemente, sondern auch der durch Kombination solcher Bauelemente hergestellten integrierten Schaltungen oder integrierten Schaltungen großen Maßstabs erreicht wird.

Hierzu 3 Blatt Zeichnungen

Claims

20 25 30 Patentansprüche:

1. Verfahren zum Herstellen einer Halbleiteranordnung mit mehreren bipolaren Transistoren oder anderen wenigstens einen PN-Übergang aufweisenden Halbleiterbauelementen in einem Plättchen, bei dem die Transistoren oder anderen Halbleiterbauelemente mit ungenügenden Eigenschaften durch elektrolytische Gleichstrombehandlung ausgesondert und nur diejenigen mit ausreichenden Eigenschaften untereinander zu einer Schaltung verbunden werden, gekennzeichnet durch die Kombination folgender zeitlich nacheinander angewendeter Verfahrensschritte:

a) Die öffnungen (8,8') in einer auf dem Plättchen niedergeschlagenen Isolierschicht (6; 26), weiche einen Teil von Zonen (5, 5'; 25) eines zweiten Leitungstyps von nach dem üblichen Planar:^ rfahren in dem Plättchen hergestellten Halbleiterbauelementen (Bipolartransistoren 1_S 2; Widerständen 24 bis 27') mit einer Zone (4; 24) eines ersten Leitungstyps und der genannten Zone (5, 5'; 25) des zweiten Leitungstyps und gegebenenfalls einer weiteren Zone (3) des zweiten Leitungstyps freilegen, werden mit einer ätzbaren Metallschicht (9, 9'; 27, 27') bedeckt, die sich auch über Teile der Isolierschicht erstreckt.

b) Das Plättchen wird zusammen mit und im Abstand von einer Elektrode in eine Elektrolytlösung eingetaucht.

c) Es wird zwischen der von der mit der Metallschicht {9,9'; 27. 17') bedeckten Zone (5, 5'; 25) durch wenigstens e. en PN-Übergang getrennten Zone (3; 24) und der Elektrode eine Gleichspannung, welche gleich oder geringer als die berechnete Durchbruchspannung des bzw. der PN Übergänge ist. so lange angelegt, bis die Metallschicht (9'; 27, 27') von den Öffnungen (8') der Halbleiterbauelemente mit ungenügenden Eigenschaften weggeätzt wird.

d) Auf der Isolierschicht (6; 26) wird eine leitende Verdrahtungsschicht (10; 13) niedergeschlagen, welche sich bis zu den Teilen der Meiallschicht (9) erstreckt, die die Isolierschicht bedecken.

2. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß die Metallschicht (9) aus Aluminium. Nickel. Chrom oder Kupfer und die elektrolytische W Ätzlösung aus einer wäßrigen Lösung eines Alkalihydroxyds besteht.

3. Verfahren nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß nach Ausführung von Verfah rensschritl c) und vor der Ausführung von « Verfahrensschritt d) die Oberfläche der Metall- !cnichi (9) und die Oberfläche des Plättchens in den freigelegten öffnungen elektrolytisch oxydieri wer den.

4. Vet fahren nach Anspruch 3. dadurch gekenn zeichnet, daß die Elektrulyllösung /.um Oxydieren aus einer wäßrigen Lösung mit I Gewichtsprozent Weinsäure und 3 Gewichtsprozent Ammoiiiurnlartrat besieht.

5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Spannung zum Oxydieren niedriger als das berechnete Sperrdurchbruchsspanmihgsniveau des PN-Überganges des Halbleiter-

■to

45

bauelement ist.

6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß nach dem elektrolytischen Oxydieren die Anordnung in einer sauren Mischlösimg behandelt wird, wodurch eine Metalloxydschicht (12) entfernt wird, die auf der Metallschicht (9) des Halbleiterbauelements (1) mit ausreichenden Eigenschaften gebildet worden ist.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die saure Mischlösung aus einer wäßrigen Lösung mit Phosphorsäure und entweder Chromtrioxyd oder Chromsäure besteht

8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Zone des ersten Leitungstyps (4; 4') als Basiszone in eine Kollektorzone (3) und die Zone des zweiten Leitungstyps (5; 5') als Emitterzone eines Transistors (t; 2) in die Basiszone eingebettet wird und die Ätzspannung an dem PN-Übergang zwischen der Kollektorzone (3) und der Basiszone (4; 4') oder an dem PN-Übergang zwischen der Basiszone (4; 4') und der Emitterzone (5; 5') des Transistors angelegt wird.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in dem Plättchen zur Herstellung einer Mehrzahl von Transistoren eine allen Transistoren gemeinsame Kollektorzone (3), eine Mehrzahl von Basiszonen (4; 4') innerhalb der Kollcktorzone und eine Mehrzahl von Emitterzonen (5; 5') innerhalb jeder Basiszone gebildet werden, die öffnungen (8; 8') in der Isolierschicht (6) einen Teil der Emitterzone jedes Transistors freilegen, die Metallschicht (9; 9') auf dem freigelegten Emitterzonenteil jedes Transistors niedergeschlagen wird, und dann eine Metallschicht (9') auf der Emitterzone (5') eines jeden Transistors (2), dessen PN-Übergang eine Sperrdurchbruchsspannung unterhalb des berechneten Durchbruchsspannungsniveaus aufweist, durch den elektrolytischen Ätzvorgang entfernt wird, wonach der ausgedehnte Teil der Verdrahtungsleitschicht (10) nur mit dem Ansalzten Jer verbliebenen Metallschicht (9) jedes Transistors mit ausreichen den Eigenschaften(I) verbunden wird.

10. Verfahren nach Anspruch 8. dadurch gekenn zeichnet, daß in dem Plättchen zur Herstellung einer Mehrzahl von Transistoren eine allen Transistoren gemeinsame Kullektorzone. in der Kollektorzone eine allen Transistoren gemeinsame Basis/one und eine Mehrzahl von Emitterzonen erzeugt werden, die Öffnungen in der Isolierschicht einen Teil jeder Emitterzone freilegen, die Metallschichi auf jedem freigelegten F.miiierzonenteil niedergeschlagen wird, und dann die auf der Emitterzone jedes Transistors mit ungenügenden Eigenschaften gebil dete Metallschicht di.rch den elektrolytischen Ät/vorgang entfernt wird, wonach der Ansalztcil der Verdrahtungsleitschicht nur mil dem Ansaizteil der verbliebenen Metallschichi auf der Kmitterzone jedes Transistors mil ausreichenden Eigenschafien verbunden wird

11. Verfahren nach Anspruch 8. dadurch gekenn zeichnet, daü m dem Plättchen eine Mehrzahl von Transistoren in der Weise hergestellt wird, daß auf eine p-leitende Halbleiterunlerlage (J4) die Kolleklorzone (15) aufgebracht wird, in welcher eine Basiszone (18) und in dieser wiederum eine Emitierzone (19) angeordnet werden, eine Isolationszone (17) des gleichen Leilungstyps wie die Halbleilerunlerlage (14) erzeugt wird, welche von

der Oberfläche der Kollektorzone (15) durch diese hindurch bis zur Halbleiterunterlage (14) reicht und die Kollektorzone in eine Mehrzahl von Bereichen unterteilt, und daß die Ätzspannung zwischen der Halbleiterunterlage (14) und der Kollektorzone (15) angelegt wird.

12. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß in eine nur zum Auflösen der Metallschicht (9) und der auf dieser erzeugten Oxydschicht (12) geeignete Ätzlösung bis zur Entfernung der beiden Schichten eingetaucht wird und nachher in Abänderung zu Verfahrensschritt d) eine Verdrahtungsleitschicht (13) aufgebracht wird, mit der die so freigelegte zweite Zone (5) des zweiten Leitungstyps direkt kontaktiert wird. '5