DE2159685A1

DE2159685A1 - Verfahren zum Herstellen von Halbleiteranordnungen

Info

Publication number: DE2159685A1
Application number: DE19712159685
Authority: DE
Inventors: Hisayuki Kodaira; Maki Michiyoshi Kokobunji; Higuchi (Japan). P
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1970-12-04
Filing date: 1971-12-01
Publication date: 1972-09-07
Also published as: DE2159685C3; DE2159685B2; JPS5013153B1; US3846167A

Description

air?·*—\v'ä!t9

8 Munch on 12, Stsincdjuatr. 10

81-17.924P(17.925H) 1. 12. 1971

HITACHI Ltd., Tokio (japan)

Verfahren zum Herstellen von Halbleiteranordnungen

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleiteranordnungen, insbesondere auf ein solches Verfahren, bei dem leistungsmäßig ungeeignete Transistoren, Dioden, Widerstände und ähnliche Bauelemente elektrisch von den anderen Leistungsmäßig befriedigenden Bauelementen getrennt und nur die Bauelemente mit ausreichenden Eigenschaften untereinander zu einer Schaltung verbunden werden.

Ungenügende elektrische Eigenschaften eines bipolaren Transistors sind in vielen Fällen der unzureichenden Isolation zwischen dem Kollektor und dem Emitter zuzuschreiben. Mit anderen Worten ist es, um die Hochfrequenzeigenschaften von Bipolartransistoren zu verbessern, erforderlich, die Basisdicke möglichst gering zu halten= Die Verkleinerung der Basisdicke in höchstem Grade verringert das

Bi-(POS 27072)-Tp-r (8)

209837/1017

Jt,

Verhalten jedoch weiter, so daß oft ein Kurzschluß zwischen dem Kollektor und dem Emitter aufgrund von Gitterfehlern auftritt, die in der Siliziumeinkristallunterlage vorliegen« Auch wenn kein Kurzschluß zwischen dem Kollektor und dem Emitter auftritt, ereignet es sich manchmal, daß die PN-Übergänge zwischen dem Kollektor und der Basis sowie zwischen der Basis und dem Emitter aufgrund der Gitterfehler keine genügend hohe Rückwärtsdurchbruchsspannung besitzen.

Dieser Nachteil laßt sich durch Verwendung einer SiIiziumeinkristallunterlage beseitigen, die völlig von Gitterfehlern frei ist ο Beim gegenwärtigen Stand der technologischen Entwicklung ist es jedoch fast unmöglich, eine Siliziumeinkristallunterlage zu erhalten, die völlig frei von solchen Gitterfehlern ist. Auch läßt sich in der nahen Zukunft die Verfügbarkeit solcher Unterlagen kaum erwarten.

Es ist daher wesentlich, ein Verfahren zum Herstellen von Bipolartransistoren bereitzustellen, die überlegene elektrische Eigenschaften ohne Rücksicht auf einige Gitterfehler aufweisen, um integrierte Schaltungen oder im Großmaßstab integrierte Schaltungen in Halbleiterplättchen mit Bipolartransistoren zu erhalten.

Hierzu wurde bereits ein Weg angegeben, der Aussortierverfahren genannt werden kann, bei dem die elektrischen Eigenschaften jedes einzelnen einer Vielzahl von in einem Plättchen gebildeten Transistoren gemessen werden und man nur solche Transistoren mit genügenden Eigenschaften auswählt und untereinander verbindet.

2 0 9 0 3 7/1017

_ 3 - —

Dieses Verfahren, das aus dem Messen der Eigenschaften aller Transistoren einer großen Anzahl von Transistoren besteht, um Verdrahtungsfotoraaskeii verschiedener Muster für verschiedene Plättchen zx\recks Herstellung der Verbindmagen von nur qualifizierten Transistoren· herzustellen,
erfordert einen großen Zeit=· und Arbeitsaufwand und wird
sich daher nicht leicht industriell anwenden lassen»

Dies gilt auch für solche Bauelemente wie Dioden und Widerstände, und sehr komplizierte Verfahren sind erforderlich, wenn leistungsmäßig ungenügende Bauelemente von einer Mehrzahl von Dioden und Widerständen zu sondern sind₉ die in einem einzelnen Plättchen erzeugt sind, um nur die qualifizierten Bauelemente untereinander zu verbinden, was einen bedeutenden Hemmschuh für die erfolgreiche Herstellung von integrierten und im Großmaßstab integrierten Schaltungen darstellt.

Der Erfindung liegt daher die Aufgabe zugrunde, die
erwähnten Probleme zu lösen und ein Verfahren zur Herstellung solcher Halbleiteranordnungen anzugeben, bei dem ein großer Wirkungsgrad erzielt wird und sich auch gedruckte
Schaltungen, insbesondere solche großen Maßstabes, herstellen lassen, die eine Vielzahl von Bipolartransistoren, Dioden und Widerständen umfassen,

Der Grundgedanke der Erfindung, womit diese Aufgabe
gelöst wird, besteht darin, daß ein elektrolytisches Ätzverfahren zur Anwendung kommt, das ausgenutzt wird, um
elektrisch Transistoren, Dioden und Widerstände mit unterlegenen Eigenschaften abzutrennen und dann nur die Bauelemente mit überlegenen Eigenschaften untereinander zu verbinden.

209837/1017

Im einzelnen ist Gegenstand der· Erfindung ein Verfahren zum Herstellen einer Halbleiteranordnung mit mehreren bipolaren Transistoren oder anderen Halbleiterbauelementen, bei dem die Bauelemente mit ungenügenden Eigenschaften elektrisch ausgesondert und nur die Bauelemente mit ausreichenden Eigenschaften untereinander zu einer Schaltung verbunden werden, das durch die Kombination folgender Verfahrensschritte gekennzeichnet ists

a) an sich bekannte Herstellung einer Unterlage mit wenigstens einem Halbleiterbauelement, das eine erste Halbleiterzone eines Leitungstyps, eine zweite Halbleiterzone eines anderen Leitungstyps innerhalb der ersten Halbleiterzone und einen PN-Übergang zwischen den beiden Halbleiterzonen aufweist und von einer Isolierschicht bedeckt ist, dxe ein Loch zur Freilegung eines Teils der zweiten Halbleiterzone enthält,

b) auf dem freigelegten Teil der zweiten Halbleiterzone Bildung einer Metallschicht, die sich zum elektrolytischen Wegätzen eignet und mit einem Ansatz bestimmter Länge auch die Isolierschicht bedeckt,

c) Eintauchen der Unterlage und einer Elektrode unter einem bestimmten gegenseitigen Abstand in eine Lösung zum elektrolytischen Ätzen der Metallschicht, Berührung der Metallschicht durch die Ätzlösung und Anlegen einer bestimmten Spannungsgröße für eine bestimmte Zeitdauer zwischen der Elektrode und der zweiten Halbleiterzone über den PN-Übergang in einer solchen Richtung, daß die Metallschicht und die Elektrode auf positivem bzw. negativem Potential

209837/1017

gehalten werden, welche Spannungsgröße relativ hoch, jedoch niedrig genug ist, um an den PN-Übergang eine niedrigere Spannung als das berechnete (Nenn-)Sperrdurchbruchsspannungsniveau des PN-Übergangs zu legen, und welche Zeitdauer lange genug ist, um die Metallschicht elektrolytisch wegzuätzen, wenn ein Gegenstrom durch die angelegte Spannung hervorgerufen wird, falls die Sperrdurchbruchsspannung des PN-Überganges niedriger als das berechnete Sper-rdurchbruchsSpannungsniveau ist, wobei also die Metallschicht auf der zweiten Halbleiterzone in Abhängigkeit davon verbleibt oder von dieser entfernt wird, ob der PN-Übergang zwischen den beiden Halbleiterzonen die angelegte Spannung aushält, und

d) auf der Isolierschicht Anbringen einer leitenden Verdrahtungsschicht mit einem Teil, der sich bis zu einer Stelle erstrecken läßt, wo er sich zur Verbindung mit dem Ansatz der Metallschicht auf der Isolierschicht eignet, und damit Verbindung der leitenden Verdrahtungsschicht nur mit der zweiten Halbleiterzone, die zu dem PN-Übergang gehört, der das berechnete SperrdurchbruchsSpannungsniveau aushält und die zweite Halbleiterzone von der ersten trennt.

Die Erfindung und ihre Vorteile werden anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen:

Fig. 1 a - 1 d Teilschnitte zur Erläuterung eines ersten Ausführungsbeispiels 5

Fig. 2 a - 2 d Teilschnitte zur Erläuterung eines zweiten Ausführungsbeispiels;

209837/1017

Fig. 3 einen Teilschnitt zur Erläuterung eines Ausführungsbeispiels in Anwendung auf eine integrierte ■Schaltung oder eine solche Schaltung von großem Maßstab; und

Fig. k einen Teilschnitt zur Erläuterung der Erfindung in Anwendung auf einen Widerstand.

Beispiel 1

Ein Teil eines Querschnitts eines Plättchens, in dem Bipolartransistoren nach einem üblichen Planarverfahren erzeugt sind, ist in FIg₀ 1 a dargestellt. In dieser Figur bezeichnet die Bezugsziffer 1 einen qualifizierten Transistor (d. h. einen mit befriedigenden Eigenschaften) mit einem Kollektor 3» einer Basis h und einem Emitter 5· Die Bezugsziffer 2 bezeichnet einen (auszusondernden) Transistor mit ungenügenden elektrischen Eigenschaften, in dem der Kollektor 3 mit einem Emitter 5' über einen kurzgeschlossenen Teil 7 in einer Basis h' kurzgeschlossen ist_o Eine Isolierschicht 6 aus SiO_ ist auf dem Plättchen mit den Transistoren 1 und 2 niedergeschlagen. Löcher 8 und für Emitterelektroden sind in der Isolierschicht 6 nach einem bekannten Verfahren ausgebildet.

Gemäß Fig. 1 b werden erfindungsgemäß Aluminiumschichten 9 und 9¹ von etwa 6000 A* Dicke auf den Löchern 8 und 8' der Isolierschicht 6 niedergeschlagen. Das Material, das auf den Löchern 8 und 8' niedergeschlagen wird, ist nicht auf Aluminium beschränkt, sondern kann auch aus so

209837/1017

guten Leitern wie Nickel, Chrom oder Kupfer bestehen, die ein elektrolytisches Ätzen zulassen. Die Aluminiumschichten 9 und 9· werden nach einem üblichen Fotoätzverfahren derart ausgebildet, daß sich jede der Schichten über die Isolierschicht 6 soweit erstreckt, daß ihre Fläche größer als nur die der Löcher 8 bzw« 8¹ ist. Eine dabei verwendete Fotomaske ist vom Typ "KTFR" (Erzeugnis von Kodak), und die Fotoätzlösung besteht zu 15 bzw, 1 bzw,, 3 bzw» 1 Volumenteilen aus Phosphorsäure, Salpetersäure„ Eisessigsäure und Wasser.

Die Halbleiteranordnungseinheit des vorstehend beschriebenen Aufbaus wird in eine Elektrolytlösung eingetaucht, und im Fall eines NPN-Transistors wird eine Gleichspannung, die gleich der oder geringer als die berechnete (Nenn-)Sperrdurchbruchsspannung der PN-Übergänge zwischen dem Kollektor 3 und der Basis h bzw, 4' ist, zwischen dem Kollektor 3 und der Elektrode in der Elektrolytlösung angelegt. Da der Transistor 1 ein qualifizierter Transistor ist, fließt in diesem kein Strom, und daher wird die Aluminiumschicht 9 in keiner Weise durch die angelegte Spannung angegriffen. Es fließt jedoch ein Strom im Transistor 2, dessen Kollektor 3 und Emitter 5' bei 7 kurzgeschlossen sind, so daß die Aluminiumschicht 9' zu dem in Fig, 1 c dargestellten Zustand weggeätzt wird,

Obwohl sich die vorstehend beschriebene Behandlung auf den NPN-Transistor bezieht, ist sie auch auf einen PNP-Transistor anwendbar, wenn die angelegte Spannung gleich der oder geringer als die berechnete Sperrdurchbruchs spannung zwischen seinem Emitter und seiner Basis gemacht wird.

209837/1017

Zum Beispiel werden der Kollektor des NPN-Transistors, der auf einem positiven Potential gehalten wird* und eine Platinelektrode, die auf einem negativen Potential gehalten wird, voneinander getrennt und in eine dreiprozentige Kaliumhydroxyd(KOH)-Lösung eingetaucht, um ein elektrolytisches Ätzen für etwa 20 Sekunden bei einer Spannung von 3 V durchzuführen. Dabei wird die Aluminiumschicht 9' mit einer Geschwindigkeit von 500 i/sec oder mehr weggeätzt«

Auch wenn die angelegte Spannung fast gleich der berechneten Sperrdurchbruchsspannung des PN-Übergangs ist, werden solche Transistoren mit niedrigerer Durchbruchsspannung ihrer Übergänge abgetrennt» Mit anderen Worten lassen sich auch durch Niederschlagen einer Aluminiumschicht auf der Oberfläche der Basis des NPN-Transistors zu niedrige Durchbruchsspannungen zwischen der Basis und dem Kollektor erfassen.,

Die Aluminiumschicht auf der Basis kann entweder unabhängig von oder mit der Aluminiumschicht auf dem Emitter verbunden sein.

Nach Abschluß des elektrolytischen Ätzens werden Aluminiumschichten 10 und 10* gewünschter Form für Verdrahtungszwecke nach einem bekannten. Verfahren niedergeschlagen,

An dem qualifizierten Transistor 1, dessen Aluminiumschicht 9 ungeätzt bleibt, wird die Verdrahtung 10 über die Aluminiumschicht 9 mit dem Emitter 5 verbunden. An dem disqualifizierten Transistor 2 erhalt dagegen die Verdrahtung 10' keine Verbindung mit dem Emitter 5'» da die Aluminiumschicht 9' durch das elektrolytische Ätzen entfernt wurde.

209837/1017

In dieser Weise macht das Niederschlagen einer Verdrahtungsmetallschicht nach dem elektrolytischen Ätzen eine elektrische Abtrennung ungenügender Transistoren und die Verbindung von nur qualifizierten Transistoren möglich, ohne daß die Eigenschaften der einzelnen Transistoren gemessen werden, was ein bedeutender zeitlicher und arbeitsmäßiger Fortschritt ist.

Im Fall eines NPR-Transistors, bei dem kein Aluminiumfilm auf seiner Basis niedergeschlagen ist, oder im Fall eines PNP-Transistors werden die Basis und der Kollektor sowohl für qualifizierte als auch für disqualifizierte Transistoren verdrahtet, und daher wird im Betrieb die Spannung auch an die Basen und Kollektoren von disqualifizierten Transistoren angelegt. Die Herstellschritte sind jedoch nicht ungünstig beeinflußt, da die Emitter von disqualifizierten Transistoren durch das elektrolytisch^ Ätzen abgetrennt wurden»

Im Fall von ungenügender Isolierung zwischen der Basis und dem Kollektor des NPN-Transistors läßt sich die Metallelektrode auf seiner Basis durch elektrolytisches Ätzen wie im Fall des Emitters entfernen* Daher ist es möglich, elektrisch nicht nur den Emitter, sondern auch die Basis für den NPN-Transistor abzutrennen.

Beispiel 2

Fig. 2 a zeigt die Einheit in dem Zustand, wo die Aluminiumschicht von der Oberfläche des Emitters 5' des Transistors 2 mit ungenügenden Eigenschaften nach dem durch die Fig. 1 a - 1 c erläuterten Verfahren entfernt ist.

209837/1017

Was den nächsten Verfahrensschritt betrifft, so wird die Einheit in eine wäßrige Lösung mit 1 $ Weinsäure und 3 $ Ammoniumtartrat eingetaucht, und eine über dem spezifizierten Maximalsperrdurchbruchsniveau des Transistors liegende Spannung wird zur Oxydation seiner positiven Elektrode angelegt. Falls die angelegte Spannung zur·Oxydation der positiven Elektrode größer als das berechnete (Nenn-) SperrdurchbruchsSpannungsniveau des Transistors ist, fließt ein Gegenstrom auch in qualifizierten Transistoren,, Als Ergebnis werden das SiOp 11 bzw_c das Al„0„ 12, wie in Fig. 2 b dargestellt ist, auf der freiliegenden Oberfläche des Emitters 5¹ des disqualifizierten Transistors 2 bzw, auf der Oberfläche der Aluminiumschicht 9 gebildet, die auf dem Emitter 5 des qualifizierten Transistors ΐ niedergeschlagen isto Beispielsweise haben, wenn eine Spannung von 50 V für etwa 20 Minuten zwecks Oxydation der positiven Elektrode angelegt wird, die auf dem Emitter 5' bzw» der Aluminiumschicht 9 erzeugten SiO-- bzw. Al₂0„-Schichten Dicken von etwa 500 bzw, 700 αΌ

Nach der Oxydation der positiven Elektrode wird die Einheit in eine Mischlösung mit 10 g Chromtrioxyd, 15 ml Phosphorsäure und 500 ml Wasser eingetaucht, wodurch, während die SiO₂-Schicht 11 nicht angegriffen wird, die Al„0^- Schicht 12 aufgelöst und damit die Aluminiumschicht 9 freigelegt wird. Chromsäure kann anstelle des Chromtrioxyds verwendet werden. Der Al_0 -Film wird bei einer Ätzlösungstemperatur von etwa 90 C mit der Geschwindigkeit von 90 A je Minute aufgelöst. Unter diesen Bedingungen wird die Aluminiumschicht 9 nur sehr wenig angegriffen, so daß sich daraus keine Probleme ergeben»

20983 7/1017

Die Metallverdrahtung 13, 13' wird anschließend nach einem bekannten· Verfahren niedergeschlagen^ So wird der Emitter 5 des qualifizierten Transistors 1 mit der Metallverdrahtung 13 durch die Alurniniumschicht "9 entsprechend Fig. 2 c verbunden, jedoch wird der Emitter 5' des disqualifizierten Transistors 2 nicht mit der Metallverdrahtung 13' verbunden, so daß ein selektiver Anschluß nur des Emitters des qualifizierten Transistors ermöglicht wird»

Falls heiße Phosphorsäure von 180 °C als Ätzlösung für den obigen Zweck verwendet wird, wird die Aluminiumschicht 9 zusammen mit der Al„O^-Schicht 12 aufgelöste Das Ergebnis ist die Bildung der Verdrahtung 13 in direktem Anschluß an den Emitter 5 bei. geringem Höhenunterschied entsprechend Fig. 2 d,

Die in dieser Weise gebildete integrierte Schaltung hat derart überlegene Eigenschaften, daß die Nähe zwischen den Emittern in einer stark integrierten Schaltungsanordnung, die sonst Anlaß zu Leckströmen geben würde, die Halbleiteranordnung aufgrund der Tatsache nicht beeinträchtigt, daß die Oberfläche des Emitters 5* des disqualifizierten Transistors 2 durch das SiOp 11 isoliert is to

Durch Halten der angelegten Spannung zur Oxydation der positiven Elektrode auf der oder unter der berechneten Sperrdurchbruchsspannung der Bauelemente ergibt sich ein Stromfluß nur in disqualifizierten Bauelementen. Als Ergebnis wird eine Oxydschicht durch die Oxydation der positiven Elektrode nur m Form dei SiO.,-Schicht 11 erzeugt, und es bildet sich keine Al₂0„-ächicht 12_O Hierdurch vermeidet man die Notwendigkeit irgendeines besonderen Ver-

209837/101?

fahrens zur Entfernung des AlpO_ und tragt zur Vereinfachung des Herstellverfahrens bei.

Beispiel 3

Ein weiteres Ausführungsbeispiel der Erfindung in Anwendung auf die integrierte Schaltung oder die integrierte Schaltung großen Maßstabs ist in Fig 3 erläutert, In dieser Figur bezeichnet die Bezugsziffer 14 eine p-Si-Unterlage, die Bezugsziffer 15 eine n-Epi taxi.al schicht, die auf der Unterlage Ik aufgewachsen ist und als Kollektor verwendet wird, Die Bezugsziffer 16 bezeichnet eine vergrabene η -Zone, die Bezugsziffer 17 eine ρ -Isolationszone, die
Bezugsziffer 18 eine p-Basiszone ₉ die Bezugsziffer 19 eine n-Emitterzone, die Bezugsziffer 20 eine SiC^-Schicht, die
Bezugsziffer 21 eine Aluminxumschi c.ht und die Bezugsziffer 22 eine Metallverdrahtung,

Beim Herstellen einer integrierten Schaltung oder einer integrierten Schaltung großen Maßstabs wird eine hochleitende Metallschicht 23, ζ „ B.. Kupfer, eng an der Unterlage 14 angebracht, so daß das positive Potential über den PN-Übergang an die Metallschicht 2I angelegt wird, die als Elektrode zur Durchführung des elektrolytischen Ätzens wie im Beispiel 1 und im Beispiel 2 verwendet wird. Venn der
Kollektor 15 und der Emitter 1Q kurzgeschlossen sind, wird die Aluminiumschicht 2 1 durch das Ätzen entfernt. Andererseits bleibt, wenn sie nicht kurzgeschlossen werden, die
Aluminiumschicht 21 stehen, was die Anschlußverbindung mittels der Me tallverdrahtung 22 gestattet, Es ist wohl nicht nötig zu sagen, daß der Integrationsgrad durch Oxydation

BAD OWOiNAL 209837/1017

entsprechend Beispiel 2 im Anschluß an das elektrolytische Ätzen verbessert wird.

Wie sich der vorstehenden Beschreibung entnehmen läßt, erleichtert das Verfahren gemäß der Erfindung den genauen Anschluß von qualifizierten Transistoren und die Aussonderung der anderen Transistoren mit ungenügenden elektrischen Eigenschaften, wozu bisher ein großer Aufwand an Zeit und Arbeit benötigt wurde«,

Venn eine Mehrzahl von Transistoren mit einer geringen Fläche nach diesen Verfahren erzeugt wird, werden davon die Transistoren, die unzureichende Eigenschaften aufweisen, elektrisch ausgesondert, während die qualifizierten automatisch verdrahtet werden, woraus folgt, daß ein einzelner Transistor großer Kapazität aus den ausgewählten qualifizierten Transistorelementen erhalten wird.

Wenn z. B. jeder zu einer integrierten Schaltung gehörende Transistor so gemacht wird, daß er auf einer Mehrzahl von kleineren Transistorelementen besteht, führt die Verbindung der kleinen Transistorelemente stets zur erfolgreichen Bildung jedes Transistors, der zu der integrierten Schaltung gehört, wodurch der Wirkungsgrad der integrierten Schaltung merklich verbessert wird, soweit alle diese ausgesuchten kleinen Transistorelemente nicht unter den Standardwerten liegen*

Die Abtrennung von disqualifizierten Transistoren und der Anschluß von nur qualifizierten Transistoren ermöglicht die Ausnutzung einer größeren Fläche, was dazu zu führen

209837/1017

scheint, den Integrationsgrad zu verringern. Eine solche Verringerung tritt jedoch nicht auf, wie sich aus dem im folgenden erläuterten Beispxel ergibt.

In diesem Zusammenhang bezieht sich die Erläuterung auf einen Fall, in dem die Basis- und Emitterzonen eines Leistungstrarisxstors durch Kombination einer Mehrzahl von kleinen Zonen gebildet werden«

Die physikalischen Abmessungen eines Plättchens des Leistungstransistors hängen von seinen Abstrahlungseigenschaften ab„ Für den 80-Watt-Transistor 25 C 898 z. B₀ werden der maximal berechnete (Nenn-)Strom von 7 A für den Kollektor und die Piättchenabmessungen von 5x5 mm verwendet, Da ein Transistor mit der Basxsflache von 50 ,\x » 30 /U einen Kollektorstrom bis zu 20 mA zuläßt, sieht man, daß der Leistungstransistör, der dxe vorstehenden Einzelheiten erfüllt, durch Kombination von 350 kleinen Transistoren hergestellt werden kann.

Bei der Annahme, daß eine Vielzahl von Transistoren mit der Basisfläche von 50 /U · 30 /u an Stellen von OO /u und 40 /U längs bzw. quer auseinander erzeugt werden, folgt,

⁷ 4
daß nahezu 10 Transistoren auf einem Plättchen von 5x5 nun unterzubringen sind, was zeigt, daß keine Verringerung des Integrationsgrades vorliegt»

Die vorliegende Erfindung hat dagegen den Vorteil eines merklich verbesserten Wirkungsgrades der integrierten Schaltungen und integrierten Schaltungen großen Maßstabs im Vergleich mit denen, die nach bekannten Verfahren hergestellt wurden.

209837/1017

Nach einem bekannten Verfahren ist z. B„ die Ausbeute nur 70 fo bei der Herstellung von üblichen integrierten Schaltungen mit 50 Transistoren, wobei das Verhältnis, in dem qualifizierte Transistoren zur Gesamtzahl vorliegen, als 98 $> gerechnet ist.

Falls der Emitter jedes Transistors in vier Emitterteile geteilt wird, so daß die Eigenschaften des Transistors nicht unter die verlangten Eigenschaften fallen, es sei denn, daß mehr als drei Emitterteile disqualifiziert werden, sind 99»5 $ der geteilten Emitter qualifiziert» Dieser Fall bezieht sich auf die Teilung eines Emitters in vier Teile mit einer gemeinsamen Basis, Jedoch wird der gleiche Vorteil auch durch Teilen der Basis in vier Teile erhalten»

Wegen der Teilung in vier Teile ist die Wahrscheinlichkeit eines gegebenen Transistors, qualifiziert zu sein,

(0,995)^ + 4 χ (o,995³ χ (o_?oo5) - O_s99985»

Aus dieser Zahl ergibt sich, daß der Anteil disqualifizierter Transistoren im Vergleich zur Zahl sämtlicher erzeugter Transistoren von 2 $ bei dem bekannten Herstellungsverfahren um 2 Größenordnungen auf 0,015 % gemäß der Erfindung gesenkt wird.

Beispiel k

Das vorige Beispiel ist eint Anwendung der Erfindung auf den bipolaren Transistor, Die Erfindung ist jedoch

209837/1017

nicht auf den bipolaren Transistor beschränkt, sondern läßt sich auch bei anderen Bauelementen einschließlich Dioden und Widerständen anwenden, Die folgende Erläuterung betrifft die Anwendung der Erfindung auf die Diode und den Widerstände

Es braucht nicht erwähnt zu werden, daß die Anordnung um so besser ist, je höher die Spei rdurchbruchsspannung einer Diode ist. Die Sperrdurchbruchsspannung einer Diode wird durch die Konzentration von Verunreinigungen in p- und η-Zonen bestimmt, die einen PN-Übergang bilden, und wird entsprechend verringert, wenn die Verunreinigungskonzentration steigt.

Um den Widerstand in der Vorwärtsrichtung zu verringern, ist es nötig, die Verunreinigungskonzentration zu steigern, während die Sperrdurchbiuchsspannung auf oder über dem berechneten Niveau bleibte Eine Steigerung der Verunreinigungskonzentration führt jedoch oft zu einer Diode, die aufgrund von Gitterfehlern nicht den berechneten Wert erfüllt. Dies gilt insbesondere für eine Starkstromdiode mit größer Fläche, woraus sich einer der wesentlichen Faktoren ergibt, die zu einer verringerten Ausbeute beitragen.

Erfindungsgemäß lassen sich Dioden mit ungenügenden Eigenschaften wie im Fall der oben erläuterten Bipolartransistoren leicht elektrisch aussondern^ Für diesen Zweck wird eine Schicht aus Material, das em elektrolytisches Ätzen zuläßt, wie z. B. Aluminium, auf einem Teil der p-Zone einer Diode niedergeschlagen, und eine Spannung, die gleich dem vorbestimmten Sperrdurchbruchsspannungsniveau ist, wird an die Diode zwecks elektro) ynschen Ätzens an«

209837/ 1017

gelegt. Wenn die Diode eine Sperrdurchbruchsspannung gleich oder über dem berechneten Wert aufweist, erleidet die Aluminiumschicht keine Änderung,, Falls jedoch die Sperrdurchbruchsspannung der Diode niedriger als der berechnete Wert ist, wird die Aluminiumschicht völlig aufgelöst, was eine elektrische Trennung der unzureichenden Dioden zur Folge hat

Beispiel 5

Die Erfindung ist auch auf die Abtrennung von Widerständen mit einer unzureichenden Durchbruchsspannung anwendbar«. Bei der Herstellung einer integrierten Schaltung ist es entsprechend Fig. 4 üblich, eine Zone 25 mit gegenüber einer Unterlage 2k entgegengesetztem Leitungstyp durch Diffusion oder andere bekannte Verfahren za erzeugen« Aluminiumschichten 27 und 27" werden erfindungsgemäß in den Löchern der SiO„-Schicht 26 gebildet, die auf der Widerstandszone 25 niedergeschlagen ist«, Unter diesen Bedingungen wird die Elektrode 23 in engen Kontakt mit der Unterlage 2k gebracht, um so den erfindungsgemäßen elektrolytischen Ätzvorgang durchführen zu können«.

Wenn die Widerstandszone 2 > und die Unterlage 2k voneinander ausreichend getrennt isoliert sind, um einen Stromfluß zu verhindern, bleibt die Aluminiumschicht 27 unverändert. Andererseits wird, wenn sxe nicht gut getrennt sind, die Aluminiumschicht 27' entfernt, so daß die Widerstandszone 25 elektrisch abgetrennt wird.

Dementsprechend bietet, wie im Fall der oben beschriebenen Bipolartransistoren, die Erfindung ein Verfahren, nach

209837/1017

dem Widerstände mit hohen Durchbruchsspannungen durch Kombination einer Mehrzahl kleiner Widerstände genau zu einem einzelnen großen Widerstand vereint, werden können, wodurch die Ausbeute der integrierten Schaltungen stark erhöht wird.

Aus der ausführlichen Erläuterung ergibt sich, daß es erfindungsgemäß möglich ist, Bauelemente mit ungenügenden Eigenschaften unter einer Vielzahl von Transistoren, Dioden und Widerständen auszusondern, während gleichzeitig qualifizierte Bauelemente in einem einzigen Verfahren verbunden werden. Außerdem umfaßt jedes solche Bauelement eine Mehrzahl von kleineren Elementen, wodurch eine merkliche Verbesserung der Ausbeute nicht nur der einzelnen Bauelemente, sondern auch der durch Kombination solcher Bauelemente hergestellten integrierten Schaltungen oder integrierten Schaltungen großen Maßstabs erreicht wird.

209837/1017

Claims

Patentansprüche

1J Verfahren zum Herstellen einer Halbleiteranordnung mit mehreren bipolaren Transistoren oder anderen Halbleiterbauelementen, bei dem die Bauelemente mit ungenügenden Eigenschaften elektrisch ausgesondert und nur die Bauelemente mat ausreichenden Eigenschaften untereinander zu einer Schaltung verbunden werden, gekennzei ebne t durch die Kombination folgender Verfahrensschritte:

a) an sich bekannte Herstellung einer Unterlage mit wenigstens einem Halbleiterbauelement (z_e B. 1), das eine erste Halbleiterzone (z. B. k) eines Leitungstyps, eine zweite Halbleiterzone (z. B. 5) eines anderen Leitungstyps innerhalb der ersten Halbleiterzone und einen PN-Übergang zwischen den beiden Halbleaterzonen aufweist und von einer Isolierschicht (z. B₆ 6) bedeckt ist, die ein Loch (z„ B₀ 8) zur Freilegung eines Teils der zweiten Halbleiterzone enthält,

b) auf dem freigelegten Teil der zweiten Halbleiterzone Bildung einer Metallschicht (z_£ B₁ 9), die sich zum elektrolytischen Wegätzen eignet- und mit einem Ansatz bestimmter Länge auch die Isolierschicht bedeckt,

c) Eintauchen der Unterlage und einer Elektrode unter einem bestimmten gegenseitigen Abstand in eine Lösiing zum elektrolytischen Ätzen der Metallschicht (z_c B«, 9), Berührung der Me tall schacht durch die Ätzlösung und Anlegen einer bestimmten Spannungsgröße für eine bestimmte Zeitdauer zwischen der Elektrode und der zweiten Halbleiterzone (z_t B₅, 5)

209837/1017

über den PN-Übergang in einer solchen Richtung, daß die Metallschicht und die Elektrode auf positivem bzw, negativem Potential gehalten werden, welche Spannungsgröße relativ hoch, jedoch niedrig genug ist, um an den PN-Übergang eine niedrigere Spannung als das berechnete (Nenn-) Sperrdurchbruchsspannungsniveau des PN-Überganges zu legen, und welche Zeitdauer lange genug ist, um die Metallschicht elektrolytisch wegzuätzen, wenn ein Gegenstrom durch die angelegte Spannung hervorgerufen wird, falls die Sperrdurchbruchsspannung des PN-Überganges niedriger als das berechnete Sperrdurchbruchsspannungsniveau ist, wobei also die Metallschicht auf der zweiten Halbleiterzone in Abhängigkeit davon verbleibt oder von dieser entfernt wird, ob der PN-Übergang zwischen den beiden Halbleiterzonen die angelegte Spannung aushält, und

d) auf der Isolierschicht (z. B, 6) Anbringen einer leitenden Verdrahtungsschicht (z. B_c 10) mit einem Teil, der sich bis zu einer Stelle erstreckt, wo er sich zur Verbindung mit dem Ansatz der Metallschicht (z„ Bo 9) auf der Isolierschicht eignet, und damit Verbindung der leitenden Verdrahtungsschicht nur mit der zweiten Halbleiterzone (z. B. 5), die zu dem PN-Übergang gehört, der das berechnete SperrdurchbruchsSpannungsniveau aushält und die zweite Halbleiterzone von der ersten trennt,
2. Verfahren nach Anspruch 1, dadiirch gekennzeichnet, daß die Metallschicht (z. B. 9) aus Aluminium, Nickel, Chrom oder Kupfer ist und die elektrolytische Ätzlösung aus einer wäßrigen Lösung eines Al kai ihydroxyds besteht,,

3' Verfahren nach Anspruch 1, weitet gekennzeichnet

20983 7/1017

durch einen Verfahrensschritt des Eintauchens einer Elektrode und der Unterlage nach Vollendung des elektrolytischen Ätzverfahrens in eine Elektrolytlösung zum Oxydieren einer positiven Elektrode und des Anlegens einer bestimmten Spannungsgröße für eine bestimmte Zeitdauer zwischen der Elektrode und der zweiten Halbleiterzone (z„ B. 5') über die
erste Halbleiterzone (z, B, 4') in einer solchen Richtung, daß die Elektrode und die erste Halbleiterzone (z„ B₀ 4^! )
auf negativem bzw. positivem Potential gehalten werden, wodurch wenigstens eine Oxydschicht (z„ Be 1i) durch die Oxydation der positiven Elektrode auf der zweiten Halbleiterzone (5¹) eines disqualifizierten Halbleiterbauelements
(ζ«, B= 2) gebildet wird, dessen Metallschicht (z₀ B₀ 9')
durch das elektrolytische Ätzverfahren entfernt wurde, womit das disqualifizierte Halbleiterbauelement geschützt
wird,

4» Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß die Elektrolytlösung zum Oxydieren der positiven Elektrode aus einer wäßrigen Lösung mit 1 Gew*-$ Weinsäure und 3 Gew«.-$ Ammoniumtartrat besteht»

5» Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß die Spannung zum Oxydieren der positiven Elektrode
niedriger als das berechnete Sperrdurchbruchsspannungsniveau des PN-Überganges des Halblei terbauelenients ist.

6. Verfahren nach Anspruch 3 oder 5» weiter gekennzeichnet durch einen Verfahrensschritt des Behandeins der
Einheit in einer sauren Mischlösung, die sich zum Auflösen

209837/1017

eines Oxydfilms der Metallschicht (z. B„ 9) eignet, wodurch die Metalloxydschicht (z. B, 12) entfernt wird, die auf der Metallschicht (z. B, 9) des qualifizierten Halbleiterbauelements (z. B, 1) durch Einwirken der Spannung zum Oxydieren der positiven Elektrode erzeugt sein kann.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die saure Mischlösung aus einer wäßrigen Lösung mit Phosphorsäure und entweder Chromtrioxyd oder Chromsäure besteht.

8. Verfahren nach Anspruch T oder folgenden, dadurch gekennzeichnet, daß die erste Halbleiterzone (z. B₀ 4 bzw. 4') die Basiszone und die zweite Halbleiterzone (z_o B₀ 5 bzw. 5') die Emitterzone eines Transistors (z₀ B. 1 bzw. 2) ■ist, die Ätzspannung an dem PN-Übergang zwischen der Kollektorzone (ζ. B. 3) und der Basiszone (z. B. 4 bzw. 4^f) oder an dem PN-Übergang zwischen der Basiszone (z„ B₀ 4 bzw. 4') und der Emitterzone (z, B„ 5 bzw. 5¹) des Transistors angelegt wird und die Metallschicht (z. B. 9') nur über der Emitterzone (z. B, 5¹) des Transistors (z. B. 2) mit einem PN-Übergang unzureichender Durchbruchfestxgkext weggeätzt wird, bevor die Verdrahtung der qualifizierten Transistoren (z. B. i) durch die leitende Verdrahtungsschicht (z. B. 10) erfolgt.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Unterlage mit einer Mehrzahl von Transistoren hergestellt wird, die wenigstens eine Kollektorzone (ζ. Β, 3), eine Mehrzahl von Basiszonen (z. B. 4 bzw. 4') innerhalb der Kollektorzone und eine Mehrzahl von Emitterzonen

2098 3 7/1017

(ζ. B.. 5 bzw. 5')» wovon je eine innerhalb jeder Basiszone gebildet ist, aufweisen, wobei die Kollektorzone sämtlichen Transistoren gemeinsam ist, da.-= Loch (z_c Bo 8) in der Isolierschicht (z. B. 6) einen Teil des Emitters jedes Transistors freilegt, die Metallschicht (z. B. 9 bzw» 9¹) auf dem freigelegten Emitterteil jedes Transistors niedergeschlagen wird, und dann eine Metallschicht (z. B. 9') auf dem Emitter (z. B, 5') eines Transistors (z„ B« 2), dessen PN-Übergang eine Sperrdurchbruchsspannung unterhalb des berechneten Durchbruchsspannungsriiveaus aufweist, durch den elektrolytischen Ätzvorgang entfernt wild, wonach der ausgedehnte Teil der Verdrahtungsleitschicht (z₀ B₀ 10) nur mit dem Ansatzteil der verbliebenen Metallschicht (zo B₁, 9) jedes qualifizierten Transistors (z_c B₀ 1 ) verbunden wird.

10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Unterlage mit einer Mehrzahl von Transistoren hergestellt wird, die wenigstens eine Kollektorzone» eine in der Kollektorzone erzeugte Basiszone und eine Mehrzahl von Emitterzonen aufweisen, wobei die Kollektorzone und die Basiszone sämtlichen Transistoren gemeinsam ist, das Loch in der Isolierschicht einen Teil jedes Emitters freilegt, die Metallschicht auf jedem freigelegten Emitterteil niedergeschlagen wird, und dann die auf dem Emitter jedes disqualifizierten Transistors gebildete Metallschicht durch den elektrolytischen Ätzvorgang entfernt wird, wonach der Ansatzteil der Verdrahtungsleitschicht nur mit dem Ansatzteil der verbliebenen Metallschicht auf dem Emitter jedes qualifizierten Transistors verbunden wird»

209837/10 17

- 2k -

11. Verfahren nach Anspruch 8_t dadurch gekennzeichnet, daß die Unterlage so hergestellt wird, daß sie eine erste Halbleiterzone (i4) eines Leitungstyps, eine zweite Halbleiterzone (15) innerhalb der ersten Halbleiterschicht mit entgegengesetztem Leitungstyp und eine Begrenzungszone (1?) des gleichen Leitungstyps v/ip die eiste Halbleiterzone (¹^) aufweist, welche Begrenzungszone von der Oberfläche der zweiten Halbleiterzone (15) durch die zweite Halbleiterzone bis zur ersten Halbleiterzone Ο-+) reicht und die zweite Halbleiterzone in eine Mehrzahl von Bereichen unterteilt, wobei jeder dieser Mehrzahl von Transistoren jeweils in einem der Mehrzahl von Bereichen der zweiten Halbleiterschicht enthalten ist.

12, Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die erste Halbl ei terzone (1^) vorn p-Typ ist und das positive Potential zum elektrolytischen Ätzen von der ersten Halbleiterzone (i4) zur zweiten Halbleiterzone (i5) angelegt wird.

13· Abänderung des Verfahrens nach Anspruch 8, dadurch gekennzeichnet, daß die Unterlage wenigstens einen NPN-Transistor enthält und in der Isolierschicht Löcher zum Freilegen eines Teils des Emitters und der Basis des Transistors aufweist und daß auf den freigelegten Emitter- und Basiszonenteilen Met all schichten niedergeschlagen werden, welche zwecks Aussonderung der disqualifizierten Transistoren der Ätzbehaiidlung unterworfen werden,

14. Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß die Halbleiteranordnung beim elektrolytischen Erzeugen

20.983 7 / 1 U Ί 7

der Oxydschicht (ii) auf der zweiten Halbleiterzone (5¹) gleichzeitig eine Oxydschicht (12) aus dem Oxyd der Metallschicht (9) auf dieser erhält, in eine nur zum Auflösen der Metallschicht (9) und der Oxydschicht (12) geeignete Lösung bis zur Entfernung der beiden Schichten eingetaucht wird und man nachher eine Verdrahtungsleitschicht (13) aufbringt, mit der die so freigelegte zweite Halbleiterzone (5) jedes qualifizierten Halbleiterbauelements (i) kontaktiert und nur die qualifizierten Halbleiterbauelemente untereinander verbunden werden«

2 0 9 8 3 7/1017

Leerseife