DE2154019B2 - Zufallskodegenerator - Google Patents
ZufallskodegeneratorInfo
- Publication number
- DE2154019B2 DE2154019B2 DE2154019A DE2154019A DE2154019B2 DE 2154019 B2 DE2154019 B2 DE 2154019B2 DE 2154019 A DE2154019 A DE 2154019A DE 2154019 A DE2154019 A DE 2154019A DE 2154019 B2 DE2154019 B2 DE 2154019B2
- Authority
- DE
- Germany
- Prior art keywords
- register
- gate
- random
- code generator
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
- H04L9/0668—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator producing a non-linear pseudorandom sequence
Description
Die Erfindung betrifft einen Zufallskodegenerator gemäß Oberbegriff des Hauptanspruchs.
Aus der DE-AS 10 54491 ist es bereits bekannt, so
Schieberegister zur Erzeugung digitaler Zufallssignale vorzusehen, deren Arbeitsperioden keinen gemeinsamen
Teiler haben. Ferner ist eine Kombinationsschaltung zur Aufnahme und Zusammenfassung der Zufallssignale für die Erzeugung von statistischen digitalen
Schlüsselsignalen vorgesehen. Ein Nachteil der bekannten Anordnung besteht jedoch darin, daß die Zusammenschaltung
der Schieberegister unveränderbar ist, so daß einer Entschlüsselung von verschlüsselten Daten
keine unüberwindbaren Hindernisse entgegengesetzt werden.
Es ist daher Aufgabe der Erfindung, einen bekannten Zufallskodegenerator derart weiterzubilden, daß eine
noch größere Sicherheit gegen Entschlüsselung erreicht wird.
Zur Lösung dieser Aufgabe dienen die kennzeichnenden Merkmale des Hauptanspruchs.
Der erfindungsgemäße Zufallskodegenerator läßt sich im Fernschreibbetrieb in vorteilhafter Weise
einsetzen. Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen und
der zugehörigen Figurenbeschreibung.
Die Erfindung wird im folgenden an Hand der Figuren näher erläutert:
F i g. 1 zeigt in einem Blockschaltbild eine typische Verschlüsselungsanordnung, in der der erfindungsgemäße
Kodegenerator verwendbar ist,
Fig.2 zeigt in einem Blockschaltbild eine der
Verschlüsselungseinrichtungen aus Fig.), welche den erfindungsgemäßen Kodegenerator enthält,
F i g. 3 zeigt in einem Blockschaltbild ein bevorzugtes Ausführungsbeispiel für den erfindungsgemäßen Kodegenerator.
In F i g. 1 ist ein Blockschaltbild einer Verschlüsselungsanordnung
gezeigt, in der ein Fernschreibnetzwerk verwendet wird. Eine erste Verschlüsselungseinrichtung
10, ist an einer Stelle mit einem üblichen Fernschreiber 12 verbunden, während eine zweite
identische Verschlüsselungseinrichtung 14 an einer entfernten zweiten Stelle mit einem Fernschreiber 16
verbunden ist.
Die beiden Fernschreiber 12 und 16 sind in üblicher Weise über einen Fenrschreibkanal miteinander verbunden.
Im vorliegenden Fall läßt sich beispielsweise ein Achterlochstreifen verwenden. In einem bevorzugten
Ausführungsbeispiel arbeiten die Fernschreiber 12 und 16 in Funferkode, wie bei einer Übertragung über eine
konventionelle Verbindung.
Jede der Verschlüsselungseinrichtungen 10 und 14 enthält einen Hauptschalter 20 und einen Alarmschalter
22. Zum Kodieren von Daten kann ein Kodierschalter 24 betätigt werden, während ein Dekodierschalter 26
zum Dekodieren von Daten betätigt wird. Hinter jedem der Schalter 20 bis 26 können Lampen angeordnet sein,
um die Betriebsweise der Einrichtung anzuzeigen. Eine Lampe 28 leuchtet, wenn das System im kodierten
Betrieb arbeitet, während eine Lampe 30 den umkodierten bzw. den Betrieb in Klarschrift anzeigt.
Im Betrieb kann eine der Verschlüsselungseinrichtungen
in den Kodierzustand und die andere in den Dekodierzustand gebracht werden. Die beiden Einrichtungen
sind indirekt mit den Fernschreibern verbunden und stören daher deren normalen Betrieb nicht. Die
Datenübertragung über die Verbindungsleitung 18 ist jedoch verschlüsselt und ohne die genau synchronisierte
zugehörige Verschlüsselungseinrichtung an der Empfangsseite unlesbar.
Eine Klappe 32, die sich in der Einrichtung 14 in ihrer normalen Lage befindet, ist an jeder der Vorderseiten
der Einrichtung 10 und 14 vorgesehen und weist ein Schloß 34 auf, das zur Entfernung der Klappe mit einem
zugehörigen Schlüssel entriegelt werden muß. Diese Klappe verdeckt eine Vielzahl von Wahlschaltern 36 mit
mehreren Stellungen, wie in der Einrichtung 10 zu erkennen ist. Die Wahlschalter 36 können einzeln von
Hand gedreht werden, um irgendeine einer Vielzahl von unterschiedlichen Kombinationen zu erhalten, wodurch
eine bestimmte Kodierung für den Tag ausgewählt wird, an dem der Verschlüsselungsvorgang vorgenommen
wird. Die identische Kodierung für diesen Tag muß in beiden Einrichtungen 10 und 14 eingestellt werden,
bevor Daten von dem System verschlüsselt und entschlüsselt werden.
Fig.2 zeigt in einem Blockschaltbild die Grundelemente
der Verschlüsselungseinrichtungen 10 und 14. Eine Synchronisierungsschaltung 40 liefert eine Vielzahl
von Synchronisierungstaktimpulsen zur Steuerung des Verschlüsselungsvorganges. Die Taktimpulse der Synchronisierungsschaltung
40 werden der Schlüssel-Kodierschaltung 42 zugeleitet, wehhe pseudo-zufällige
Schlüsseldaten von dem Kodegenerator 44 erhält, der s ebenfalls durch die Taktimpulse von der Synchronisierungsschaltung
40 gesteuert v/ird Die Schlüssel-Kodierschaltung 42 arbeitet in Abhängigkeit von den
Schlüsseldaten, um ein Begrenzungssignal zu erzeugen, welches der Datcn-Kodiersciiahung 46 zugeführt wird.
Diese isnpfängt offene Textdaten und verschlüsselt diese in Abhängigkeit vom Begrenzungssignal der
Schlüssel-Kodierschaltung 42. Die verschlüsselten Daten
sind die Ausgangssignale der Daten-Kodierschaltung 46. ι r>
Im Dekodierbetrieb arbeitet die Daten-Kodierschaltung
46 umgekehrt und empfängt verschlüsselte Daten und erzeugt unverschlüsselte Textdaten am Ausgang.
Eine Datenschalt- und Steuerschaltung 48 liefert eine zeitlich abgestimmte Wellenform zur Steuerung des
Betriebszustandes des Systems. Ein Folgedetektor 50 prüft den Betrieb, um sicherzustellen, daß nicht infolge
eines "Fehlers offener Text erzeugt wird. Tritt dieser Fehler auf, so erzeugt der Folgedetektor 50 ein
Alarmsignal, durch welches die Datenschalt- und Steuerschaltung 48 das System in den Alarmzustand
bringt.
Eine genauere Beschreibung des Aufba js und der Betriebsweise der Verschlüsselungsanordnung gemäß
den F ig. 1 und 2 findet sich in der DE-AS 21 54 018.1. jo
Fig.3 zeigt schematisch den Zufalls-Kodegenerator
gemäß der Erfindung. Dieser verwendet eine Vielzahl von selbständigen Schrittfolgeschaltungen, beispielsweise
Schieberegister, die in willkürlicher Wege in
verschiedenen Steuerzuständen miteinander verbunden werden, um eine Folge von linearen Zufallszahlen zu
erzeugen. In dem dargestellten Ausführungsbeispiel werden fünf Schieberegister verwendet, obwohl selbstverständlich
zusätzliche Schieberegister sowie Schieberegister mit größerer Kapazität benutzt werden können,
um sowohl die Komplexität als auch die Arbeitsperiode der von dem System erzeugten Zufallsworte zu
vergrößern.
Die Schaltungsanordnung gemäß Fig. 3 enthält ein Paar achtstufiger Schieberegister 100 und 102, die in
unterschiedlichen Arten miteinander verbunden werden, um einen willkürlichen Betrieb zu ermöglichen. Das
Register 104 ist ein fünfzehnstufiges Schieberegister, welches als Laderegister verwendet wird. Das Register
106 besteht aus einem siebzehnstufigen Schieberegister und dient als Register für die Tageskodierung, während
das Register 108 ein achtstufiges Schieberegister aufweist, das als Betriebssteuerregister verwendet wird.
Das Betriebssteuerregister 108 steuert direkt die Anordnung der Register 100 und 102 in vier
verschiedenen Betriebsarten sowie in einem Vorbereitungsbetrieb und einem Leerlaufbetrieb.
Im Arbeitsbetrieb 1 (Mode 1) ist das Register 100 als
sechsstufiger Schieberegistergenerator und das Register 102 als siebenstufiger Schieberegistergenerator
geschaltet. Im Betriebszustand 2 (Mode 2) arbeitet das Register 100 als siebenstufiger Schieberegistergenerator,
während das Register 102 als sechsstufiger Schieberegistergenerator arbeitet. Im Betriebszustand 3
(Mode 3) sind die Register 100 und 102 als ein fünfzehnslufiger Schieberegistergenerator maximaler
Länge geschaltet, während im Betriebszustand 4 (Mode 4) die Register 100 und 102 als sechzehnstufiges
Umlaufregister arbeiten.
Im Vorbereitungsbetrieb sind die Register 100 und 102 als sechzehnstufiges Umlauiregister geschaltet,
wobei eine digitale »1« in das Register gepreßt wird, um zu verhindern, daß dieses durch die gesamten binären
»0« »hängenbleibt«. Im Leerlaufbetrieb sind die Register 100 und 102 in der gleichen Weise wie im
Arbeitsbetrieb 3 geschaltet, so daß ein fünfzehnstufiger Schieberegistergenerator vorhanden ist.
Bei der Beschreibung des Kodegenerators an Hand von Fig.3 werden eine Anzahl von Eingangs- und
Ausgangssignale beschrieben. Um das Verständnis der Schaltungsanordnung zu erleichtern sind die Symbole
für diese Signale im folgenden erklärt:
PLC — Vorbereitungs- und Ladebetrieb beendet
RK — Anforderung des Schlüssels
PVT — Verschlüsselter Betrieb
P — Vorbereitungsbetrieb
FC — schnei'erTakt
COPP — Schaltet den Nur-Lese-Speicher (ROM) dem
System zu und von ihm ab.
SWL — Lieferung der Ladung von den Wahlschaltern 36
LOAD— Eingeben der Tageskodierung vom Schaltpult
CGD — Kodegenerator-Daten (laden oder vorbereiten)
IP — Beginn der Vorbereitung
RP — Aufnahme der Vorbereitung
FSS — Sicherstellung, daß die Register durch mehr als sieben aufeinanderfolgende Nullen nicht
»hängen bleiben«
PD — Vorbereitungsdaten
KEY — Ausgangsstrom von Zufall-Schlüsselsignalen
Gemäß Fig. 3 sind Und Gatter 110 bis 118 mit dem Eingang eines Oder-Gatters 120 verbunden, um eine
Betriebssteuerung für das Register 100 zu liefern. Der Ausgang des Gatters 120 liegt an einem Eingang eines
Exklusiv-Oder-Gatters 122, welches mit einer Klemme des Registers 100 verbunden ist. Die CGD- und
/?P-Signale werden von der externen Steuerung 48 direkt den Eingängen des Und-Gatters 116 zugeführt.
Das /P-Signal gelangt zu einem Eingang eines Und-Gatters 124, dessen Ausgang mit einem Oder-Gatter
126 verbunden ist Der Ausgang dieses Gatters liegt am Eingang des Gatters 118. Die Ausgänge der
Und-Gatter 130 und 134 und des Oder-Gatters 136 sind jeweils mit Eingängen der Gatter 110,112,114 und 126
verbunden, um eine Zufallsbetrieb-Steuerung für das Register 100 zu liefern.
Die Und-Gatter 140 bis 144 und die Oder-Gatter 146
bis 148 erhalten Eingangssignale von den Betriebssteuergattern 130 bis 136, um über das Exklusiv-Oder-Gatter
150 die verschiedenen Betriebszustände des Registers 102 zu steuern. Eingangssignale für die
Betriebssteuerung werden außerdem einem Oder-Gatter 152 und einem Und-Gatter 154 zugeleitet, um den
Betrieb des Registers 100 zu steuern. In gleicher Weise erhält das Oder-Gatter 156 ein BetriebEsteuer-Eingangssignal,
und es ist mit einem Und-Gatter 158 verbunden, so daß sich eine zusätzliche Betriebssteuerung
für das Register 102 ergibt.
Die Betriebssteuerung für die Register 100 und 102 wird von den Zufalls-Ausgangssignalen des Betriebssteuerregisters 108 abgeleitet. Diese Ausgangssignale
steuern die Zustände der Flip-Flops 160 und 162. Die Q-
und (^-Klemmen des Flip-Flops 160 sind direkt mit den
Eingängen der Gatter 130, 132 und 134 sowie über ein
Und-Gatter 164 mit dem Eingang des Gatters 136 verbunden. Die Q- und (^-Klemmen des Flip-F!ops 162
liegen unmittelbar an den Eingängen der Gatter 130, 132 und 134 sowie über ein Und-Gatter 164 am Eingang
des Oder-Gatters 136. Die PLC- und ÄK-Signale
werden der Cß-Klemme des Flip-Flops 160 über ein Und-Gatter 166 zugeführt.
Das Laderegister 104 ist so geschaltet, daß es die Tageskodierung von den Wahlschaltern 136 aufnimmt,
welche unmittelbar mit den Eingängen 170 des Registers 104 verbunden sind. Die binär kodierten
Wahlschalter werden von Hand betätigt, um eine Einstellung auf die binären Zahlen 0 bis 7 an den
Eingängen 170 zu erhalten. )i:de aufeinander folgende
Gruppe von drei Eingängen 170 weist eine Binärzahl auf. Wird beispielsweise die iSinärzahl J mit dem ersten
Wahlschalter eingestellt, so wird die Binärzahl 001 an den ersten drei Eingängen des Registers 104 eingestellt.
Durch richtigen Betrieb der Wahlschalter 36 werden fünf Binärzahlen aus drei Bit in das Register 104
eingegeben.
Es ist auch möglich, das Laderegister 104 unmittelbar
von dem Schaltpult des Fernschreibers zu speisen, indem man diese Schaltpullinformation dem CCD-Eingang
zuführt und über das Und-Gatter 182 und das Oder-Gatter 184 zum Serieneingar.g des Registers 104
leitet. Man erkennt, daß eine große Anzahl unterschiedlicher Kodierungen zu Anfang in das Register 104
eingegeben werden können. Ferner ist zu erkennen, daß durch Vergrößerung der Kapazität des Laderegisters
104 sowie der übrigen Register der Anordnung ein Betrieb mit größeren Digitalworten möglich ist,
wodurch sich eine zusätzliche Komplexität und Sicherheit ergibt.
Das Und-Gatter 176 ermittelt den Zustand der Q 1-Klemme des Registers 100, um sicherzustellen, daß
das Register eine binäre »1« erhält, bevor die Anordnung in den Vorbereitungsbetrieb gelangt. Der
Ausgang des Gatters 176 steuert die /-Klemme eines Flip-Flops 178. Die <?-Klemme des Flip-Flops 178
erzeugt ein Vorbereitungssteuersignal, welches einem Eingang des Oder-Gatters 172 zugeführt wird.
Die im Laderegister 104 enthaltene Information muß in Serienbetrieb in das Register 106 für die Tageskodierung
übertragen werden. Das Ausgangssignal des Registers 104 wird einem Eingang eines Und-Gatters
180 zugeführt, das von dem Vorbereitungszustandssignal
von der (J-Klemme des Flip-Flops 178 gesteuert
wird. Das LOAD-Signal wird einem Eingang eines
Und-Gaiters 182 zugeleitet. Die Ausgangssignale der Gatter 180 und 182 gelangen durch ein Oder-Gatter 184,
welches zur Steuerung des Registers 104 dient. Das Ausgangssignal des Und-Gatters 180 wird durch ein
Oder-Gatter 188 geführt, welches mit dem Eingang des Registers 106 verbunden ist.
Die Einstellklemme des Registers 104 liegt am Ausgang eines Und-Gatters 190, welches das SlVL-Signal
aufnimmt. Die andere Klemme des Gatters 190 liegt an der Einstellklemme des Registers 106. Die
Tageskodierungsinformation, die zunächst in das Laderegister 104 eingegeben wurde, kann in Serie über die
Gatter 180 und 188 in das Register 106 für die Tageskodierung übertragen werden. Gleichzeitig gelangt
die Information vom Register 104 über die Gatter 180 und 184 zurück zum Eingang des Registers 104. Auf
diese Weise wird nach dem Einbringen in das Register 104 kein zusätzliches Einbringen mehr benötigt bis die
Tageskodierung geändert werden soll, um eine vom Bedienungspult aus eingegebene Tageskodierung zu
verwenden.
Die Q\4- und (?17-Klemmen des Registers 106 für
■; die Tageskodicrung werden mittels eines Exklusiv-Oder-Gatters
194 nach Art einer Modulo-2-Addition zusammengefaßt. Das Ausgangssignal des Gatters 194
wird dem Eingang eines Gatters 1% zugeführt, dessen Ausgang an dem Eingang des Gatters 188 liegt. Das
κι Register 106 kann somit als ein Schieberegistergenerator
maximaler Länge geschaltet werden, um in Abhängigkeit von der Tageskodierung zu arbeiten. Die
(?7-Klemme des Registers 106 ist mit einem Eingang eines Und-Gatiers 198 und über einen Inverter 200 mit
is dem Eingang eines Und-Gatters 202 verbunden,
welches drei Eingänge aufweist.
Die (?5-Klemme des Registers iOO ibt an einen
Eingang eines Und-Gatters 204 und über einen Inverter 206 an einen Eingang des Gatters 202 angeschlossen.
Die Q S- Klemme des Registers 102 liegt am Eingang des Gatters 202 und über einen Inverter am Eingang des
Gatters 204. Die Ausgangssignale der Gatter 198. 202 und 204 werden den Eingängen eines Oder-Gatters 208
zugeführt, dessen Ausgangssignal an ein Flip-Flop 210
j-, und den Eingang eines Exklusiv-Oder-Gatters 212 gelangt.
Die CORP- und flOM-Signale werden über ein
Und-Gatter 214 dem zweiten Eingang des Exklusiv-Oder-Gatters 212 zugeleitet. Die Anordnung ROM
in enthält einen Nur-Lese-Speicher, der wahlweise dem
Kodegenerator zugeschaltet wird, falls eine Vergrößerung der Zufallsverteilung gewünscht ist. Bei einem
praktischen Ausführungsbeispiel weist der Nur-Lese-Speicher eine kleine Einschubeinheit auf, die in den
j-, hinteren Teil des Gehäuses der Verschlüsselungseinrichtung
(Fig. 1) eingesteckt werden kann, leder Benutzer kann eine eindeutige Kodierung verwenden,
um den Nur-Lese-Speicher zu verschlüsseln, um damit gegebenenfalls eine Individualisierung der Verschlüsselungseinheiten
zu erreichen. Die (^-Klemme des Flip-Flops 210 erzeugt das zufällige KEK-Signal zur
Zufuhr zur Schlüssel-Kodierschaltung 42 gemäß F i g. 2.
Die Gatter 198, 202, 204 und 208 arbeiten als
nicht-lineare Kombinationslogik zur Erzeugung eines
A=, kombinierten Logik-Ausgangssignals (CLO). welches
das wirkliche Schlüsselbit darstellt, das vom Flip-Flop 210 geliefert wird. Die nicht lineare Kombinationslogik
ist entsprechend einem Karnaugh-Diagramm geschaltet,
das die gleiche Anzahl von Einsen und Nullen
so aufweist, so daß die Wahrscheinlichkeitsverteilung im /C£K-Ausgangssignal für eine Eins und eine Null gleich
ist. Das Flip-Flop 210 verhindert ein übermäßiges Rauschen im Schlüssel-Ausgangssignal.
Das ÄK-Signal wird über ein Oder-Gatter 220
geleitet, das mit der Einstellklemme eines dreistufigen, voreinstellbaren Binärzählers 222 verbunden ist Die
QS- und (?7-Klemmen des Registers 108 sind mit den
Eingängen des Zählers 222 verbunden, um sicherzustellen, daß dieser immer mindestens ein »0«-Eingangssignal
hat. Der Zähler 222 dient zur Erzeugung einer willkürlichen Anzahl von Schritten zwischen den
SchlüFseibits, welche von der Anordnung gemäß F i g. 3 erzeugt werden. Diese willkürliche Anzahl liegt
zwischen 4 und 7 Schritten und hängt vom Zustand an den Klemmen Q5 und Q7 des Registers 108 ab. Die
Q1-, Q 2- und <?3-Klemmen des Zählers 222 sind an das
Und-Gatter 226 angeschlossen, welches das Vorhandensein einer binären 7 (oder drei digitaler Einsen) im
Zähler 222 anzeigt.
Das Gatter 226 ist zur Steuerung über einen Inverter 228 mit einem Und-Gatter 230 verbunden, das
außerdem das FC-Signal aufnimmt. Das FC-Signal gelangt auch an einen Eingang eines Und-Gatters 232,
dessen Ausgang mit einem Oder-Gatter 234 verbunden ist. Der zweite Eingang des Gatters 232 liegt am
Eingang eines Oder-Gatters 236. Das Ausgangssignal des Gatters 230 wird einem Und-Gatter 238 zugeführt,
dessen Ausgang mit dem Gatter 234 verbunden ist.
Die RK- und PC-Signale werden den Eingängen eines Und-Gatters 240 zugeleitet, dessen Ausgang an das
Gatter 234 angeschlossen ist. Die Gatter 232, 234, 238 und 240 steuern den Betrieb des Systemtaktes sowohl
im Leerlauf als auch im Kodier- und Vorbereitungsbetrieb, und liefern Taktimpulse für den Betrieb der
Anordnung in den verschiedenen Zuständen.
Das PVT-Signal wird einem Eingang eines Und-Gatters
250 zugeleitet, dessen Ausgang mit den Eingängen der Gatter 132,134 und 164 verbunden ist. Dieses Signal
gelangt außerdem direkt an den Eingang eines Und-Gatiers 252 und über einen Inverter 254 an einen
Eingang des Gatters 236. Das Vorbereitungssignal wird über einen Inverter 256 einem anderen Eingang des
Gatters 252 zugeführt.
Die Ausgangsklemmen des Registers 102 sind über eine Anzahl von Invertern 260 mit den Eingängen eines
Und-Gatters 262 verbunden. Das Ausgangssignal dieses Gatters 262 enthält das FSS-Signal, welches sicherstellt,
daß nicht mehr als sieben aufeinander folgende Nullen im Ausgangssigna! des Registers 102 vorhanden sind.
Das /P-Signal wird einem Und-Gatter 270 zugeleitet, das das PD-Signal erzeugt, welches die Vorbereitungsinformation für die entfernte Verschlüsselungseinrichtung
ist. Das Ausgangssignal des Registers 102 und des Flip-Flops 178 wird ebenfalls einem Eingang des
Gatters 270 zugeleitet.
Zu Beginn des Betriebes des Zufalls-Kodegenerators gemäß Fig.3 wird die Tageskodierung in der
vorstehend beschriebenen Weise entweder vom Bedienungspult des Fernschreibers über die Gatter 182 und
184 oder durch Betätigung der Wahlschalter 36 in das Laderegisler 104 eingegeben. Werden die Wahlschalter
benutzt, so führen die 5WL-lmpulse fünf Zeichen aus jeweils drei Bit in das Register 104 ein, so daß dieses die
Tageskodierung enthält.
Während dieser Zeit werden die Register 100 und 102 als fünfzehnstufige Schieberegister im Leerlauf betrieben
und lassen so das Ausgangssignal vom Register 100 in das Register 102 und das Ausgangssignal des
Registers 102 in das Register 100 umlaufen. Im Anfangs-Vorbereitungsbetrieb unterbricht das /P-Signal
den Leerlauf der Register 100 und 102, und die im Register 102 enthaltene Digitalinformation wird von der
Klemme C? 8 des Registers 102 über die Gatter 118,120
und 122 dem Eingang des Registers 100 zugeführt. Die ersten fünfzehn Bits, die auf diese Weise dem Register
100 zugeführt werden, enthalten die Zufalls-Vorbereitungsdaten. Diese werden dem Register 100 vom
Register 102 getaktet durch die PC-und /P-Signale zugeleitet
Außerdem werden während des Anfangs-Vorbereitungsbetriebes
die im Register 104 vorhandenen Daten für die Tageskodierung serienmäßig über die Gatter 180
und 188 in das Register 106 verschoben. Das Gatter 180 wird durch das Vorbereitungssignal P gesteuert, das
dem Flip-Flop 178 zugeführt wird. Außerdem laufen die Daten für die Tageskodierung durch die Gatter 180 und
184 zurück in das Laderegister 104, um zu verhindern, daß eine erneute Eingabe erforderlich wird, wenn nicht
die Tageskodierung geändert werden soll.
Man erkennt, daß die vorliegende Anordnung automatisch ein Zufalls-Vorbereitungssignal erzeugt, da
die Register 100 und 102 während des Leerlaufbetriebes anfänglich einen Umlauf in Form eines fünfzehnstufigen
Schieberegistergenerators maximaler Länge bilden. Wird der Leerlaufbetrieb beendet, so haben die
fünfzehn im Register 102 enthaltenen Bits willkürliche Bedeutung. Wird der Kodegenerator im Anfangs-Vorbereitungsbetrieb
(IP) betrieben, so werden die Vorbereitungsdaten als PD-Signal über das Gatter 270
geleitet. Das PD-Signal wird von einer entsprechenden Verschlüsselungseinrichtung aufgenommen, die im
Empfangsvorbereitungsbetrieb arbeitet, um eine Synchronisierung des Betriebes der beiden Verschlüsselungseinrichtungen
zu erhalten.
Wenn der Zufalls-Kodegenerator gemäß Fig. 3 im Aufnahme-Vorbereitungsbetrieb (RP) arbeitet, so wird
das dem Gatter 124 zugeführte /P-Signal weggeschaltet, wodurch das Ausgangssignal des Registers 102 nicht
zum Register 100 zurückgeführt wird, sondern lediglich aus dem Ausgang des Registers 102 herausgeschoben
wird. Die Vorbereitungsdaten (PD), die fünfzehn von der entfernten Verschlüsselungseinrichaung übermittelte
Vorbereitungsbits enthalten," werden als Eingangssignale, etwa als CCD-Signal durch die Gatter 116, 120
und 122 geführt, um in den Registern 100 und 102 als Vorbereitungsdaten gespeichert zu werden. Auf diese
Weise werden die Register 100 und 102 beider Verschlüsselungseinrichtungen beide mit den gleichen
Vorbereitungsdaten gefüllt. Dadurch beginnen die Zufalls-Kodegeneratoren beider Verschlüsselungseinrichtungen
ihren Betrieb mit dem gleichen Tageskodierungseingangssignal und den gleichen Vorbereitungsdaten
und erzeugen danach weiterhin identische Zufallsfolgen von digitalen Schlüsselsignalen.
Um sicherzustellen, daß die Register 100 und 102 korrekt vorbereitet werden, wird der Klemme Q 8 des
Registers 102 eine digitale »1« zugeführt. Um dieses zu erreichen, darf der Kodegenerator nicht für den
Vorbereitungsbetrieb angelassen werden, bevor nicht eine digitale »1« an der Klemme
<?1 des Registers 100 festgestellt worden ist. Wurde diese »1« festgestellt,
nachdem fünfzehn Schritte nach dem Empfang der Vorbereitungsinformation vergangen sind, so befindet
sich die Klemme Q 8 des Registers 102 immer im Zustand der »1«.
Die Anzeige einer digitalen »1« an der Klemme Q1
des Registers 100 wird mittels des Gatters 176 und des Flip-Flops 178 erreicht. Das Signal P, das dem Gatter
176 zugeführt wird, wird positiv, um das Gatter 176 zu aktivieren sobald an der Klemme Q1 des Registers 100
eine digitale »1« auftritt. Dadurch wird der /-Eingang des Flip-Flops 178 positiv und der nächste schnelle
Taktimpuls schaltet das Flip-Flop 178 um. Dadurch wird
das Signal PC von der φ-Klemme des Flip-Flops 178
erzeugt um den Generator in der. Vorbereitungsbetrieb übergehen zu lassen. Das Flip-Flop 178 bjeibt in dem
genannten Zustand solange wie das P-Signal positiv ist
Um die Anordnung in den Vorbereitungsbetrieb zu bringen wird das Signal PVT atm Gatter 250 und das
Signal P dem Gatter 176 von der Schaltung gemäß F i g. 2 zugeführt Trifft das Signal P ein, so wird das
Gatter 176 aktiviert um die Rückstellung des Flip-Flops 178 zu schalten. Sobald an der Klemme QX des
Registers 100 eine digitale »1« auftritt wird das Gatter
176 aktiviert, um den Eingang des Flip-Flops 178 in einen positiven Zustand zu bringen. Der nächste
schnelle Taktimpuls (FC) schaltet dann das Flip-Flop 178 »ein«, um dadurch die gesamte Anordnung in den
Vorbereitungsbetrieb übergehen zu lassen.
Während der Zeit, in der die Anordnung im Vorbereitungsbetrieb ist und das Flip-Flop 178 eingeschaltet
ist und im Vorbereitungszustand arbeitet, wird das FSS-Signal unterbrochen und beeinflußt daher nicht
die Daten in der Anordnung. Das FSS-Signal kann nur wirksam werden, wenn die Anordnung Daten verschlüsselt,
nachdem der Vorbereitungszustand erreicht ist.
Es sei angenommen, daß die Anordnung gemäß F i g. 3 Daten kodiert und daß die entfernte, dekodierende
Verschlüsselungseinrichtung mit den Vorbereitungsdaten genau synchronisiert worden ist, worauf dann
beide Kodegeneratoren mit der Erzeugung willkürlicher Schlüsseldaten beginnen. Ist der Vorbereitungsbetrieb
beendet, so wird das Register 106 ein siebenzehnstufiger Schieberegistergenerator, wobei das Exklusiv-Oder-Gatter
194 die QU- und (?17-Ausgänge des Registers 106 zusammenfaßt und die Daten über das
Gatter 188 in das Register 106 zurückleitet. Somit wirkt das Register 106 während aller Kodisrvorgänge als
maximaler Schieberegistergenerator.
Die Gatter 198, 202, 204 und 208 arbeiten als nicht-lineare Kombinationslogik, um die von den
Registern 100, 102 und 106 erzeugten linearen Ausgangsdaten in nicht-linearer Weise zusammenzufassen
und dadurch ein nicht-lineares willkürliches Signal CLO zu erzeugen, das zur Erzeugung von Schlüsselsignalen
dem Flip-Flop 210 zugeführt wird. Wie vorstehend bereits erwähnt, arbeitet die nicht-lineare
Kombinationslogik gemäß einem Karnaugh-Diagramm, welches so aufgebaut ist, daß es die gleiche Anzahl von
Einsen und Nullen enthält, um eine gleichmäßige Wahrscheinlichkeit für das Auftreten einer Eins oder
einer Null zu erhalten. Diese nicht-lineare Kombination von Ausgangssignalen einer Vielzahl von willkürlich
erzeugten linearen Schaltkreisen bildet ein sehr sicheres, willkürliches Ausgangssignal für die Anordnung.
Ein Merkmal der Anordnung besteht darin, daß der Betriebszustand des Betriebssteuerregisters 108 verwendet
wird, um sowohl die Wiederherstellung des Inhaltes der Register 100 und 102 als auch des
dreistufigen voreinstellbaren Binärzählers 222 zu steuern. Das CLO-Ausgangssignal wird direkt vom
Ausgang des Gatters 208 über das Gatter 212 dem Eingang des Registers 108 zugeführt. In einigen Fällen
ist es erwünscht, den Nur-Lese-Speicher (ROM) zu benutzen, um das Eingangssignal des Registers 108
gemäß einer Modulo-2-Addition durch das Gatter 212
weiter willkürlich zu verändern. Wie vorstehend bereits erwähnt, arbeiten die Flip-Flops 160 und 162 als
Speicher für den Zustand der Klemmen Q1 und Q 2 des
Registers 108. Diese Flip-Flops werden gemäß dem Ä/k-Signal getaktet Die Ausgangssignale der Flip-Flops
160 und 162 entsprechen somit der letzten willkürlichen Bit-Folge wie sie vom KEY-S\gaa\ erzeugt wurde. Die
Ausgangssignale der Flip-Flops 160 und 162 werden zur Steuerung der Betriebssteuergatter 130 bis 136 verwendet,
um den Betriebszustand der Register 100 und 102 zu bestimmen.
Die vier möglichen Betriebsweisen der Register 100 und 102 wurden vorstehend bereits beschrieben. Somit
stellen die Ausgangssignale der Flip-Flops 160 und 162 willkürlich die Register 100 und 102 als getrennte
Schieberegistergeneratoren, als ein einzelner großer Schieberegistergenerator oder als ein einzelnes Umlaufschieberegister
ein. Dieses Willkürmerkmal der Anordnung dient zur Erzeugung eines besonders sicheren,
willkürlichen Stroms von Schlüsselsignalen.
Ein weiteres Merkmal der Erfindung besteht darin, daß die willkürlichen digitalen Bits, die an den Klemmen
Q 5 und Q 7 des Registers auftreten, zur Steuerung des Betriebes des dreistufigen voreinstellbaren Binärzählers
ίο 222 verwendet werden. Dieser Zähler 222 dient zur
Erzeugung einer willkürlichen Anzahl von Schritten, die die Kodegeneratoranordnung zwischen der Erzeugung
der Kodebits durchläuft. Mit anderen Worten, der Kodegenerator durchläuft nicht nur einen einzelnen
Schritt in jedem Register zwischen der Erzeugung der Schlüsselbits, sondern eine willkürliche Anzahl von
Schritten. Diese willkürliche Anzahl liegt abhängig vom Zustand der Klemmen Q5 und Q7 des Registers 108
zwischen vier und sieben Schritten. Die Zahl der willkürlichen Schritte kann vergrößert werden, indem
man den Zähler 222 vergrößert.
Im Betrieb zeigt der Λ/ί-Impuls dem Kodegenerator
an, daß ein anderes Schlüsselbit benötigt wird. Die Erzeugung des Ä/C-Signals läßt den Zähler 222 in seinen
drei Stufen den Zustand der Klemmen Q5 und Q7 des
Registers 108 aufnehmen. Die dritte Klemme des Zählers 222 hat immer eine Null-Einstellung, um
sicherzustellen, daß dann, wenn die beiden anderen Klemmen auf Eins gestellt werden, der Zähler 222
mindestens vier Schritte durchläuft. Nachdem der /?K-Impuls angezeigt hat, daß ein Schlüsselbit geliefert
werden soll, erzeugt der Zähler 222 entweder vier, fünf, sechs oder sieben Impuls»*. Diese Impulse werden
gleichzeitig den Registern 100, 102, 106 und 108 zugeführt, damit jedes dieser Register die vier, fünf,
sechs oder sieben Schritte durchläuft.
Im Betrieb des Zählers 222 werden seinen ersten beiden Klemmen willkürliche Zahlen zugeführt, während
die dritte Klemme auf Null gehalten wird. Das Gatter 220 taktet die Vorbereitungszustands- und
/?K-Signale in den Zähler 222. Solange diese Signale
vorhanden sind, wird die Voreinstellung des Zählers hochgehalten, um den Zähler am Weiterschalten zu
hindern. Somit wird also der Zähler 222 sobald die Vorbereitungszustands- oder ΛΚ-Signale enden mit der
Binärzahl voreingestellt, die den Zuständen an den Klemmen Q 5 und Q 7 des Registers 108 entsprechen,
und er durchläuft automatisch die Zahl von Schritten, die erforderlich sind, um alle »1« in den Zähler zu
bringen.
Die richtige Anzahl der Schritte wird dadurch sichergestellt, daß das Gatter 226 den Zustand der drei
Ausgänge des Zählers 222 anzeigt Wenn die Ausgänge des Zählers alle eine digitale »1«
aufweisen, sperrt das Gatter 226 das Gatter 230, wodurch dann das schnelle Taktsignal (FC) beendet
wird. Dieses schnelle Taktsignal ist ein schneller Taktimpuls von der Steuerung gemäß Fig.2. Das
Gatter 230 taktet diesen Impuls in den Zähler 222, um zwischen den Schlüsselbits eine willkürliche Anzahl von
Schritten zu erzeugen.
Befindet sich die Anordnung nicht im Vorbereitungszustand oder im Kodierzustand, so läßt das Gatter 136
die Register 100 und 102 im Leerlaufzustand arbeiten.
Ferner arbeitet das Signal kurzzeitig im Leerlaufzustand innerhalb der Umschaltzeit in den Vorbereitungszustand,
uno das Flip-Flop 178 schaltet, um vor der Vorbereitung eine willkürliche Verteilung zu erzeugen.
Das Gatter 240 wird für die Taktung der Anordnung im Vorbereitungsbetrieb aktiviert. Das Gatter 238
aktiviert den Taktbetrieb der Anordnung für den Kodierzustand. Das Gatter 232 aktiviert den Takt für
den Betrieb der Anordnung im Leerlauf, wobei die Register 100 und 102 unmittelbar unter dem Einfluß des
FC-Signals arbeiten.
Ein anderes Merkmal der Erfindung besteht darin, daß die Schieberegister 100, 102 und 106 in einem
Zustand arbeiten, in dem sie keinen gemeinsamen Teiler haben. Somit sind während des Kodiervorganges in den
Betriebsarten 1 bis 4 die verschiedenen Längen der Schieberegister 100, 102 und 106 gleich 6, 7, 15, 16 und
17. Während der verschiedenen Betriebsweisen haben die Arbeitsperioden der Register keinen gemeinsamen
Teiler. Dieser Zustand stellt eine maximale Periode für den Schlüsselsignalstrom dar, welcher durch die
zusammengesetzten Schieberegistergeneratoren gemäß der Erfindung erzeugt wird.
Durch die Erzeugung des FSS-Signals durch das
Gatter 262 wird sichergestellt, daß die Register nicht wegen einer Gesamteinsteilung auf Null »hängenbleiben«.
Sind die ersten sieben Stufen des Registers 102 Null, so bringt das FSSSignal beim nächsten Taktimpuls
eine Eins an den Eingang des Registers 102.
ι Durch die nicht-lineare Kombination der linearen
Ausgangssignale der Schieberegistergeneratoren gemäß der Erfindung erhält man ein besonders sicheres
und willkürliches Ausgangssignal. Der Nur-Lese-Speicher (ROM) stellt eine sehr flexible Möglichkeit für die
in Erhöhung der Sicherheit des willkürlichen Signals dar.
Die willkürliche Wiederherstellung der Verbindung und der Betriebsweise der Register 100,102 und 106 ergibt
eine besonders willkürliche und sichere Schlüsselbiterzeugung der Anordnung. Außerdem stellt die willkürli-
ir) ehe Anzahl von Schritten, die die Register zwischen der
Erzeugung der Schlüsselbits durchlaufen, eine zusätzliche willkürliche Verteilung für die Schlüsselausgangssignale
dar. Die Tageskodierung kann einfach und sicher durch die Verwendung von Wahlschaltern 36 geändert
werden, oder sie kann gegebenenfalls direkt mit dem Bedienungspult eingegeben werden.
Hierzu 2 Blatt Zeichnungen
Claims (7)
- Patentansprüche:!. Zufallskodegenerator mit einer Anzahl von Schieberegistern für die Erzeugung digitaler Zufallssignale, wobei die Arbeitsperioden der Schieberegister keinen gemeinsamen Teiler haben, und die digitalen Zufallssignale in einer Koinbinationsschaltung zur Erzeugung statistischer digitaler Schlüsselsignale zusammengefaßt werden, dadurch gekennzeichnet, daß die Schieberegister (100, 102) während der Erzeugung der Zufallssignale zur Bildung unterschiedlicher Registerlängen willkürlich miteinander verbindbar sind, und daß diese Verbindungen der Schieberegister (100, 102) außerdem während der Erzeugung der Zufallssignale automatisch in willkürlicher Weise veränderbar sind.
- 2. Zjifallskodegenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Arbeitsperioden der Schieberegister (100,102) in jeder Zusammenschaltung zu Registern keinen gemeinsamen Teiler haben.
- 3. Zufallskodegenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Schieberegister (100, 102) zur Bildung von Schieberegistergen jratoren zusammenschaltbar sind.
- 4. Zufallskodegenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Schieberegister (100, 102) zu einem Ringbetrieb zusammenschaltbar sind.
- 5. Zufallskodegenerator nach Anspruch 1, gekennzeichnet durch einen Zähler (222), der die Anzahl der Schritte in den Schieberegistern (100,102) zwischen der Erzeugung aufeinanderfolgender digitaler Zufallssignale in willkürlicher Weise steuert.
- 6. Zufallskodegenerator nach Anspruch 5, dadurch gekennzeichnet, daß der Zähler (222) ein Binärzähler mit Zufallssignalansteuerung ist.
- 7. Zufallskodegenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Schieberegister (100, 102) zur Erzeugung langer Folgen von digitalen Zufallssignalen als Schieberegister maximaler Länge verbindbar sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13432071A | 1971-04-15 | 1971-04-15 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2154019A1 DE2154019A1 (de) | 1972-11-09 |
DE2154019B2 true DE2154019B2 (de) | 1981-02-26 |
DE2154019C3 DE2154019C3 (de) | 1981-12-10 |
Family
ID=22462819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2154019A Expired DE2154019C3 (de) | 1971-04-15 | 1971-10-29 | Zufallskodegenerator |
Country Status (9)
Country | Link |
---|---|
US (1) | US3781473A (de) |
CA (1) | CA950360A (de) |
CH (1) | CH572688A5 (de) |
DE (1) | DE2154019C3 (de) |
FR (1) | FR2133395A5 (de) |
GB (1) | GB1361850A (de) |
IT (1) | IT939641B (de) |
NL (1) | NL7115278A (de) |
NO (1) | NO142797C (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4004089A (en) * | 1975-02-28 | 1977-01-18 | Ncr Corporation | Programmable cryptic device for enciphering and deciphering data |
US4166922A (en) * | 1975-04-14 | 1979-09-04 | Datotek, Inc. | Multi-mode digital enciphering system with repeated priming sequences |
US4133974A (en) * | 1976-11-05 | 1979-01-09 | Datotek, Inc. | System for locally enciphering prime data |
DE2706421C2 (de) * | 1977-02-16 | 1979-03-15 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Einstellen von Schlüsseltextgeneratoren in Chiffriergeräten |
US4202051A (en) * | 1977-10-03 | 1980-05-06 | Wisconsin Alumni Research Foundation | Digital data enciphering and deciphering circuit and method |
FR2477344B1 (fr) * | 1980-03-03 | 1986-09-19 | Bull Sa | Procede et systeme de transmission d'informations confidentielles |
US5428686A (en) * | 1981-09-28 | 1995-06-27 | The United States Of America As Represented By The Direrctor Of The National Security Agency | Secure communication system having long-term keying variable |
WO1984000457A1 (en) * | 1982-07-15 | 1984-02-02 | Light Signatures Inc | Private communication system |
US4688257A (en) * | 1984-07-17 | 1987-08-18 | General Electric Company | Secure wireless communication system utilizing locally synchronized noise signals |
US4802217A (en) * | 1985-06-07 | 1989-01-31 | Siemens Corporate Research & Support, Inc. | Method and apparatus for securing access to a computer facility |
ATE85439T1 (de) | 1985-06-07 | 1993-02-15 | Siemens Ag | Verfahren und anordnung zur sicherung des zugriffs zu einer rechenanlage. |
US4860353A (en) * | 1988-05-17 | 1989-08-22 | General Instrument Corporation | Dynamic feedback arrangement scrambling technique keystream generator |
SE470242B (sv) * | 1992-05-12 | 1993-12-13 | Ericsson Telefon Ab L M | Anordning för generering av slumptal |
US5297207A (en) * | 1993-05-24 | 1994-03-22 | Degele Steven T | Machine generation of cryptographic keys by non-linear processes similar to processes normally associated with encryption of data |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL225293A (de) * | 1957-02-26 | |||
DE1237366B (de) * | 1961-08-18 | 1967-03-23 | Gretag Ag | Verfahren zur Ver- und Entschluesselung von impulsfoermig uebertragenen Nachrichten |
US3522374A (en) * | 1966-06-17 | 1970-07-28 | Int Standard Electric Corp | Ciphering unit |
-
1971
- 1971-04-15 US US00134320A patent/US3781473A/en not_active Expired - Lifetime
- 1971-10-18 FR FR7137279A patent/FR2133395A5/fr not_active Expired
- 1971-10-20 GB GB4872371A patent/GB1361850A/en not_active Expired
- 1971-10-21 IT IT53620/71A patent/IT939641B/it active
- 1971-10-29 DE DE2154019A patent/DE2154019C3/de not_active Expired
- 1971-11-05 NL NL7115278A patent/NL7115278A/xx not_active Application Discontinuation
-
1972
- 1972-03-21 NO NO914/72A patent/NO142797C/no unknown
- 1972-03-29 CA CA138,431,A patent/CA950360A/en not_active Expired
- 1972-03-30 CH CH474472A patent/CH572688A5/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE2154019C3 (de) | 1981-12-10 |
CH572688A5 (de) | 1976-02-13 |
NO142797B (no) | 1980-07-07 |
NO142797C (no) | 1980-10-15 |
CA950360A (en) | 1974-07-02 |
IT939641B (it) | 1973-02-10 |
GB1361850A (en) | 1974-07-30 |
NL7115278A (de) | 1972-10-17 |
US3781473A (en) | 1973-12-25 |
FR2133395A5 (de) | 1972-11-24 |
DE2154019A1 (de) | 1972-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1537062C3 (de) | Schlüsselgenerator | |
DE2154018C3 (de) | Anordnung zur digitalen Datenver- und Entschlüsselung | |
DE2510278C2 (de) | Pseudozufalls-Wortgenerator | |
DE2539109C2 (de) | Schaltungsanordnung zum Übertragen von digitalen Signalfolgen | |
DE2154019C3 (de) | Zufallskodegenerator | |
DE3208240C2 (de) | Serien-Parallel-Umsetzer | |
DE3618865A1 (de) | Maximallaengen-schieberegister-schaltfolge-generator | |
DE1512273A1 (de) | Chiffriereinheit fuer eine kryptographische Fernschreibanlage | |
DE1166822B (de) | Einrichtung zur Erzeugung eines phasenkodemodulierten Signals bei einem digitalen Datenuebertragungssystem | |
DE2840552C2 (de) | Digitales Übertragungssystem | |
DE2543880B2 (de) | Anordnung zum verschluesseln und entschluesseln einer nachricht | |
DE2004296C3 (de) | Sende- und Empfangseinrichtung mit Ver- und Entschlüsselung für Binärzeichen | |
DE2603843C2 (de) | Verfahren und Einrichtung zum Synchronisieren eines als Empfänger arbeitenden Entschlüsselungsgerätes mit einem als Sender arbeitenden Verschlüsselungsgerät | |
DE1205133B (de) | Einrichtung zur Verschluesselung einer impulsfoermigen Nachricht | |
DE1257843B (de) | Einrichtung zur Erzeugung von Schluesselimpulsfolgen | |
DE1227263B (de) | Schaltungsanordnung zur Umwandlung von in Speicherrelais in paralleler Form zwischen-gespeicherten binaercodierten Eingangs-informationen in eine Folge von binaercodierten Impulsserien | |
DE2154994A1 (de) | Schlüsselsignal-Erzeugersystem | |
DE1803062C1 (de) | Einrichtung zur Synchronisation von Zufallszeichengeneratoren | |
DE2058796B2 (de) | Verfahren und Einrichtung zur Synchronisation von Zufallszeichengeneratoren | |
DE2455477C3 (de) | Verfahren zur Sprachverschleierung durch zeitliches Vertauschen der Sprachabschnitte | |
DE2163105A1 (de) | Verfahren und schaltungsanordnung zum dekodieren und korrigieren eines sogenannten convolutional-code | |
DE2633516C3 (de) | Digitales Nachrichtensystem | |
DE1524884B2 (de) | Verfahren und Schaltungsanordnung zur Übertragung digitaler Nachrichten unter Bildung und Einfügung von Prüfbits | |
DE1537949A1 (de) | Schaltungsanordnung zur Chiffrierung und Dechiffrierung impulsfoermig uebertragener Nachrichten | |
DE2457791C1 (de) | Verfahren und Anordnung zur stufenweisen Ver- und Entschluesselung eines digitalen Signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |