DE2150533B2 - Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale - Google Patents

Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale

Info

Publication number
DE2150533B2
DE2150533B2 DE19712150533 DE2150533A DE2150533B2 DE 2150533 B2 DE2150533 B2 DE 2150533B2 DE 19712150533 DE19712150533 DE 19712150533 DE 2150533 A DE2150533 A DE 2150533A DE 2150533 B2 DE2150533 B2 DE 2150533B2
Authority
DE
Germany
Prior art keywords
input signals
circuit
input
signals
transformers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712150533
Other languages
English (en)
Other versions
DE2150533A1 (de
DE2150533C3 (de
Inventor
Berthel Dipl.-Ing. 1000 Berlin Riemer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19712150533 priority Critical patent/DE2150533C3/de
Priority to SE1272072A priority patent/SE374632B/xx
Priority to CH1434372A priority patent/CH536581A/de
Priority to DD16602372A priority patent/DD100127A5/xx
Priority to FR7235181A priority patent/FR2155574A5/fr
Priority to AT856372A priority patent/AT319638B/de
Priority to NL7213546A priority patent/NL7213546A/xx
Publication of DE2150533A1 publication Critical patent/DE2150533A1/de
Publication of DE2150533B2 publication Critical patent/DE2150533B2/de
Application granted granted Critical
Publication of DE2150533C3 publication Critical patent/DE2150533C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

Das Hauptpatent 19 33 713 bezieht sich auf eine Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssigrale zu einem wechselspannungsförmigen Ausgangssignal, bei der die Eingangssignale getrennten Eingangsübertragern zugeführt und in deren Sekundärkreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden und bei der die gleichgerichteten Eingangssignale die einzelnen Sleucrpotentiale für eine nachgeschalti:te Transistor-Sperrschwingerschaltung mit Rüekkopplungsübertrager bilden und bei der die Impulsspannurg des Sperrschwingers über eine in den Sekundärkreis des Rückkopplungsiibertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird.
Eine derartige Schaltungsanordnung bildet die Grundlage für den Aufbau eines fehlersichcrcn Baustcinsystemes.
Die Bedingungen, die an ein solches System gestellt werden, bestehen darin, daß beim Auftreten eines Fehlers an Bauelementen, sei es durch Kurzschluß oder Unterbrechung, die Schaltungsanordnung jeweils >:ur sicheren Seite hin ausfällt. Das bedeutet, daß sie unabhängig von den anliegenden Eingangssignalen, im Fehlerfall stets fl-Signal am Ausgang führt.
Anwendung finden diese Schaltungen z. B. beim Aufbau von Majoritätslogiken. In der Fig. 1 ist eine derartige 2 aus 3 Abstimmschaltung in Form eines Blockschaltbildes dargestellt.
Die Majoritätslogik ist 3kanalig aufgebaut.
Die drei logischen Eingangssignale seien a, b. c und die Ausgangssignale A, B. C.
Es gilt dann folgende logische Beziehung:
A= Π = C = (a + b)(a+ c)(b + c).
In den Bausteinen PDbI, 62 und 63 werden die statischen Signale a. b, c in dynamische Signale umgewandelt, in den PS-Gliedern 71, 72, 73 werden hieraus wieder statische Signale erzeugt. In der Ebene zwischen diesen Bausteinen sind die aus ODER- und UND-Gliedern bestehenden Verknüpfungsglieder 81—86 angeordnet. Die Eingangssignale sind, wie beim fehlersicheren System üblich, durchgeschleift. Ein Auftrennen einer Leitung wird daher von der Fehlerüberwachung FÜW, die mit in die Schleife einbezogen ist, bemerkt.
Nicht bemerkt wird jedoch ein interner Defekt eines der ODER-Gatter, deren Schaltung in der F i g. 2 dargestellt ist. Die Wirkungsweise dieser Schaltung ist folgende:
Werden die Eingangsübertrager 3 und 4 gleichzeitig von wechselspannungsförmigen Eingangssignalen an EX und £2beaufschlagt,bzw.es liegt Eingangssignalan Fl oder an E2 an, so führt der Ausgang Λ ein wechselspannungsförmiges Ausgangssignal.
Die Eingangssignale werden auf der Sekundärseite
jo der Übertrager 3 und 4 durch die Dioden 31 und 32 in Verbindung mit Glättungskondensatoren 34 und 36 gleichgerichtet. Die itiuukiiviiäicii 33 und 35 bewirken eine zusätzliche Glättung der gleichgerichteten Eingangssignale. Sie dienen zusätzlich zur Entkopplung der
2> Eingänge E1 und E2 untereinander. Zur Spannungsstabilisierung der gleichgerichteten Eingangssignale ist an die Zuleitung zum Übertrager 5 des Sperrschwingers eine Zenerdiode j7 angeschaltet. Die Signale der Eingänge El und E2 wirken über die Primärwicklun-
)» gen 51 und 52 des Übertragers 5 auf die Basis und den Kollektor des Transistors 54, Basis und Emitter dieses Transistors sind über die Widerstände 55 und 56 mit Massepotential verbunden.
Durch den Transistor 54 fließt, bedingt durch die
)) Spannungsteilung der Widerstände 38 und 56 im Basiskreib, zunächst ein k'einer Kollektorstrom. Dieser Strom wird mit Hilfe der als Rückkopplungswicklung wirkenden Wicklung 51 im Basiskreis des Transisturs 54 schnell vergrößert. Die Höhe der Rückkopplungsspan-
4Ii nung bestimmt den maximal möglioien Kollektorstrom. Der Widerstand 55 dient zur Kollektorstrombegrenzung. Ist der Maximalwert erreicht, d. h. der Ausdruck
wird Null, so wird keine Spannung mehr in die
dl,, ti.
Primärwicklungen 51 und 52 des Übertragers 5 induziert, und der Transistor 54 schaltet in den .Sperrzustand. Dabei entsteht eine Rückschlagspannung entgegengesetzter Polarität. Hierauf wiederholt sich periodisch dieser Vorgang, d. h. der Transistor wechselt periodisch zwischen den Schalt/.ustänclen »Ein« und »Aus«, solange beide Eingangssignale bzw. eines der Eingangssignal an El und/oder E2 anstehen. Die g'eichgcrichtete Signalspannung wird somit in eine nahezu rechteckförmige Impulsspannung umgeformt und auf die Sekundärscite 53 des Übertragers 5 übertragen, wo sie nach Verstärkung durch den Transistor 57 dem Ausgang Λ zugeführt wird.
Eine Unterbrechung an den Punkten Λ oder Y läßt den oberen bzw. unteren Eingang unwirksam werden.
Da bei einem Einsatz des ODER-Gattcrs in der Majoritätslogik der F i g. 1 an beiden Eingängen des Gatters im ungestörten, fehlerfreien Betrieb das gleiche Signal liegt, kann der interne Fehler weder bei /.- noch bei O-Signal erkannt werden. Es ist denkbar, daß in der Schaltung nach Fig. I zwei von den Eingängen unwirksam werden. Fällt jetzt das Signal b aufgrund eines Defektes im Kanal b aus, so gibt die Majoritätslogik in zwei Kanälen falsche Signale aus. bei nur einem
aktiven Fehler, sie erfüllt also ihren Zweck nicht. Entsprechende Ausfälle lassen sich offensichtlich auch bei anderen Fehlerkombinationen erzeugen.
Aufgabe der vorliegenden Erfindung ist es deshalb, eine Vorsatzschaltung für ein ODER-Gatter der vorgenannten Art anzugeben, die gewährt, daß sich ein interner Defekt nicht nur auf einen Eingang auswirkt, so daß er für beide Eingänge passiv bleibt oder O-Signal am Ausgang bewirkt
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß weitere Eingangsübertrager mit jeweils zwei Sekundärwicklungen angeordnet sind, von denen je zwei zu verschiedenen Übertragern gehörende Sekundärwicklungen hintereinandergeschaltet auf getrennte Transistorverstärkerstufen führen, deren Ausgangssignale die Obertragereingänge des ODER-Gatters beaufschlagen.
Die Erfindung sei nachstehend an Hand des Schaltbildes der F i g. 3 näher erläutert.
In der Fig.3 sind die beiden Eingänge der Vorsatzschaltung mit el und e2 bezeichnet. Den Eingängen bind Übertrager 1,2 mit je einer Primärwicklung 11,21 und je zwei Sekundärwicklungen Ί2,13 bzw. 22, 23 zugeordnet. Von den Sekundärwicklungen der Übertrager 1 und 2 sind die Wicklungen 12 und 22 bzw. die Wicklungen 13 und 23 unter Zwischenschaltung der Widerstände 14 und 15 hintereinandergeschaltet und führen auf je eine Tr.jnsistorverstärkerstufe 16, 18, 19 bzw. 17,24,25.
Die Ausgänge der erfindungsgemäßen Vorsatzschaltung sind mit den Eingängen Ei und E2 des ODER-Gatters der F i g. 2 verbunden.
Da die Frequenzen der Eingangssignale Interferenzen erzeugen können, sind die Verstärkerstufen getrennt aufgebaut. In der einen Stufe werden die Spannungen addiert, in der anderen subtrahiert. Dadurch tritt bei Interferenzen immer nur in einem Zweig eine Auslöschung auf. Durch das nachgeschaltete logische ODER-Gatter ist gewährleistet, daß bei jeder beliebigen Phasen- und Frequenzbedingung ein exaktes Ausgangssignal erzeugt wird.
Die erfindungsgemäße Schaltungsanordnung besitzt somit zwei voneinander unabhängige Zweige, die erst nach der Gleichrichterstufe des ODER-Gatters im Sperrschwinger zusammengeführt werden. Wichtig ist hierbei, daß die beiden Zweige nicht je einem Eingang zugeordnet werden können, sonderr jeweils mit beiden Eingängen verbunden sind. Ein Defekt ir, einem Zweig kann sich daher nicht auf nur einen Eingang auswirken, sondern auf beide. Ein Defekt im Sperrschwinger des nachgeschalteten ODER-Gatters usw. wirkt sich ebenfalls auf die Funktion beider Eingänge aus.
Hierzu I Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal, bei der die Eingangssignale getrennten Eingangsübertragern zugeführt und in deren Sekundärkreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden und bei der die gleichgerichteten Eingangssignale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager bilden und bei der die Impulsspannung des Sperrschwingers über eine in den Sekundärkreis des Rückkopplungsübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird, nach Hauptpatent 19 33 713, dadurch gekennzeichnet, daß zur Realisierung einer Vorsatzscha'tung für ein logisches ODER-Gatter weitere Eingangsübertrager (1, 2) mit jeweils zwei Sekundärwicklungen (12, 13; 22, 23) angeordnet sind, von denen je zwei zu verschiedenen Übertragern gehörende Sekundärwicklungen (12, 22; 13, 23) hintereinandergeschaltet auf getrennte Transistorverstärkerstufen (16, 18, 19; 17, 24, 25) führen, deren Ausgangssignale die Übertra.nereingänge (El, J: 2) des Oder-Gatters beaufschlagen.
DE19712150533 1971-10-06 1971-10-06 Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale Expired DE2150533C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19712150533 DE2150533C3 (de) 1971-10-06 1971-10-06 Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
CH1434372A CH536581A (de) 1971-10-06 1972-10-02 Vorsatzschaltung für ein ODER-Gatter
SE1272072A SE374632B (de) 1971-10-06 1972-10-02
FR7235181A FR2155574A5 (de) 1971-10-06 1972-10-04
DD16602372A DD100127A5 (de) 1971-10-06 1972-10-04
AT856372A AT319638B (de) 1971-10-06 1972-10-05 Vorsatzschaltung für ein ODER-Gatter
NL7213546A NL7213546A (de) 1971-10-06 1972-10-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712150533 DE2150533C3 (de) 1971-10-06 1971-10-06 Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale

Publications (3)

Publication Number Publication Date
DE2150533A1 DE2150533A1 (de) 1973-04-12
DE2150533B2 true DE2150533B2 (de) 1979-11-15
DE2150533C3 DE2150533C3 (de) 1980-07-31

Family

ID=5821987

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712150533 Expired DE2150533C3 (de) 1971-10-06 1971-10-06 Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale

Country Status (7)

Country Link
AT (1) AT319638B (de)
CH (1) CH536581A (de)
DD (1) DD100127A5 (de)
DE (1) DE2150533C3 (de)
FR (1) FR2155574A5 (de)
NL (1) NL7213546A (de)
SE (1) SE374632B (de)

Also Published As

Publication number Publication date
DE2150533A1 (de) 1973-04-12
SE374632B (de) 1975-03-10
DD100127A5 (de) 1973-09-05
CH536581A (de) 1973-04-30
AT319638B (de) 1974-12-27
FR2155574A5 (de) 1973-05-18
DE2150533C3 (de) 1980-07-31
NL7213546A (de) 1973-04-10

Similar Documents

Publication Publication Date Title
EP1058093B1 (de) Verfahren und Schaltungsanordnung zur Spannungsversorgung und Funktionsüberwachung zumindest eines Messwertumformers
DE2555603C2 (de) Sicherheitsschaltung
DE1166260B (de) Fehlergeschuetztes UND-Element
DE1537379C3 (de) Sicherheitsschaltung zum Durchführen logischer Verknüpfungen für binäre Schaltvariable und deren antivalente Schaltvariable
DE69110546T2 (de) Vorrichtung zur Erzeugung eines der Eingangsgrösse der Vorrichtung entsprechenden Stromes.
DE2150533C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE1933713A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2148072C3 (de) Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz
DE2313186C3 (de)
DE2264016C3 (de) Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied
DE1950331C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2717248C2 (de) Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz
DE2347096C2 (de)
DE2255031C3 (de) Schaltungsanordnung für einen Baustein zum Aufbau fehlersicherer Schutzschaltungen
DE2927104C2 (de) Einrichtung zum Feststellen eines Störsignals
WO1986005888A1 (en) Device to control electrical consumers in powered vehicles
DE2544427C2 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2900631B1 (de) Sicherheits-Ausgabeschaltung
DE2545469C2 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE2014135A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2359125C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
AT353883B (de) Vorrichtung zur erdschlussrichtungsbestimmung mit vektorieller kompensation des fehlstromes
DE2064809A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
AT254567B (de) Schaltungsanordnung zur Überwachung binärer Entschlüsselungsmatrices, besonders logischer UND-Verknüpfungen
DE2301500C3 (de) Signaltechnisch sichere logische Schaltungsanordnung, insbesondere für Eisenbahnsicherungsanlagen

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)