DE2347096C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine elektronische Schal­ tungsanordnung nach dem Oberbegriff des Patentanspruchs und ist ein Zusatz zum Hauptpatent DE 22 55 031.

Die Erfindung geht von dem aus dem Hauptpatent bekannten Stand der Technik (DE-OS 15 37 532) aus. Bei der dort beschriebenen "m aus n"-Schaltungsanordnung werden von einem Impulserzeuger Impulsmuster geliefert, deren Aus­ wertung am Ausgang der Auswahlschaltung eine Angabe über den Zustand der Signalkanäle mit Unterscheidung ob "1 aus 3"- oder "2 aus 3"-Zustand vorliegt, ermöglicht. Wegen ihres komplizierten Aufbaues ist die bekannte Schaltungsanordnung aber aufwendig und störanfällig.

Ferner sind aus den VDI/VDE-Richtlinien 2180, Blatt 2, "Sicherung von Anlagen der Verfahrenstechnik, Möglich­ keiten der Signalverarbeitung", Oktober 1967, ebenfalls Schaltungsanordnungen bekannt, die eine "m aus n"-Aus­ wahl durchführen.

Der Erfindung liegt, ausgehend von einer solchen Schal­ tungsanordnung, die gleiche Aufgabe wie dem Hauptpatent zugrunde, die Schaltungsanordnung so zu gestalten, daß die Ausgangssignale von Grenzwertgebern mit einem Mini­ mum an Bauelementen und einem Maximum an Sicherheit überwacht werden können.

Diese Aufgabe wird bei einer Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs durch dessen kenn­ zeichnende Merkmale gelöst.

Während sich das Hauptpatent auf eine Schaltung mit drei Signaleingängen bezieht und eine "1 aus 3"- sowie eine "2 aus 3"-Auswahl ermöglicht, hat die hier vorgeschlage­ ne Schaltung vier Signaleingänge und ist als Kombination einer "1 aus 4"- und einer "2 aus 4"-Auswahlschaltung mit getrennter Anzeige ausgebildet.

Das Ausbildungsbeispiel ist in der Weise gestaltet, daß vier erste UND-Torschaltungen vorgesehen sind, denen die Ausgangsgrößen von vier Grenzwertgebern jeweils paarwei­ se zuführbar sind, daß eine fünfte und eine sechste UND-Torschaltung vorgesehen sind, denen jeweils eine ODER-Schaltung parallelgeschaltet ist und denen die Aus­ gangsgrößen von jeweils zwei der vier ersten UND-Tor­ schaltungen zugeführt sind, daß eine siebente UND-Tor­ schaltung vorgesehen ist, der die Ausgangsgrößen der fünften und sechsten UND-Torschaltung zugeführt sind, daß eine achte UND-Torschaltung vorgesehen ist, der die Ausgangsgrößen der beiden ODER-Schaltungen zugeführt sind, und daß die damit realisierten "1 aus 4"- und "2 aus 4"-Auswahlschaltungen mit je einer getrennten Anzeige ausgebildet sind.

Die Verlegung der Meßleitungen könnte schon mittels zweier räumlich getrennter Signalkanäle erfolgen, wäh­ rend beim Gegenstand des Hauptpatents drei Signalkanäle erforderlich sind.

Die vorliegende Schaltungsanordnung ist aus den gleichen Grundelementen wie der Gegenstand des Hauptpatents auf­ gebaut.

Die Erfindung wird anhand von Zeichnungen schematisch dargestellt und näher erläutert. Es zeigt

Fig. 1 ein logisches Blockschaltbild für die erfin­ dungsgemäße Schaltungsanordnung,

Fig. 2 eine Schaltungsanordnung für die Realisierung des Blockschaltbildes nach Fig. 1,

Fig. 3 ein Diagramm der in der Schaltungsanordnung nach Fig. 2 auftretenden Impulse.

Fig. 1 stellt das logische Blockschaltbild einer Schal­ tungsanordnung dar, die eine kombinierte "1 aus 4"- und "2 aus 4"-Verknüpfung durchführt. Es sind vier erste UND-Torschaltungen K 1, K 2, K 3 und K 4 vorgesehen, denen vier Eingangssignale E 1, E 2, E 3 und E 4 jeweils paarweise zugeführt werden. Diese vier Eingangssignale E 1, E 2, E 3 und E 4 liegen als phasenverschobene Impulszüge vor. Die Ausgänge der vier ersten UND-Torschaltungen K 1, K 2, K 3 und K 4 werden zwei ODER-Torschaltungen OA, OB und einer fünften und einer sechsten UND-Torschaltung K 5 und K 6 zugeführt. Die Ausgänge von K 1 und K 3 werden K 5 und OA und die Ausgänge von K 3 und K 4 den Schaltungen K 6 und OB zugeführt. Die Ausgänge von K 5 und K 6 sind mit den Ein­ gängen einer siebenten UND-Torschaltung K 7 und die Aus­ gänge von OB und OA sind mit den Eingängen einer achten UND-Torschaltung K 9 verbunden.

Fällt von den Eingangssignalen E 1, E 2, E 3 oder E 4 auch nur ein einziges aus, so können nur noch zwei der vier ersten UND-Torschaltungen K 1, K 2, K 3 und K 4 ein Aus­ gangssignal abgeben. Das bedeutet, daß K 5 und K 6 keine Ausgangssignale abgeben dürfen, während am Ausgang von OB und OA noch ein Signal abgegeben wird.

In den UND-Torschaltungen K 1 bis K 7 wird daher eine "1 aus 4"-Auswahl durchgeführt. Die logischen Grundelemen­ te, nämlich die vier ersten UND-Torschaltungen K 1 bis K 4, die zwei ODER-Torschaltungen OB und OA, sowie die achte UND-Torschaltung K 9 führen dagegen die "2 aus 4"-Auswahl durch, da die Ausgangssignale von OB oder OA erst dann verschwinden, wenn mindestens zwei der vier Eingangssignale E 1 bis E 4 verschwunden sind.

Die Schaltungsanordnung nach Fig. 1 weist noch eine neunte und eine zehnte UND-Torschaltung K 8 und K 10, zwei Bausteine F 1 und F 2 sowie noch zwei weitere ODER-Tor­ schaltungen OC und OD auf.

Diese Bauteile der Schaltungsanordnung dienen mit Aus­ nahme von F 1 und F 2 dazu, fehlersicher nachzuweisen, ob die Signale am Ausgang der beiden UND-Torschaltungen K 7 und K 9 vorhanden sind. Hierzu wird der Ausgang von K 7 mit der ODER-Torschaltung OD und deren Ausgang mit dem Eingang von K 8 verbunden, dessen anderer Eingang mit Prüfimpulsen Ep beaufschlagt wird. Fehlt das Ausgangs­ signal von K 8, so wird im Baustein F 1 ein Warnsignal ausgelöst.

Auf gleiche Weise wird der Ausgang der achten UND-Tor­ schaltung K 9 über OC mit Hilfe der zehnten UND-Torschal­ tung K 10 überprüft, die mit Impulszügen E beaufschlagt ist.

Die Fig. 2 zeigt, wie das logische Blockschaltbild nach Fig. 1 mit Schaltungsanordnung nach Fig. 1 des Hauptpa­ tents aufgebaut werden kann. Die vier ersten UND-Tor­ schaltungen K 1 bis K 4 bestehen aus vier Speicherschalt­ kernen mit jeweils drei Wicklungen W 1, W 2 und W 3, vier Transistoren T 1, T 2, T 3 und T 4 und vier Widerständen R 1, R 2, R 3 und R 4, welche die Arbeitswiderstände für die jeweilige Wicklung W 1 und W 2 sind. Die vier Eingangsi­ gnale E 1, E 2, E 3 und E 4 werden diesen vier ersten UND- Torschaltungen K 1, K 2, K 3 und K 4 als phasenverschobene Impulszüge paarweise zugeführt. Die Ausgangsgrößen der vier ersten UND-Torschaltungen K 1 bis K 4, die an den Kollektoren der vier Transistoren T 1 bis T 4 auftreten, werden in den UND-Torschaltungen K 5, K 6 verknüpft, die wieder aus je einem Magnetschaltkern mit Wicklungen W 1, W 2, W 3 und den Transistoren T 5 und T 6 bestehen. Wie man aus der Fig. 2 entnehmen kann, werden die Ausgangsgrößen von T 1 und T 2 den Wicklungen W 1 und W 2 von der fünften UND-Torschaltung K 5 zugeführt, die das an T 5 anstehende Ausgangssignal an die Wicklung W 1 der siebten UND-Tor­ schaltung K 7 abgibt.

Die Ausgangsgrößen von K 3 und K 4 werden den Wicklungen W 1 und W 2 von K 6 zugeführt, die das an T 6 anstehende Ausgangssignal an W 2 von K 7 abgibt.

Wenn auch nur eines der Eingangssignale E 1, E 2, E 3 oder E 4 fehlt, gibt die siebente UND-Torschaltung K 7 kein Signal mehr ab. Um dieses fehlersicher zu prüfen, wird die Ausgangsgröße des Transistors T 7 über W 1 von K 8 zum Ausgang AH der neunten UND-Torschaltung K 8 geführt, die Wicklung W 2 von K 8 wird mit den Prüfimpulsen Ep beauf­ schlagt. Dadurch wird beim Auftreten eines Fehlers der Impulszug am Ausgang Ap verschwinden. Mit der neunten UND-Torschaltung K 8 wird durch die Art der Schaltung am Ausgang AH und somit der Eingang Eh der ODER-Torschal­ tung OC eines anderen Gerätes mitüberwacht. Im Baustein F 1 wird bei Ausfall der Ausgangsgröße des Transistors T 8 ein Warnsignal ausgelöst.

Die Ausgangssignale von T 1 und T 2 werden der ODER-Tor­ schaltung OA zugeführt, die von K 5 überwacht wird. Der ODER-Torschaltung OB, die von K 6 überwacht wird, werden die Ausgangsgröße von T 3 und T 4 zugeführt.

Die Ausgänge der beiden ODER-Torschaltungen OA und OB führen zu den Wicklungen W 1 und W 2 der achten UND-Tor­ schaltung K 9, deren Ausgangsgröße an T 9 zur ODER-Tor­ schaltung OC führt. Wie man aus Fig. 2 sieht, steht an der Wicklung W 1 von K 10 immer dann ein Impulszug an, wenn entweder der Transistor T 9 leitend ist, oder ein Signal EH oder VAS aus dem entsprechenden Eingang an­ steht. Da der Wicklung W 2 von K 10 ein Impulszug E zuge­ führt wird, der gegen alle möglichen Phasenlagen des Impulszuges am Eingang W 1 der zehnten UND-Torschaltung K 10 phasenverschoben ist, wird in der UND-Torschaltung K 10 in Verbindung mit dem Baustein F 2 das Vorhandensein eines Signales am Ausgang der ODER-Torschaltung OC auf die gleiche Weise überwacht, wie es in Verbindung mit der neunten UND-Torschaltung K 8 auf dem Baustein F 1 be­ reits beschrieben wurde.

Beim Anfahren einer Anlage wird den beiden ODER-Tor­ schaltungen OC und OD das Signal Vas zugeführt, bis die Ausgangsgrößen E 1 bis E 4 der Grenzwertgeber ihren Soll­ wert erreicht haben. Das Signal Vas gelangt über einen Widerstand R 13 an die Wicklung W 1 von K 10 und über den Transistor T 11 und einen Widerstand R 14 an die Basis des Transistors T 7, von dem die Wicklung W 1 von K 8 ange­ steuert wird. Da den beiden UND-Torschaltungen K 8 und K 10 die Impulse Ep und E zusätzlich zugeführt werden, liegt an den Ausgängen dieser beiden UND-Torschaltungen K 8 und K 10 ein Ausgangssignal an, so daß weder eine Feh­ leranzeige noch eine Abschaltung erfolgt.

Sorgt man nun dafür, daß das Ausbleiben eines Signales als Fehler definiert wird, so sieht man, daß bei Ausfall einer Ausgangsgröße E 1, E 2, E 3 und E 4 der vier Grenz­ wertgeber die siebente UND-Torschaltung K 7 und bei Aus­ fall einer Ausgangsgröße E 1, E 2, E 3 und E 4 zweier Grenz­ wertgeber die achte UND-Torschaltung K 9 einen Fehler an­ zeigt, wobei vorausgesetzt ist, daß der oder die Grenz­ wertgeber bei Überschreiten der Grenzwerte kein Signal mehr abgeben.

Die Fig. 3 zeigt ein Impulsdiagramm für die verschiede­ nen Impulse, die geräteintern oder an den Ausgängen AH, Ap und A auftreten, wenn die Eingangsimpulszüge E 1, E 2, E 3, E 4, Ep und E die angegebene Phasenlage aufweisen und der Wicklungssinn der Steuerwicklungen der Magnetschalt­ kerne so gewählt ist, wie es durch die Punkte in Fig. 2 angedeutet ist.

Claims (1)

1. Elektronische Schaltungsanordnung für einen Bau­ stein zum Aufbau von fehlersicheren Sicherheitsschaltun­ gen aus in sich fehlerfreien logischen Grundelementen, in der jeweils "n" getrennte Signalkanäle vorgesehen sind,und eine "m aus n"-Auswahl durchführbar ist, wobei erste UND-Torschaltungen vorgesehen sind, denen die Aus­ gangsgrößen von Grenzwertgebern jeweils paarweise zu­ führbar sind, in der nur "m aus n"-Auswahl wenigstens eine ODER-Schaltung vorgesehen ist, der die Ausgänge der ersten UND-Torschaltungen zugeführt sind, und wobei ein Schaltungsteil vorgesehen ist, durch welchen der Ausfall mindestens eines der Ausgangssignale der ersten UND-Torschaltungen feststellbar und das Fehlen von Aus­ gangssignalen anzeigbar ist, nach Hauptpatent DE 22 55 031, dadurch gekennzeichnet, daß vier erste UND- Torschaltungen (K 1, K 2, K 3, K 4) vorgesehen sind, denen die Ausgangsgrößen (E 1, E 2, E 3, E 4) von vier Grenzwertgebern jeweils paarweise zuführbar sind, daß eine fünfte und eine sechste UND-Torschaltung (K 5, K 6) vorgesehen sind, denen jeweils eine ODER-Schaltung (OA, OB) parallelge­ schaltet ist und denen die Ausgangsgrößen von jeweils zwei der vier ersten UND-Torschaltungen (K 1, K 2, K 3, K 4) zugeführt sind, daß eine siebente UND-Torschaltung (K 7) vorgesehen ist, der die Ausgangsgrößen der fünften und sechsten UND-Torschaltung (K 5, K 6) zugeführt sind, daß eine achte UND-Torschaltung (K 9) vorgesehen ist, der die Ausgangsgrößen der beiden ODER-Schaltungen (OA, OB) zuge­ führt sind, und daß die damit realisierten "1 aus 4"- und "2 aus 4"-Auswahlschaltungen mit je einer getrennten Anzeige ausgebildet sind.