DE2139918A1 - Analog Digital Codierer - Google Patents

Description

WESTERN ELECTRIC COMPANY Incorporated Sergo jr.

New York, N. Y. , 10007, VStA ' 2 13 9 9 ^

Analog-Digital- Codierer

Die Erfindung bezieht sich auf einen compandieren Analog-Digital-Codier er mit folgenden Merkmalen: ein Vergleicher besitzt einen ersten, mit einer Bezugssignalquelle verbundenen Eingang und einen zweiten, mit den Augenblickswerten des zu codierenden analogen Eingangssignal verbundenen Eingang; eine Codierertaktquelle gibt mit vorgegebener Geschwindigkeit Ausgangs signale ab; ein erster Zähler zählt die Impulse der Codierertaktquelle, wenn die Größe der Augenblickswerte des analogen Eingangs signals die Größe des Bezugsignals übersteigt, um ein Codewort zu bilden.

Im Impulseodemodulationsnachrichtensystemen, kurz PCM-Systeme genannt, können kontinuierliche, mit der Zeit variierende Nachrichtensignale, beispielsweise elektrische Sprachsignale, durch eine Reihe von digitaler Impulse dargestellt werden. Bei diesem Verfahren wird das Signal periodisch abgetastet, d. h., die Augenblickswerte festgestellt, quantisiert und in binäre Codewörter codiert, welche die Amplitude der

209808/1726

jeweiligen Augenblickswerte kennzeichnen, lh dem Quantisierungsprozeß wird der exakte Pegel des mit der Zeit sich ändernden Eingangs signals in jedem Augenblick durch einen diskreten Wert aus einer Anzahl von diskreten, sogenannten Quantenpegel angenähert. Der Unterschied zwischen dem Augenblicks wert des Eingangs signals und dem Quantenpegel, wie er tatsächlich übertragen wird, wird als Quantis ie rungs fehler bezeichnet und führt zu dem sogenannten Quantisierungs rauschen oder der Quantisierungs verzerrung.

Die Quantisierungsverzerrung ist ungünstig und kann oft nicht zugelassen werden, wenn der Augenblicks wert oder die Größe des Eingangssignales klein ist, die Quantisierungs verzerrung hat aber gewöhnlich nur eine geringe oder überhaupt keine Bedeutung, wenn die Augenblicksgröße des Eingangs signales hoch ist. Eine höhere Qualität und eine wirksamere Übertragung kann dann erhalten werden, wenn ein engerer Abstand der Größe der Quantisierungspegel bei niedrigen Eingangs-Signalamplituden eingehalten werden, während die Quantisierungspegel für die hiheren Signalamplituden weiter entfernt sind. Diese nichtlineare Verteilung der Gesamtanzahl der Quantisierungspegel wird als "Compandieren" bezeichnet und setzt sich aus den Ausdrücken "Kompression" und ¹¹Ex-

209008/1726

pandieren" zusammen. Die Compandierung gleicht deshalb die nichterwünschten Effekte des Quantisierungsfehlers dadurch aus, daß die Größe des Quantisierungsfehlers für Amplitudeneingangs Signale mit geringer Amplitude verMeinert wird (hier würde die Quantisierungsverzerrung ein ernstlicher Nachteil sein), und zwar auf Kosten eines vergrößerten Quantisierungsfehlers für Signale mit höherer Amplitude, wo eine vergrößerte Verzerrung Zugelassenwerden kann. Mit anderen Worten bezweckt der PCM-Compandor die Nachteile der Quantisierung und des ursprünglichen Signals zu verkleinern, in dem eine Quantisierung auf einer nicht gleichförmigen oder 'nicht linearen und nicht einer gleichförmigen oder linearen Basis betrieben wird.

Ein aufeinanderfolgendes Compandieren auf nichtlinearer Basis kann durch einen Pegeleliminationsprozeß erhalten werden, wobei die Anzahl der Quantisierungspegel entweder linear oder expotentiell mit zunehmender Eingangssignalamplitude abnimmt. Der lineare Pegeleliminationsprozeß führt zu einem zufriedenstellenden Compandierungsverhalten für Eingangssignale mit höherem Pegel, ist aber kaum brauchbar für Signale mit niedrigem Pegel. Obwohl das Compandierungsverhalten für Signale mit niedrigem Pegel bereits wesentlich

209808/1156

verbessert werden konnte, um den Anforderungen bei modernen Übertragungssystemen mit logischen Schaltungen höherer Geschwindigkeit zu genügen, kann die erforderliche logische Geschwindigkeit zur Zeit noch nicht erhalten werden. Um eine Vorstellung über die logischen Geschwindigkeiten zu geben, sei daran erinnert, daß die Verarbeitungsnetzwerke das Eingangssignal aufnehmen und es in 13 oder 14 Bits codieren, W welche dann weiteren Processorschaltungen zugeführt werden,

die eine Speichereinrichtung, Schieberegister oder Vergleichseinrichtungen und einen Zähler umfassen. Das Wortmit 13 oder 14 Bits wird dann weiter verarbeitet zu einem auf 8 Bit kompandiertem Wort. Beim gesamten Verfahren werden relativ große und komplizierte und daher auch teure Sender und Empfänger benötigt.

Die Compandierung gemäß expotentieller Pegelelimination führt nicht zu solchen logischen Geschwindigkeiten, die mit modernen Übertragungssystemen noch nicht erhalten werden können. Der Nachteil besteht darin, daß große und komplizierte und daher auch teure Sender, Empfänger und zugeordnete Schaltung benötigt werden, um wegen der expotentiell zunehmenden Betriebsart eine Beschädigung oder Zerstörung der Schaltung zu vermeiden. Beide Verfahren der Pegelelimination - linear

209808/1726

oder expotentiell - benötigen zu ihrer Durchführung Analogschaltungen, wodurch nichtlineare JFehler eingeführt werden, welcher nur schwer kompensiert oder eliminiert werden können. Die Compandierungs eigenschaften dieser Schaltungen sind auch relativ unbeweglich, was einen Nachteil dann darstellt, wenn ein bestimmter Entwurf für verschiedene Anwendungen eingesetzt werden soll.

Die Kosten dieser Codierer sind, wie bei Codierer im allgemeinen, in Übertragungssystemen hoch, wenn die Leitungen nicht synchron betrieben werden. Da die Leitungen nicht synchron sind, kann der Codierer nicht ohne Gatter, Zeitschaltungen und Puffer einrichtungen betrieben werden, welche die Kosten des Gesamtcodierers wiederum vergrößern. Die Alternative der Zuordnung von Individuellen Codierer für jede Leitung in dem System ist ebenfalls nicht wünschenswert vom Kostenstandpunkt aus.

Die aufgezeigten Schwierigkeiten werden mit einem Analog-Digital-Codierer der eingangs angegebenen Art durch folgende Merkmale gelöst:ieine erste Impuls schaltung verbindet die Codierertaktquelle und den ersten Zähler, um eine vorbestimmte maximale Anzahl von in gleichmäßigem Abstand

209808/1726'

liegenden Impulse von der Codiertaktquelle an den ersten Zähler zu übertragen; eine zweite Impuls schaltung dient zur Abgabe von nicht in gleichen Abständen liegenden Impulse und verbindet die Codierertaktquelle mit dem ersten Zähler, nachdem eine vorgegebene maximale Anzahl von Codierer taktimpulsen durch die erste Impuls schaltung übertragen worden ist; eine Verknüpfungsschaltung besitzt Eingangsverbindungen von den ersten und zweiten Impulsschaltungen und dem Vergleicher und dient zum Anhalten des ersten Zählers unter der Steuerung der Amplitude des Analogsignals, nachdem eine variable Anzahl von Impulsen von der Codierertaktquelle an den ersten Zähler übertragen worden ist, um das Ausgangscodewort unter der Steuerung des ersten Zählers zu bilden, und den Codierer zurückzusetzen.

Gemäß einem Aspekt der Erfindung wird somit ein einfacher xaiä. nicht teurer PCM-Codierer mit Compandierung gemäß Pegelelimination geschaffen, wobei das codierte Wort direkt in den Ausgangs zähler gegeben wird, um unmittelbar das Ausgangswort in Standarbinärform zu bilden.

Zusätzlich macht die vorliegende Erfindung einen Codierer verfügbar, welcher nur eine relativ geringe Geschwindigkeit

2098Ö8/172S

für die logische Schaltung voraussetzt und im wesentlichen aus gesamter digitaler Schaltung besteht und ein einstellbares Compandierungsverhalten aufweist.

Der Codierer gemäß Erfindung hat ein zweiteiliges Compandierungsverhalten mit einem" linearen Segment und einem compandierten Pegeleliminationssegment. Die Quantisierungspegel, welche den niedrigeren Pegel oder Größen des Eingangssignals.entsprechen, werden mit einer linearen Geschwindigkeit vorgesehen, bis eine vorbestimmte Anzahl von Codier ertaktimpulse durch eine erste Impuls schaltung gezählt sind. Jeder der Codierertaktimpulse, welcher der ersten Impuls schaltung zugeführt wird, wird wiederum an einen Ausgangszähler gegeben, welcher direkt ein Ausgangscodewort in Standardbinärform bildet. Sobald die vorbestimmte Anzahl der Taktimpulse gezählt ist, ohne daß die Größe des Eingangs signals die Größe des sägezahnförmigen Bezugssignals übersteigen würde, werden die Codierertaktimpulse nicht langer der ersten Impuls schaltung zugeführt, sondern stattdessen einer zweiten Impuls schaltung. Die zweite Impulsschaltung führt zu einem Impulsausgang am Ausgangszähler mit einer vorgewählten variablen Geschwindigkeit, welche progressiv abnimmt in Bezug auf die Ge-

209608/1726

schwindigkeit der Impulse, welche durch die Codierertaktimpulsquelle geliefert werden. Die Anzahl der Codierertakt impulse in dem Intervall zwischen den Ausgangsimpulsen von der zweiten Impuls schaltung ist gleich der Anzahl der Impulse, welche zuvor von der zweiten Impuls schaltung für das Binärwort, welches direkt in dem Ausgangsregister gebildet wird, übertragen worden sind.

Wenn beispielsweise 62 als vorbestimmte Anzahl der linearen Segmentimpulse gewählt worden wäre, dann wurden alle 62 Impulse von der Codierertaktquelle über die erste Impuls schaltung dem Ausgangszähler übermittelt werden. Ein dem 63. Taktimpuls entsprechender Impuls würde an die zweite Impulsechaltung übertragen, welche wiederum einen diesem Impuls entsprechenden Ausgangsimpuls an den Ausganges zähler übertragen würde. Der 64. Codierertaktimpuls würde von der zweiten Impuls schaltung "weggeschnitten" und ein dem 65. Codierertaktimpuls entsprechender Impuls würde an den Ausgangszähler übertragen werden. Anschließend würden die 66. und 67. Codierertaktimpulse durch die zweite Impuls schaltung unterdrückt und ein dem 68, Codierertaktimpuls entsprechender Impuls würde an den Ausgangszähler gegeben werden. Der nächste dem Ausgangszähler zugeführte

209808/1726

Codierertaktimpuls würde die 69., 70. und 71. Taktimpulse unterdrückt haben usw., bis die Größe des Referenzsignals der Größe des Eingangs signals gleich kommt oder sie übersteigt.

Der Codierer gemäß Erfindung quantisiert demnach Eingangssignale mit niedrigem Pegel in linearer Weise, wobei Quantisierungsfehler zu beträchtlichen Nachteilen führen wurden, und es wird Pegelelimination mit progressiv zunehmender Anzahl der Pegel betrieben, welche im Maße eliminiert werden, wie die Größe des Eingangs signals größer wird und eine vergrößerte Verzerrung toleriert werden kann. Es wird darauf hingewiesen, daß die Compandierung direkt durchgeführt wird, und zwar in einer im wesentlichen gesamtdigitalen Art und Weise, wobei das Ausgangscodewort unmittelbar in einem Standardbinärcode registriert wird. Es wird nur eine relativ geringe Geschwindigkeit für die Schaltlogik gebötigt und die früher benützten Speicher einrichtungen, Schieberegister und entsprechenden Einrichtungen entfallen. Die Gesamtkosten des Codierers werden beträchtlich vermindert, und zwar zu einem Punkt, wo die Verwendung von individuellen Codierer für jede Leitung in dem Übertragungssystem

nicht mehr vom Kostenstandpunkt aus unattraktiv ist, wenn diese Verbindungsleitungen nicht synchron sind.

Die einzige Figur der Zeichnung stellt eine Blockschaltung eines Codierers gemäß Erfindung dar.

Das Eingangssignal wird an ein Abtast- und Haltenetzwerk angelegt. Das Abtast- und Haltenetzwerk 1 ist mit einer Codierungstaktquelle 2 und einem Sägezahnbezugsgenerator verbunden. Das Abtast- und Haltenetzwerk 1 und der Sägezahngenerator 3 sind jeweils mit individuellen Eingängen eines Comparators 4 verbunden. Die in der Zeichnung dargestellten Verknüpfungsglieder stellen NOR-Glieder dar, die am Ausgang mit dem Punkt eine logische ¹¹I" abgeben, wenn logische "0" an beiden Gliedereingängen anliegen. ' Der nicht mit einem Punkt versehene Ausgang des Verknüpfung sglie des zeigt an, daß das NOR-Glied einen zusätzlichen Ausgang aufweist, welcher ein ODER-Komplement des gepunkteten NOR-Ausganges ist, d.h. einen komplementären logischen "θ"-Ausgang aufweist, wenn der Ausgang des Verknüpfungsgliedes eine logische "1" ist, und komplementär eine logische ¹¹I" besitzt, wenn der Ausgang des Verknüpfungsgliedes eine logische "θ" ist.

209808/1726

Die nichtgepunkteten Ausgänge werden im nachfolgenden als die komplementären Ausgänge des jeweiligen Verknüpfungsgliedes bezeichnet, wählend der gepunktete Ausgang als der eigentliche Ausgang des Verknüpfungsgliedes anzusehen ist.

Der eine Eingang des Verknüpfungsgliedes 5 ist mit dem Ausgang eines Verknüpfungsgliedes 6 verbunden, während der zweite Eingang des Verknüpfungsgliedes 5 mit dem Ausgang des Comparators 4 verbunden ist. Der komplementäre Ausgang des Verknüpfungsgliedes 6 ist mit einem direkten Ausgangszähler 7 verbunden. Das Abtast- und Haltenetzwerk 1 ist auch mit dem Ausgangszähler 7 verbunden, um eine Anzeige der Polarität der Abtastung oder Probe zu geben. Der Ausgang des Verknüpfungsgliedes 5 ist mit dem Sägezahngenerator 3, dem direkten Ausgangs zähler 7 und den Zählern in einer ersten Impuls sxhaltung 8 sowie in einer zweiten Impuls schaltung oder compandierten Taktgeberquelle 15 verbunden.

Die erste Impuls schaltung 8 umfaß Verknüpfungsglieder 9 und 10 sowie einen 7-Bitzähler 11, Der Ausgang des Verknüpfungsgliedes 10 ist mit einem Eingang des Verknüpfungs-

209808/1726

gliedes 9 verbunden. Der Ausgang des Verknüpfungs gliedes 9 ist mit dem Zähler 11 und dem einen Eingang des Verknüpfungsgliedes 6 verbunden. Die gepunkteten Ausgänge der Codierertaktquelle 2, des Zählers 11 und eines jeden Bitcomparators 12 in der zweiten Impulsschaltung 15 deuten an, daß die jeweiligen Impulsausgänge dieser Bauteile logische ¹O" an den Ausgangsklemmen darstellen, wie zuvor erläutert. Wenn beispielsweise im Falle des 7-Bitzählers 11 eine logische "l" in einer gegebenen Zelle erscheint, dann ist das Aus gangs signal zum Verknüpfungsglied 10 für diese Zelle eine logische "0". Der gepunktete Ausgang des Taktgebers 2 ist mit dem einen Eingang des Verknüpfungsgliedes 9 und dem einen Eingang des Verknüpfungsgliedes 14 verbunden. Der komplementäre Ausgang des Verknüpfungsgliedes 10 ist mit dem zweiten Eingang des Verknüpfungsgliedes 14 verbunden.

Die zweite Impuls schaltung 15 umfaßt ein Verknüpfungsglied 16, 7-Bitzähler 17 und 18 und den 7-Bitcomparator 12. Der Ausgang des Verknüpfungsgliedes 14 ist mit dem 7-Bitzähler 17 verbunden, während der komplementäre Ausgang des Verknüpfungsgliedes 14 mit einem Eingang des Verknüpfungs-

209808/1726

gliedes 16 verbunden ist. Der gepunktete Ausgang des 7-Bitcomparators 12 ist mit dem anderen Eingang des Verknüpfungsgliedes 16 verbunden. Die Ausgänge der Stufen des 7-Bitzählers 17 und 18 sind mit den Eingängen zum 7-Bitcomparator 12 verbunden. Der Ausgang des Verknüpfungsgliedes 16 ist mit den 7-Bitzählern 17 und 18 und mit einem Eingang des Verknüpfungsgliedes 6 verbunden. Der Stop/Rücksetzausgang SR des Verknüpfungsgliedes 5 ist mit dem Sägezahnbezugsgenerator 3 und zählern 11, 17 und 18 verbunden, und setzt diese Bauteile immer dann zurück, wenn die Größe des Bezugssignals gleich oder größer der Größe der Abtastung des Eingangssignales ist. Die in den Zeichnungen dargestellten Schaltungsblöcke dürften genügend bekannt sein, so daß sich eine einzelne Beschreibung dieser Bauteile erübrigt. Beliebige, miteinander verträgliche Bauteile, welche kommerziell verfügbar sind, können für die in den Zeichnungen dargestellten Blöcken Verwendung finden.

Wie zuvor erläutert, stellt der Codierer nach der Erfindung einen zweiteiligen Codierer dar, wobei das eine Segment von compandierender Charakteristik ist (Eingangssignalamplitude gegenüber der Anzahl der Quantisierungspegel),

209800/1728

wobei eine vorbestimmte Anzahl von Pegeln umfaßt wird, deren Anzahl im Hinblick auf eine gegebene Anwendung variiert werden kann. Das lineare Segment (keine Pegelelimination - jeder Pegel wird genommen) der compandier enden Charakteristik wird durch die erste Impuls schaltung 8 bestimmt und führt dazu, daß genügend Pegel bei den niedrigen Pegel des Eingangs signals ausgewertet werden, um Quantisierungsfehler zu vermeiden, die zu beträchtlichen Übertragungsnachteilen führen können, wie zuvor erläutert. Nach einer vorbestimmten Anzahl von Pegel werden Codierertaktimpulse 2 nicht mehr an die erste Impuls schaltung 8 angelegt, und stattdessen an den Zähler der zweiten Impuls schaltung 15 gegeben« Diese zweite Impuls schaltung oder Compandierungstaktwelle 15 schneidet progressiv η Taktimpulse zwischen den und n+1 compandierten Ausgangsimpulsen weg, wie zuvor erläutert. Die Compandierungseigenschaften dieses zweiten Segments ist deshalb nicht linear. Die Gesamteompandierungscharakteristik hat deshalb ein lineares Segment für niedrigpeglige Eingangssignale und ein nichtliaeares Segment für Signalpegel von zunehmender Größe. Die Wirkungsweise des Codierers wird nunmehr im einzelnen erläutert.

209808/1726

Das Abtast- und Haltenetzwerk 1 tastet die Größe des Eingangs signals in Intervallen ab, die von der gewünschten Abtastgeschwindigkeit bestimmt wird, und hält diese Abtastwerte bis der Zyklus des Bezugssignals beendigt ist, welches von dem Bezugsgenerator 3 erzeugt wird. Wie aus den Zeichnungen ersichtlich ist, kann ein Sägezahngenerator 3 vorteilhaft als Bezugsgenerator in dem vorliegenden Codierer Verwendung finden. Andere Funktionsgeneratoren mit unterschiedlichen Wellenformen könnten ebenfalls als Referenzquellen in einer an sich bekannten Weise verwendet werden. IViit Ausnahme des Sägezahngenerators, welcher höchst einfach durch einen Analogschaltkreis aufgebaut werden kann, besteht der Rest des vorliegenden- Codierers aus einer gesamten digitalen Schaltung. Wenn erwünscht, könnte selbstverständlich eine digitale Schaltung anstelle des analogen Sägezahngenerators verwendet werden. Die Verwendung eines Sägezahnes als Bezugs funktion hat den Vorteil, daß, wenn in einem nichtsynchronen Übertragungssystem der beim Empfänger erzeugte Sägezahn entweder bezüglich der Neigung oder des Startpunktes außer Phase von dem im Sender erzeugten Sägezahn, nur eine Verzerrung bezüglich linearer Größe eingeführt wird, was weder dem Ton noch der Qualität des Signals schadet.

209808/1726

Wie erwähnt, zählt die erste Impuls schaltung die Codiererimpulse 2, bis ein vorbestimmter Zählstand in dem Zähler registriert wird. Pur Anwendungen, wenn das Eingangssignal ein Sprechsignal ist, wurde gefunden, daß ein vorbestimmter Zählstand 62 die besten Übertragungscharakteristiken ergibt, welche sich dem idealen Verhalten annähert. Diese vorbestimmte Anzahl oder Zählstand ist durchaus flexibel und kann durch einfaches Einstellen des Zählers 11 festgelegt werden. An diese leichte Einstellbarkeit des Punktes, an dem die linieare und nichtlinearen Segmente der Compandorcharakteristik sich schneiden, ist ein prinzipieller Vorteil der vorliegenden Erfindung.

Bevor der Zähler 11 die vorbestimmte Anzahl von Impulsen erreicht, wird jede logische ¹¹O"-Taktimpuls welcher am gepunkteten Ausgang Kl der Codierertaktquelle 2 erscheint, an einen Eingang des Verknüpfungsgliedes 9 und an einen Eingang des Verknüpfungsgliedes 14 angelegt. Der Ausgang des Verknüpfungsgliedes 10, als Sl in der Zeichnung bezeichnet, ist mit dem anderen Eingang des Verknüpfungsgliedes 9 verbunden. Der komplementäre Ausgang des Verknüpfungsgliedes 10, als Sl bezeichnet, ist mit dem anderen Eingang des Verknüpfungsgliedes 14 verbunden. Die Ver-

209808/1726

knüpfungsglieder 9 und 14 bestimmen, wann die logische "0^!I-Impulse von der De codier ertaktquelle 2 durch das Verknüpfungsglied 9 oder das Verknüpfungsglied 14 hindurchtreten. Wenn der Sl-Ausgang des Verknüpfungsgliedes 10 eine logische "0" ist, ist der komplementäre Ausgang SL eine logische "1" und die logischen "θ"-Decodierertaktimpulse Kl gelangen durch das Verknüpfungsglied 9 und nicht durch das Verknüpfungsglied 14. Die logischen "1"-Ausgangsimpulse des Verknüpfungsgliedes 9 werden in Abhängigkeit von den logischen "θ"-Impulsen Kl und Sl wiederum an einen Eingang Dl des Verknüpfungsgliedes 6 und an den 7-Bitzähler 11 gegeben, wo sie gezählt werden. Der andere Eingang des Verknüpfungsgliedes 6 ist mit K2 bezeichnet und steht mit dem Ausgang des Verknüpfungsgliedes 16 in Verbindung. Wie noch erläutert wird, ist der K2-Ausgang des Verknüpfungsgliedes 10 eine logische ¹¹O" für alle Decodierertaktimpulse vor Erreichen der vorbestimmten Anzahl der Decodierertaktimpulse. Der Ausgang D2 des Verloiüpfungsgliedes 6 wird dem direkten Ausgangszähler 7 zugeführt, welcher die Anwesenheit der logischen "l"-Impulse Dl in Abhängigkeit von dem logischen "O"-Impuls Kl registriert oder zählt, wobei der Impuls Kl der Eingangsimpuls zum Verknüpfungsglied 9 darstellt. So wird jeder Codierertaktimpuls vor Erreichen der vorbestimmten Anzahl von Codiere rtaktimpuls en direkt durch die Ver-

203 8-0 8/172 6

knüpfungsglieder 9 und 6 zu dem direkten Ausgangszähler gegegeben. Dies geschieht solange, bis die vorbestimmte Anzahl von Impulsen erreicht ist, wenn der Ausgang des Comparators 4, als S2 in der Zeichnung bezeichnet, nicht eine logische "0" wird, d.h., wenn das sägezahnförmige Bezugs signal nicht gleich der Größe des Eingangs signals wird oder dieses übersteigt. Da der Ausgang D2 des Verknüpfungsgliedes 6 eine logische "ö" für jeden logischen ¹¹0"-Impuls der Codierertaktquelle 2 wird, wird im Falle, daß der Ausgang S2 des Vergleichers 4 eine logische ¹¹O" wird, ein logischer "1^M-Impuls am Ausgang SR des Verknüpfungsgliedes 5 erscheinen, sobald beim nächstenmal eine logische ¹¹O" am Ausgang D2 des Verknüpfungsgliedes 6 zugegen ist. Der logische "1"-Ausgang SR stellt einen Stop/Rücksetzimpuls dar, welcher an den Sägezahngenerator 6 und an jeden der Zähler 11, 17 und 18 angelegt wird, um die nächste Abtastung des Eingangssignals vorzubereiten. Am Ende jeder Abtastperiode wird das in dem Ausgangszähler 7 direkt gebildete Codewort übe rtragen und der Zähler 7 und die Codierertaktquelle 2 werden für den nächsten Zyklus oder das nächste Codewort rückgesetzt.

Wenn die Größe des Bezugssignals nicht dem Eingangssignal vor der vorbestimmten Anzahl der Taktimpulse gleich kommt

209B08/1726

oderdiese übersteigt, wird jeder Codierertaktimpuls in dem Zähler 11 gezählt, bis die vorbestimmte Anzahl von Impulse erreicht ist. Wenn die vorbestimmte Anzahl der Taktimpulse gezählt sind, sind alle Ausgangs signale der Stufen des Zählers 11, welcher mit den Eingängen des Verknüpfungsgliedes 10 verbunden sind, logische "θ". Wenn alle Eingangssignale des Verknüpfungsgliedes 10 logische "θ" sind, stellt das Ausgangssignal Sl des Verknüpfungsgliedes 10 eine logische "1" dar, welche an den Eingang des Verknüpfungsgliedes 9 angelegt wird und dieses gegen das Weiterleiten von weiteren Codierertaktimpuls en sperrt. Der komplementäre Ausgang Sl des Verknüpfungsgliedes 10 ist nunmehr eine logische ¹¹O¹¹ und die logischen ¹¹O"-Kl -Decodierertaktimpulse gelangen nun durch dieses Verknüpfungsglied. Es wird daraufhingewiesen, daß vor Erreichen der vorbestimmten Anzahl der Codierertaktimpulse, die im Zähler 11 gezählt werden, jeder Impuls von der DecodierertaktimpulsquelLe ohne Elimination eines Pegels verwendet wurde. Quantisierungsfehler für Signale mit niedrigem Pegel, die, wie erläutert, zu beträchtlichen Übertragungsverzerrungen führen, werden dadurch auf einen minimalen Wert fßr Signale mit niedriger Größe reduziert.

Jeder logische "θ" -Ausgang ΚΪ von der Codierertaktquelle 2 erzeugt in Anwesenheit eines logischen ¹¹O" -Ausgangssignals

209808/1726

Sl vom Verknüpfungsglied 10 ein logisches "1" -Ausgangs signal LE und ein komplementäres logisches "O"-Ausgangssignal LE . Das EL-Ausgangs signal des Verknüpfungsgliedes 10 wird an den 7-Bitzähler 17 übertragen. Jede Stufe des Zählers 17 hat ursprünglich eine logische ¹¹O", während der Zähler 18 eine logische "1" in der ersten Stufe und logische ¹¹O" in den übrigen Stufen gespeichert hat. Der erste Taktimpuls von der Codierertaktquelle 2 nach Erreichen der vorbestimmten Anzahl von Impulsen wird dem Verknüpfungsglied 14 zugeführt und erzeugt ein logisches ¹¹I"-Ausgangssignal LE, welches durch die erste Stufe des Zählers 17 gezählt wird. Der 7-Bitcomparator 12 vergleicht dann diesen Zählstand mit dem des Zählers 18, Da, wie erwähnt, eine logische ¹¹I" in der ersten Stufe des Zählers 18 gespeichert ist, sind die Zählstände in der Stufe vergleichbar und ein logischer "0"-Impuls wird an dem Ausgang Al des Vergleiehers 12 erzeugt und dem einen Eingang des Verknüpfungsgliedes 16 zugeführt. Wie zuvor erwähnt, ist das Ausgangssignal LE des Verknüpfungsgliedes 14 eine logische "θ" für jeden Codierertaktimpuls, daher erzeugt die Anwesenheit von logischen Nullen an beiden Eingängen des Verknüpfungsgliedes 16 ein logisches "l"-Ausgangssignal K2. Das logische "1"-Ausgangssignal K2 wird auf die Zähler 17 und 18 übertragen,

209808/1726

um den Zähler 17 auf Null zu setzen und den Zählstand zwei im Zähler 18 zu speichern. Das logische "1"-Ausgangssignal K2 wird auch an den einen Eingang des Verknüpfungsgliedes 6 gegeben. Der andere oder Dl-Eingang des Verknüpfungsgliedes 6 entspricht dem Ausgangssignal des Verknüpfungsgliedes 9 und ist eine logische ¹¹O", sobald der Zähler 11 die vorbestimmte Anzahl von Impulsen gezählt hat, wie zuvor erläutert. Jeder Impuls K2 vom Verknüpfungsglied 16 führt deshalb dazu, daß eine logische ¹¹I" an dem D2-Ausgang und eine logische "0" an dem D2 -Ausgang erscheint. Das Zusammenwirken dieser Ausgangs signale mit dem Comparator 4, dem Verknüpfungsglied 5 und dem direkten Ausgangszähler 7 sind nunmehr die gleiche wie zuvor in Verbindung mit dem linearen Segmenttakt 8 erläutert.

Der nächste Codierertaktimpuls erzeugt ein logisches "1"-Ausgangssignal LE und wird auch vom Zähler 17 gezählt und vom Vergleicher 12 mit dem Zählstand im Zähler 18 verglichen. Da der Zähler 18 nunmehr eine zwei gespeichert hat, sind die Zählstände nicht vergleichbar und der Comparator gibt keinen Ausgangsimpuls ab. Ein Codierertaktimpuls wird auf diese Weise weggeschnitten oder unterdrückt. Der nachfolgende Codierertaktimpuls speichert jedoch eine zwei

209803/1726

im Zähler 17, die Zählstände in den Zählern 17 und 18 kommen sich gleich, und ein logisches "0"-Ausgangssignal Al wird vom Vergleicher 12 abgegeben, um ein logisches "1"-Ausgangssignal K2 zu erzeugen, welches dem direkten Ausgangszähler 7 zugeführt wird, um unmittelbar ein Codewort zu bilden, wie zuvor erläutert. Das Ausgangssignal K2 des Verknüpfungsgliedes 16 setzt den Zähler 17 auf null zurück und speichert einen Zählstand "drei" im Zähler 18. Es werden nunmehr drei Codierertaktimpulse benötigt, um eine logische "θ" am Ausgang Al des Vergleichers 12 zu erzeugen, und zwei Codierertaktimpulse werden auf diese Weise unterdrückt. Nach dem nächsten logischen "0"-Ausgangssignal Al vom Comparator 12 werden drei Taktimpulse unterdrückt» usw. Es wird darauf hingewiesen, daß die Anzahl der Codierertaktimpuls e, die während der Interpulsintervalle zwischen K2-Ausgangsimpulsen unterdrückt werden, gleich der Anzahl der K2-Impulse ist, die zuvor während der Bildung des Codewortes übertragen worden sind. Dieser Prozeß hält an, bis die Größe des Sägezahn-Bezugssignals entweder gleich der Größe des Eiagangssignales ist oder dieses übersteigt, und der Codierer zurückgesetzt wird, wie zuvor beschrieben. Die Taktimpulsquelle 2 ist so gewählt, daß nur

209808/1726

die erforderliche Gesamtzahl der Quantisierungspegel erzeugt wird in der Zeit zwischen den Eingangsproben oder Abtastungen. Wenn daher die Gesamtanzahl der Pegel erzeugt ist und das Sägezahnsignal noch immer nicht dem Eingangssignal gleich kommt, setzt das Abtast- und Haltenetzwerk 1 alle Zähler zurück, nachdem das Codewort "alle einsen¹¹ (entsprechend dem maximalen Pegel) während der Abtastzeit übertragen worden ist.

Der Pegeleliminationsprozeß kann vielleicht anhand eines numerischen Beispieles besser verstanden werden. Wenn beispielsweise der erste lineare Abschnitt so bestimmt worden ist, daß er 62 Codierertaktimpulse enthält, dann würde der 63. Codierertaktimpuls Information dem Ausgangszähler 7 zuführen. Der 64. Codirertaktimpuls würde unterdrückt und der 65. Codierertaktimpuls würde Information an den Ausgangszähler liefern. Die 66. und 67. Codierertaktimpulse würden dann unterdrückt und der 68. Codierertaktimpuls würde erneut Information zur Bildung eines Ausgangswortes in dem Ausgangszähler 7 führen. Der 69., 70. und 71. Codierertaktimpuls wird unterdrückt und der 72. Codierertaktimpuls bringt Information zur Bildung des Ausgangswortes, usw, wobei die Anzahl der unterdrückten

209808/1726

Codiertaktimpulse jeweils um eins nach jedem K2- und D2-Impuls zunimmt. Mit anderen Worten, es werden η Codierertaktimpulse unterdrückt zwischen η und n+1 nichtlinearen Ausgangs- oder compandierten Impulsen, wobei die Anzahl der unterdrückten Codierertaktimpulse gleich der Anzahl der compandierten Impulse ist, die zuvor dem Ausgangsregister zugeführt wurden. So werden progressiv weniger und weniger Abtastungen am Ausgang des Vergleichers abgenommen, wenn die Größe des Bezugssignals auf den maximalen Wert ansteigt. Ein Quantisierungsverhalten, welches sich einem idealen "Verhalten nähert, wird dadurch erhalten.

Zusammenfassend hat der vorliegende Codierer ein Compandierungsverhalten mit einem linearen und einem nichtlinearen Abschnitt, die sich an einem Punkt schneiden, welcher für eine gegebene Übertragungsanwendung leicht einstellbar ist. Der Codierer arbeitet sequentiell mit Pegelelimination und verwendet eine gesamtdigitale Schaltung mit Ausnahme des Sägezahngenerators, welcher einfacher in Analogschaltungstechnik hergestellt werden kann. Für Eingangs signale mit kleinerer Größe besteht keine Pegelelimination, eine solche wird erst mit steigender Größe des Eingangs signals

209808/1726

eingeführt. Das Ausgangscodierungswort wird direkt in der Standardbinärform im Ausgangs zähler gebildet. Beim Codierer werden nur solche logischen Geschwindigkeiten benötigt, die innerhalb der Möglichkeiten von kommerziell verfügbaren logischen Bauteilen beim heutigen Stand der Technik sind. Die Einfachheit des vorliegenden Codierers und seine geringen Herstellungskosten machen seine Verwendung für jede Leitung in einem Übertragungssystem attraktiv, welches nichtsynchrone Linien aufweist, wobei frühere Codierer nicht eingesetzt werden konnten ohne die Verwendung von Puffer- und Takt- und Verknüpfungsschaltungen. Ferner waren die Kosten für einen individuellen Codierer für jede Leitung ziemlich hoch.

209808/1726

Claims (4)

1. PATENTANSPRÜCHE

   1^) - Compandierender Analog-Digital-Codierer mit folgenden Merkmalen:

   ein Vergleicher (4) besitzt einen ersten, mit einer Bezugssignalquelle verbundenen Eingang (3) und einen zweiten, mit den Abtastwerten des zu codierenden analogen Eingangssignal verbundenen Eingang;

   eine Codierertaktquelle (2) gibt mit vorgegebener Geschwindigkeit Ausgangsimpulse abj

   ein erster Zähler (7) zählt die Impulse der Codierertaktquelle (2),-wenn die Größe des Abtastwertes des analogen Eingangssignals die Größe des Bezugssignals tibersteigt, um ein Codewort zu bildenj

   gekennzeichnet durch folgende weitere Merkmale: eine erste Impulsschaltung (8) verbindet die Codierertaktquelle (2) und den ersten Zähler (7), um eine vorbestimmte maximale Anzahl von in gleichmäßigem Abstand liegenden Impulsen von der Codierertaktquelle (2) an den ersten Zähler (7) zu übertragen;

   eine zweite Impulsschaltung (15) dient zur Abgabe von nicht in gleichen Abständen liegenden Impulse und verbindet die Codierertaktquelle (2) mit dem ersten Zähler (7), nachden

   209808/1726

   eine vorgegebene maximale Anzahl von Codierertaktimpulsen durch die erste Impuls schaltung (8) tibertragen worden ist;

   eine Verknüpfungsschaltung (5) besitzt Eingangs verbindung en von den ersten und zweiten Impulsschaltungen und dem Vergleicher (4) und dient zum Anhalten des ersten Zählers (7) unter der Steuerung der Amplitude des Analogsignals, nachdem eine variable Anzahl von Impulsen von der Codierertaktimpulsqueile (2) an den ersten Zähler (7) übertragen worden ist, um das Ausgangs code wort unter der Steuerung des ersten Zählers zu bilden und den Codierer rückzusetzen.
2. 2. Codierer nach Anspruch 1, gekennzeichnet durch folgendes weiteres Merkmal:

   die zweite Impuls schaltung (15) gibt an den ersten Zähler (7) einen Ausgangsimpuls mit einer Geschwindigkeit ab, die progressiv in Bezug auf die Geschwindigkeit der Impulse abnimmt, welche von der Codierertaktimpulsquelle geliefert werden.
3. 3. Codierer nach Anspruch 1 oder 2, gekennzeichnet durch folgende weitere Merkmale;

   209808/1726

   die erste Impuls schaltung (8) besitzt erste (9) und zweite (10) Verknüpfungsglieder und einen zweiten Zähler (11), wobei die erste Verknüpfungsschaltung einen ersten Eingang aufweist, der mit der CodierertaktimpulsqueHe verbunden ist, und einen zweiten Eingang, der mit einem ersten .Ausgang der zweiten Verknüpfungsschaltung verbunden ist, wobei ferner der Ausgang des ersten Verknüpfungsgliedes mit dem Eingang des ersten Zählers verbunden ist und die Ausgänge des zweiten Zählers mit den Eingängen des zweiten Verknüpfungsgliedes verbunden sind; ein drittes Verlmüpfungsglied (14) besitzt einen ersten Eingang, der mit der Codierertaktquelle verbunden ist, und einen zweiten Eingang, der mit einem zweiten Ausgang des zweiten Verknüpfungsgliedes verbunden ist;

   die zweite Impuls schaltung (15) besitzt ein viertes Verknüpfungsglied (16), einen dritten (17) und einen vieten (18) Zähler sowie eine zweite Comparatorschaltung (12), welche einen ersten Eingang des vierten Verknüpfungsgliedes mit einem ersten Ausgang des dritten Verknüpfungsgliedes verbindet, ein zweiter Ausgang des dritten Verknüpfungsgliedes (14) ist mit einem ersten Eingang des dritten Zählers (17) verbunden, die Ausgänge der dritten und vierten Zähler (17, 18) sind mit den Eingängen des zweiten Vergleichers (12) verbunden und der

   209808/1726

   BAD ORIGINAL

   Ausgang des zweiten Vergleichers (12) ist mit einem zweiten Eingang des vierten Verknüpfungsgliedes (1.6) verbunden, um ein compandiertes Impulsausgangssignal zu schaffen,
4. 4. Codierer nach Anspruch 3, gekennzeichnet durch

   folgenden weiteren Merkmale:

   der Ausgang des vierten Verknüpfungsgliedes (16) ist mit den dritten und vierten Zählern (17, 18) verbunden und dient zur Rücksetzung des zweiten Zählers und zur Steigerung des Zählstandes im vierten Zähler um einsj ein fünftes Verknüpfungsglied (6) besitzt einen ersten Eingang, der mit dem Ausgang des ersten Verknüpfungsgliedes verbunden ist und einen zweiten Eingang, der mit dem Ausgang des vierten Verknüpfungsgliedes verbunden ist; ein erster Ausgang des fünften Verknüpfungsgliedes ist mit dem ersten Zähler zur Bildung des gewünschten Ausgangsbinärwort direkt in dem ersten Zähler verbunden; ein sechstes Verknüpfungsglied (5) besitzt einen ersten Eingang, der mit einem zweiten Ausgang des fünften Verknüpfungsgliedes verbunden ist und einen zweiten Eingang, der mit dem Ausgang des Comparators verbunden ist;
   der Ausgang des sechsten Verknüfungsgliedes ist mit der Quelle

   209808/1726

   der Bezugssignale (3), dem ersten Zähler und den zweiten, dritten und vierten Zählern verbunden, um die Quelle der
   Bezugssignale, den ersten Zähler, den zweiten, dritten und vierten Zähler jedesmal dann zurückzusetzen, wenn das
   Bezugssignal gleich den Abtastwerten des Eingangssignales ist oder diese übersteigt.

   209808/1726