DE2134334A1 - Digitale Signaleinrichtung - Google Patents

Description

dr. MÜLLER-BORE dipl-phys. dr. MANITZ dipl.-chem. dr. DEUFEL DIPL.-ING. FINSTERWALD DIPL.-ING. GRÄMKOW ? 1 ^ Λ 1 ^ Λ

PATENTANWÄLTE

München, den 9. Juli 1971 We/'B - M 2118

THE MAEOQNI COMPANY LIMIl¹ED Bush House, Aldwych, London,W.0.2, Großbritannien

Digitale Signaleinrichtung

Die Erfindung betrifft eine digitale Signaleinrichtung und insbesondere eine Einrichtung von der Art, bei welcher ein Zähler als Quelle von ZeittaktSignalen dient, welche dazu verwendet werden, um eine zeitlich ordnungsgemäß gesteuerte Verarbeitung von Signalen in einer Bit-Signalfolge zu erreichen, und zwar in Abhängigkeit von der Stellung der Signale in der Folge.

Beispiele für eine solche Einrichtung umfassen J"ehlerkorrektur-Telegraphieeinrichtungen, wie sie in der britischen Patentschrift 1 008 936 beschrieben sind. Die Erfindung versucht, eine verbesserte digitale

- 2 109883/1298

Signaleinrichtung der oben genannten Art zu schaffen.

Wie bei einer Einrichtung der oben genannten Art an sich, bekannt ist, ist es erforderlich, um diese in zufriedenstellender Weise zu betreiben, dsß der Zähler in einer ordnungsgemäßen Phasenbeziehung zu den Signalen in der Folge steht. In bekannten Einrichtungen dieser Art ist es üblich, eine Einrichtung vorzusehen, um zu bestimmen, wann der Zähler außer Phase läuft und den Betrieb der Einrichtung zu sperren, während nach der ordnungsgemäßen Phase gesucht wird. £s hat sich herausgestellt, daß dies in der Praxis zu ernsten Schwierigkeiten führt,und zwar insbesondere bei Einrichtungen , welche in Systemen mit einer einzigen Eichtung verwendet werden, d.h., in solchen Systemen, welche einen einzelnen Signalpfad zwischen dem Sender und dem Empfänger aufweisen, da bei solchen Systemen eine korrekte Phasenbeziehung nicht so leicht zu überprüfen ist, wie es bei solchen Systemen der Fall ist, die einen Hin- und einen Rückweg zwischen dem Sender und dem Empfänger aufweisen. Weiterhin kann bei Fading und/oder Rauschen ein anscheinender, jedoch nicht tatsächlicher, Verlust der Phase einen Verlust des Verkehrs bewirken, und zwar aufgrund der Tatsache, daß die Einrichtung unnötigerweise gesperrt wird, während eine Suche nach der ordnungsgemäßen Phase ausgeführt wird, wobei die Einrichtung sich tatsächlich während des Vorganges selbst außer Phase bringt, und zwar während des Suchvorganges, bevor sie wieder in eine ordnungsgemäße Phasenbeziehung gebracht werden kann. Der Verkehrsverlust aufgrund eines anscheinenden , jedoch nicht tatsächlichen, Phasenverlustes kann größer sein als derjenige, welcher von Fading und/oder Rauschen herrührt, was zu einem tatsächlichen Phasenverlust führen könnte.

üemäß der Erfindung umfaßt eine digitale Signaleinrichtung

109883/1298 - 3 -

der oben genannten Art eine inrichtung, welche von dem Zähler unabhängig ist um während des Betriebes kontinuierlich einlaufende Bit-Signalfolgen zu überwachen und welche auf den Empfang einer vorgegebenen Anzahl von identifizierbaren Bit-Signalkombinationen anspricht, welche zu Beginn einer Bit-Folge übertragen werden, um den Zähler in einem Schritt auf eine vorgegebene Zählung zurückzusetzen, um eine ordnungsgemäße Phaseneinstellung dieses Zählers in bezug auf die Bit-Signale in· der Bit-Folge zu erreichen.

Normalerweise ist die vorgegebene Zählung diejenige Stellung des Zählers, in welcher er Vollständig auf Null zurückgesetzt ist.

Vorzugsweise ist vorgesehen, daß die identifizierbaren Bit-Signalkombinationen alle ähnlich sind und einem Verkehrsruhesignal entsprechen, welches dieselbe Anzahl von Bits aufweist wie ein Nachrichtenzeichen in der Bit-Folge.

Weiterhin ist vorzugsweise vorgesehen, daß die Einrichtung zur Rückstellung des Zählers ein Speicherregister aufweist, welches soviele Stufen besitzt, wie Bits in einer der identifizier baren Bit -Signalkombjoat ionen vorhanden sind, daß eine Einrichtung zur bitweisen Zuführung der Bit-Folge zum Speicherregsber vorgesehen ist, daß weiterhin ein Schieberegister vorhanden ist, welches soviele Stufen aufweist, wie die Anzahl der vorgegebenen identifizierbaren Bit-Signalkombinationen beträgt, daß weiterhin eine Einrichtung vorgesehen ist, um das Vorhandensein von einer der identifizierbaren Bit-Signalkombinationen in dem Speicherregister zu ermitteln und um bei einer solchen Ermittlung zu bewirken, daß das Schieberegister um eine Stufe weiter-

109883/1298

geschaltet wird und daß schließlich eine Einrichtung vorgesehen ist, um ein Ausgangssignal, welches von dem Schieberegister abgeleitet .wird, wenn dieses seine volle Zählung erreicht, an den ersten Zähler zu führen, um diesen zurückzustellen.

Weiterhin ist vorzugsweise vorgesehen, cfeß eine Einrichtung vorgesehen ist, um zu bewirken, daß das Schieberegister immer dann um eine Stufe zurückgestellt wird, wenn zwar erwartet wird, daß ein nachfolgendes der identifizierbaren Bit-Signale in dem Speicherregister vorhanden ist, wenn dies jedoch nicht der i!'all ist.

Schließlich ist vorzugsweise vorgesehen, daß die zuletzt genannte Einrichtung einen l'eilerzähler aufweist, welcher einen Teilerfaktor besitzt, der gleich der Anzahl von Bits in einem Zeichen ist, daß weiterhin eine G-att er einrichtung vorgesehen ist, welche in die geöffnete Stellung gesteuert wird, wenn das Schieberegister zunächst um eine Stufe weiterrückt und so angeschlossen ist, daß Zeittaktsignale mit Bit-Ji¹Tequenz an den Teilerzähler geführt werden, daß die Qattereinrichtung zu solchen Zeiten in die geöffnete Stellung gesteuert wird, wenn die Detektoreinrichtung die Anwesenheit von einer der identifizierbaren Bit-Signalkombinationen in dem Speicherregister nicht feststellt und daß die Gattereinrichtung so angeschlossen ist, daß sie mit Zeichenrate Signale von dem Teilerzähler an das Schieberegister liefert, um das Rückstellen desselben zu steuern.

109883/1298

Die üirfmdung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben, welche ein schematisch.es Blockdiagramm einer erfindungsgemäßen digitalen Siganalverarbeitungsanordnung darstellt.

G-einäß der Darstellung in der Zeichnung ist innerhalb des gestrichelten Blockes 1 , soweit dies für ein Verständnis der Jirfindung erforderlich ist, ein Signalempfanger an sich bekannter Art dargestellt. Der üänpfanger 1 umfaßt eine Zentral-Verarbeitungseinheit 2, welche so ausgestattet ist, daß sie digitale Signale bearbeiten kann, welche ihr in einem ordnungsgemäßen Zeittakt zugeführt werden, indem auf die Anordnungen einzelner Bit^Signale in einer digitalen Sigajilfolge Bezug genommen wird. Zeittaktsignale werden sowohl mit Bit-tirequenz als auch mit Zeichenfrequenz geliefert. Diese Zeittaktsignale werden von einem Hauptuhrenoszillator > geliefert, dessen Ausgangsklemme mit einer geeigneten Teilschaltung 6 verbunden ist, deren Ausgangssignale mit Bit-Signalfrequenz erfolgen. Die Teilschaltung 6 wird durch eine Synchronisierschaltung 10 gesteuert, welche durch Bit-üignale getrieben wird, welche von der Leitung 3 über die Leitung 11 abgeleitet werden. Die Ausgangsklemme der Teilschaltung 6 ist über die Leitung 7 angeschlossen, um Zeittaktsignale mit Bitirequenz an die Hauptverarbeitungsschaltung 2 zu liefern. Die Ausgangsklemme der Teilschaltung 6 ist weiterhin angeschlossen, um Signale mit Bit-ixequenz an einen Zähler 8 zu liefern ( unter der Annahme, daß im vorliegenden Fall die Anzahl der Bit-Signale in einem Zeichen gleich zehn ist), welcher eine Teilung durch zehn ausführt, von welchem dann Zeittaktsignale mit Zeichenfrequenz über die Leitung 9 an die Hauptverarbeitungsschaltung 2 geführt werden. Um zu gewährleisten, daß die empfangenen Signale ordnungsgemäß

109883/1298 - b -

■ -. 6 -

behandelt werden, ist es erforderlich, daß der Zähler 3 ordnungsgemäß synchronisiert ist. Die gemäß der Erfindung zu diesem Zweck vorgesehene Einrichtung ist innerhalb des gestrichelten Blockes 12 dargestellt.

Die auf der Leitung 3 empfangenen Signale werden einem Speicherregister 13 zugeführt, welches soviele Stufen aufweist wie Bits in einem Zeichen vorhanden sind (im vorliegenden Falle 10) . Das Weiterschalten des Registers 13 wird durch Signale mit Bit-Frequenz gesteuert, welche an dieses Register von der Ausgangs— klemme des Teilers 6 über die Leitung 24 angelegt sind. Das im Register 13 dargestellte Zeichen wird einem Detektor 14 zugeführt, welcher ein Ausgangssignal an die Leitung 15D liefert, sobald ein vorgegebenes identifizierbares Bit-Signal-Kombinationszeichen im Register 13 erscheint und zu allen übrigen Zeiten ein Signal an die Leitung 15Ϊ¹ liefert. Zweckmäßigerweise ist das vorgegebene Bit-Signal-Kombinationszeichen das Verkehrsruhesignal.

Die Leitung 15D ist über ein normalerweise geöffnetes (d.h.Mtendes) Gatter 16 angeschlossen, um einen Zweistufenzähler 17 zu verschieben, von dem angenommen werden kann, daß er anfänglich eine Binärzählung 00 darstellt. Der Zähler 17 ist derart ausgebildet, daß er schrittweise unter der Steuerung von Signalen von OO bis 11 zählt, welche von der Leitung 18 angelegt werden und unter der Steuerung von Signalen schrittweise rückwärts zählt, welche von der Leitung 19 angelegt werden. Wenn eine Verschiebung durch ein Signal stattgefunden hat, welches von der Leitung 15D über das Gatter 16 zugeführt wird, wird ein Signal an eine Ausgangsleitung ZO geführt, welche mit dem Gatter 1b verbunden ist, um dieses zu schließen.

- 7 -109883/1298

Die Leitung 15D ist ebenfalls angeschlossen, um·dann, wenn durch den Detektor 14 ein Ruhesignal festgestellt wird, ein Gatter 21 zu öffnen, durch welches Signale mit Zeichenrate an die Leitung 18 geführt werden, und zwar von einer Zähleinrichtung 22, welche ihre Eingangssignale mit Bit-Irequenz über das Gatter 23 von einer Leitung 24 ableitet. Das Gatter 23 ist mit der Ausgangsleitung 20 derart verbunden, daß es geöffnet wird, wenn der Zähler 17 verschoben wird.

i^vüt Zeichenrate vom Zähler 22 abgeleitete Ausgangs signale werden ebenso über das Gatter 25 zugeführt, wenn dieses Gatter geöffnet ist , und zwar zur Leitung 19, welche das Rückwärtszählen des Zählers 17 steuert. Das Gatter 25 ist so angeschlossen, daß es durch Bignale geöffnet wird, welche auf der Leitung 15Ϊ¹ erscheinen, d.h., immer dann, wenn der Detektor 14 kein Verkehrsruhesignal im Register 13 feststellt. Die Ausgangsleitung 26 vom Zähler 17 ist mit dem Zähler 8 verbunden, um diesen vollständig auf .Null zurückzusetzen, und zwar immer dann, wenn der Zähler 17 eine volle Zählung erreicht.

In Betrieben werden die auf der Leitung 3 empfangenen digitalen Signale Bit-weise dem Register 13 zugeführt, und zwar unter der Steuerung der Zeittaktsignale mit Bit-Jjrequenz auf der leitung 24. Wenn das erste einer Vielzahl von aufeinanaerfoigenden Ruhezeichen im Register 13 erscheint, liefert der Detektor 14 ein Signal auf der Leitung 15D , welches durch das Gatter 16 hindurchgeht und den Zähler 17 verschiebt. Das Signal auf der Leitung 15D öffnet auch das Gatter 21. Der Zähler 17 liefert ein Äusgangssignal auf der Ausgangsleitung 20, welches das Gatter 16 schließt und das Gatter 23 öffnet, um mit Bit-irequenz Zeittaktsignale von der Leitung 24 zu liefern, und zwar an den Zähler 22, welcher durch zehn teilt,

109883/1298

Ausgangssignale mit Zeichenrate vom Zähler 22, welcher durch zehn teilt, gehen durch das Gatter 21, wenn dieses Gatter geöffnet ist. Das Gatter 21 ist geöffnet, wenn, wie es der IPaIl sein sollte, zu. derselben Zeit, zu welcher ein Bignal mit Zeichenrate an der Ausgang ski emme des Zählers 22 auftritt, welcher durch 10 teilt, das nächste Kuhesignal vollständig im Register 13 vorhanden ist. Wenn zur selben Zeit das Gatter 21 geöffnet ist, wird der Zähler 1? um eine Zählung weitergesetzt. Wenn das Gatter 21 nicht geöffnet ist, weil das üuhesignal nicht im üegister 13 ermittelt wird, dann ist das Gatter 25 geöffnet, und das Ausgangssignal vom Zähler'22, welcher durch zehn teilt, bewirkt , daß der Zähler 17 um eine Zählung zurückgesetzt wird.

Wenn der Zähler T/ seine" volle Zählung erreicht (was der Fall ist, wenn drei von drei oder vier von fünf oder fünf von sieben oder sechs von neuen oder sjä>en von elf.... usw. fiuhezeichen ordnungsgemäß im Register 13 ermittelt wurdenJ, wird der Zähler 8 durch ein von dem Zähler 17 über die Leitung 26 angelegtes Signal vollständig auf Null zurückgesetzt.

- Patentansprüche -

109883/1298

Claims (4)

1. Patentansprüche

   Digitale Signaleinrichtung von der Art, bei welcher ein Zähler als Quelle von Zeittaktimpulsen dient, welche dazu verwendet wird, um in einer ordnungsgemäßen zeitlichen Beziehung eine Signalverarbeitung in einer Bit-Signalfolge zu erreichen, und zwar in Abhängigkeit von den Stellungen der Signale in der Folge und wobei eine Rücksteileinrichtung vorgesehen ist, um den Zähler zurückzustellen, um eine ordnungsgemäße Phasenbeziehung des Zählers in bezug auf die Bit-Signale in der Bit-Folge zu erreichen, dadurch gekennzeichnet , daß die Rückstelleinrichtung (12) von dem Zähler (ö) nicht abhängt und während der Operationen einlaufende Bit-Signalfolgen fortwährend überwacht und auf den Empfang einer vorgegebenen Anzahl von identifizierbaren Bit-Signalfolgen anspricht, welche zu Beginn einer Bit-Folge übertragen werden, um den Zähler in einem Schritt zurückzusetzen, und zwar auf eine vorgegebene Zählung.
2. 2. Einrichtung nach Anspruch 1, dadurch gekennz eichn e t , daß die vorgegebene Zählung vollständig aus Nullen besteht.
3. ^. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die identifizierbaren ßit-Signalkombinationen alle ähnlich sind und einem "Verkehrsruhesignal entsprechen, welches dieselbe Anzahl von Bits aufweist wie ein Nachrichtenzeichen in der Bit-Folge.
4. 4. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Einrichtung zur Rückstellung des Zählers ein üpeicherregister aufweist, welches soviele Stufen besitzt, wie Bits in einer der

   - 10 -

   109883/1298

   identifizierbaren ßit-Signalkombinationen vorhanden sind, daß eine Einrichtung zur bitweisen Zuführung der Mt-FoIge zum Speicherregister vorgeseim ist, . daß weiterhin ein Schieberegister vorhanden ist, welches soviele Stufen aufweist, wie die'Anzahl der vorgegebenen identifizierbaren Bit-Signalkombinationen beträgt, daß weiterhin eine Einrichtung vorgesehen ist, um das Vorhandensein von einer der identifizierbaren Bit-Signalkombinationen in dem Speicherregister zu ermitteln und um bei einer solchen Ermittlung zu bewirken, daß das Schieberegister um eine Stufe weitergeschaltet wird und daß schließlich eine Einrichtung vorgesehen ist, um ein Ausgangssignal, welches von dem Schieberegister abgeleitet wird, wenn dieses seine vol}.e Zählung erreicht, an den ersten Zähler zu führen, um diesen zurückzustellen.

   Einrichtung nach Anspruch 4, dadurch gekennzeichnet , daß eine Einrichtung vorgesehen ist, um zu bewirken, daß das Schieberegister immer dann um eine Stufe zurückgestellt wird, wenn zwar erwartet wird, daß ein nachfolgendes der identifizierbaren Bit-Signale in dem Speicherregister vorhanden ist, wenn dies jedoch nicht der Fall ist.

   Einrichtung nach Anspruch 5, dadurch gekennzeichnet , daß die zuletzt genannte Einrichtung einen Teilerzähler aufweist, welcher einen Teilerfaktor besitzt, der gleich der Anzahl von Bite in einem Zeichen ist, daß weiterhin eine G-attereinrichtung vorgesehen ist, welche in die geöffnete Stellung gesteuert wird, wenn das Schieberegister zunächst um eine Stufe weiterrückt und so angeschlossen ist, daß

   - 11 -

   109883/1298

   Zeitt akb signale mit Bit-Frequenz an den !DeilerzäiSer geführt werden, daß die Gattereinrichtung zu solchen Zeiten in die geöffnete Stellung gesteuert wird, wenn die Detektoreinrichtung die Anwesenheit von einer der identifizierbaren üLt-Signalkombinationen in dem. Speicherregister nicht feststellt und daß die Gatt er einrichtung so angeschlossen iäb, daß sie mit Zeichenrate Signale von dem Teilerzähler an das Schieberegister liefert, um das Rückstellen desselben zu steuern.

   109883/1298

   Leerseite