DE2133676B2 - Schieberegister - Google Patents

Description

Rückkopplungskanals zwischen dem Ausgangsanschluß und dem ersten IGFET-Verstärker in Abhängigkeit von der ersten Taktgeberspannung, um den ersten und zweiten IGFET-Verstärker in dem jeweils vorliegenden Betriebszustand so lange festzuhalten, bis der nächste Schiebezyklus beginnt.

Die beiden Taktgeberspannungen werden den IGFET-Verstärkern über zwei zusätzliche metallisierte Leitungen zugeführt, welche ebenfalls quer zu dem Halbleiterplättchen zu allen Stufen des Schieberegisters verlaufen.

Eine bekannte statische Schieberegisterstufe mit Isolierschicht-Feldeffekttransistoren erfordert daher drei metallisierte Leitungen, welche über das gesamte Halbleiterplättchen verlaufen. Diese drei Leitungen nehmen einen wesentlichen Teil des Flächenbereichs des Halbleiterplättchens ein, welcher für das Schieberegister verwendet wird.

Tatsächlich nehmen die drei Leitungen so viel Platz auf dem Halbleiterplättchen ein, daß der Flächenbereich durch Weglassen einer oder mehrerer Leitungen wesentlich reduzierbar wäre. Ein solches Weglassen von Leitungen reduziert nicht nur den Plättchen-Flächenbereich, sondern auch die Herstellungskosten jedes Schieberegisters.

Die Aufgabe der Erfindung besteht darin, eine durch eine integrierte Schaltung gebildete statische Schieberegisterstufe zu schaffen, welche weniger als drei sich über das gesamte Halbleiterplättchen zur Verbindung mit äußeren Schaltungen erstreckende Leitungen aufweist.

Die Aufgabe wird bei einem Schieberegister der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß jede Registerstufe einen zusätzlichen Transistor als dritte Belastung enthält, welcher mit einem Transistor des ersten Transistorpaares verbunden ist und wobei nur zwei metallisierte Leiter vorgesehen sind, welche den Registerstufen Versorgungsenergie und sämtliche Taktinformationen zuführen.

In Ausgestaltung der Erfindung wird ein Substrat vorgesehen, auf welchem sämtliche Registerstufen aufgebracht sind, und eine erste Taktgeberspannung an den einen Leiter und eine zweite Taktgeberspannung, welche ungleichphasig zu der ersten Taktgeberspannung ist, an den anderen Leiter angelegt, und ferner werden die beiden Taktgeberspannungen so gewählt, daß sie in abwechselnder Folge den Registerstufen eine Versorgungsspannung mit hohem Potential über das Halbleitermaterial des Substrats zuführen und abwechselnd einen Stromrückweg von den Registerstufen auf Masse ermöglichen.

In weiterer Ausbildung der Erfindung wird der erste metallisierte Leiter mit den Gateelektroden des zweiten Transistorpaares sowie mit den Gate- und Drainelektroden des dritten Tränsistorpaares jeder Registerstufe verbunden und der zweite metallisierte Leiter mit der Gate- und Drainelektrode des zusätzlichen Transistors jeder Registerstufe verbunden.

Ein Ausführungsbeispiel der Erfindung besteht darin, daß zwischen den Registerstufen eine Verbindungseinrichtung vorgesehen ist, mittels welcher eine gleichzeitige Leitung durch das zweite und dritte Transistorpaar steuerbar ist und daß ferner eine Einrichtung zur Steuerung einer gleichzeitigen Leitung durch den Eingangstransistor und den zusätzlichen Transistor vorgesehen ist, und zwar abwechselnd in Abhängigkeit von der Leitung durch das zweite und dritte Transistorpaar.

Eine Möglichkeit besteht darin, daß die beiden Taktgeberspannungen die Referenzspannung liefern. Das erfindungsgemäße Schieberegister erfordert lediglich zwei Leitungen, die sich über das Halbleiterplättchen zu allen Registerstufen erstrecken. Jede Registerstufe weist ein Paar von IGFET-Bauelementen auf, die in üblicher Weise mittels eines anderen IGFET-Bauelementepaares quergekoppelt find, deren Leitzustand durch eine erste Taktgeberspannung eingestellt wird. Ein weiteres als Belastung vorgesehenes IGFET-Transistorpaar ist mit seinen Gate- und Drainelektroden mit der ersten Taktgeberspannung verbunden, so daß dessen Leitzustand ebenfalls durch die erste Taktgeberspannung gesteuert wird. Vor dem Ausgangsanschluß der Registerstufe ist ein zusätzliches IGFET-Bauelement als dritte Belastung angeordnet, weiches von einer zweiten Taktgeberspannung gesteuert wird. Die zweite Taktgeberspannung ist phasenungleich zu der ersten Taktgeberspannung und steuert außer dem zusätzlichen IGFET-Bauelement ein weiteres IGFET-Bauelement am Eingang jeder Registerstufe.

Die Erfindung wird nachstehend an Hand der Zeichnungen näher erläutert. Es zeigt

F i g. 1 ein elektrisches Schaltbild eines Ausführungsbeispiels einer erfindungsgemäßen Schieberegisterstufe,

F i g. 2 Zeitdiagramme der beiden Taktgeberspannungen zur Steuerung der Schieberegisterstufe nach Fig. 1,

F i g. 3 ein Blockschaltbild eines Ausführungsbeispiels eines erfindungsgemäßen Schieberegisters,

F i g. 4 ein Blockschaltbild eines gegenüber dem Ausführungsbeispiel nach F i g. 3 abgewandelten Schieberegisters und

F i g. 5 einen Querschnitt durch den Halbleiterkörper eines in dem erfindungsgemäßen Schieberegister verwendeten Isolierschicht-Feldeffekttransistors.
F i g. 1 zeigt eine statische IGFET-Schieberegister-

stufe 10, welche eine von mehreren auf einem Halbleiterplättchen hergestellten Stufen darstellt. Die Registerstufe umfaßt acht IGFET-Bauelemente, welche so verbunden sind, daß sie Signale an einem Eingangsanschluß 12 aufnehmen und Ausgangssignale an einem Ausgangsanschluß 14 erzeugen.

Jedes IGFET-Bauelement nach F i g. 1 weist kanalförmige, p-leitende Anreicherungsbereiche auf. wobei die Leitung durch Majoritätsträger erfolgt. Jedes IGFET-Bauelement besitzt eine Gate-, eine Source- und eine Drainelektrode. Durch Anlegen eines gegenüber dem Potential der Sourceelektrode negativen Potentials an die Gateelektrode weiden p-Majoritätsträger in einem Kanal erzeugt, welcher von dei Source- zur Drainelektrode verläuft. Der genannte Kanal stellt einen ständig leitenden Strompfad für die Majoritätsträger dar. Diese Träger werden von dei Sourceelektrode zu der Drainelektrode mittels eine! Drainelektrodenpotentials geführt, welches gegenübei dem Sourceclektrodenpotential negativ ist.

Die Betriebsart der Registerstufe erfolgt bekannt lieh derart, daß jedes IGFET-Bauelement nacl F i g. 1 von der Source- zur Drainelektrode leitet wenn die Gateelektrode mit einem Potential beauf schlagt wird, das eine bestimmte Schwelle überschrei tet und gegenüber dem Potential der Sourceelektrodi negativ ist. Umgekehrt wird jeder Transistor gesperrt wenn die Sourceelektrodenspannung der Gateelek trode zugeführt wird.

Eine andere Bauart von IGFET-Bauelementen, gigkeit von der Taktgeberspannung II. Eine derartige beispielsweise mit kanalförmigen, η-leitenden Anrei- Transistor-Schaltstufe der nächstfolgenden Registercherungsbereichen, kann in der gleichen Schaltung stufe überträgt Informationssignale von dem Ausgang wie nach. F i g. 1 verwendet werden, wenn entspre- 14 der dargestellten Registerstufe zu der nächstfolchende Änderungen der Polungen durchgeführt wer- 5 genden Registerstufe, während gleichzeitig Informaden, um eine Anpassung an die ersetzten Bauelemente tionen durch den Transistor 30 in die Registerstufe herbeizuführen. nach F i g. 1 gelangen.

Die Schieberegisterstufe nach F i g. 1 umfaßt zwei In dem Ausgangsteil der Schaltung nach F i g. 1 Hegt

Transistoren 16, 18, welche zur Erzielung eines bi- ein Transistor 32 als dritte Belastung der dargestellstabilen Betriebes von der Drain- zur Gateelektrode io ten Registerstufe. Die Sourceelektrode des Transistors quergekoppelt sind. Ein Vorspannungspotential wird 32 liegt an der Drainelektrode des Transistors 18. den Sourceelektroden der Transistoren 16, 18 über Drain- und Gateelektroden des Transistors 32 liegen ein Halbleitersubstrat 15 zugeführt, welches mit einem an der Taktgeberspannung II, welche den Leitzustand Versorgungsspannungsanschluß 19 verbunden ist. Der des Transistors 32 steuert.

Anschluß 19 stellt den positiven Potentialanschluß 15 Gemäß Fig. 1, 3 verbindet eine Leitung 35 die einer üblichen Gleichspannungsversorgungsquelle dar, Taktgeberspannung II mit den Transistoren 32, 30 deren anderer Anschluß Massepotential führt. Das und ist teilweise mit gestrichelten Linien dargestellt, Substrat 15 ist in F i g. 1 mit gestrichelten Linien dar- um anzuzeigen, daß die Leitung 35 auch über das gestellt, um anzuzeigen, daß das Substrat 15 von dem Halbleiterplättchen verläuft, um eine Verbindung mit Anschluß 19 der Versorgungsspannungsquelle über ao ähnlichen Transistoren jeder Registerstufe herbeizudas Halbleiterplättchen 40 zu jeder Stufe des Schiebe- führen.

registers verläuft. Das Substrat 15 ist mit den Source- Die Leitungen 25, 35 können in vorteilhafter Weise

elektroden der Transistoren 16, 18 kurzgeschlossen, als metallisierte Leiter ausgebildet werden, welche an und zwar mittels einer Metallverbindung, die kon- dem Halbleiterplättchen angebracht sind, tinuierlich über die betreffende Sourceelektrode und as F i g. 2 zeigt die Phasenlage der Taktgeberspannundas Substrat abgesetzt ist. gen I und II. Die Taktgeberspannungen liegen im wein an sich bekannter Weise sind die Transistoren sentlichen ungleichphasig zueinander, so daß sich die 16, 18 mittels von der Sourceelektrode zu der Drain- Spannung I auf Massepotential befindet, wenn die elektrode verlaufender Verbindungswege mit weiteren Spannung II positives Potential V₀₀ besitzt und umzwei Transistoren 20, 21 quergekoppelt. Die Source- 30 gekehrt. Beispielsweise liegt die Spannung I norma- bzw. Drainelektrode des Transistors 20 ist mit der lerweise auf Massepotential, nimmt jedoch positives Drainelektrode des Transistors 16 bzw. der Gateelek- Potential V₀₀ zum Zeitpunkt T_x an und kehrt unmittrode des Transistors 18 verbunden. Die Source- bzw. telbar nach dem Zeitpunkt T₂ auf Massepotential Drainelektrode des Transistors 21 ist mit der Drain- zurück. Andererseits besitzt die Spannung II normaelektrode des Transistors 18 bzw. der Gateelektrode 35 lerweise positives Potential F₀₀, fällt jedoch unmitdes Transistors 16 verbunden. Die Gateelektroden der telbar nach dem Zeitpunkt T_x auf Massepotential ab Transistoren 20, 21 liegen in an sich bekannter Weise und kehrt zum Zeitpunkt T₂ wiederum auf das posian einer Taktgeberspannung I. tive Potential V₀₀ zurück. Die Differenzspannung

Zwei zusätzliche Transistoren 22, 23 dienen als Be- zwischen dem Potential V₀₀ und Masse liegt oberlastungen für die Transistoren 16 und 18. Die Source- 40 halb der Schwellspannung der Bauelemente 18, 16, elektroden der Transistoren 22, 23 liegen in an sich 20, 21, 22, 23, 30 und 32.

bekannter Weise an der Drainelektrode des Tran- Die Zuführung des Massepotentials der Taktgeber-

sistors 16 bzw. 18. Gate- und Drainelektroden der spannungen I, II erfolgt über die Leitung 37 zu dem Transistoren 22, 23 liegen gemeinsam an den Gate- Massepotential führenden Anschluß der Versorgungselektroden der Transistoren 20, 21 sowie an der Takt- 45 Spannungsquelle.

geberspannung I. Gemäß F i g. 1, 3 verbindet eine Lei- Während die dargestellte Registerstufe nach F i g. 1

rung 25 die Taktgeberspannung I mit den Transisto- arbeitet, wird ein Ausgangssignal der vorangehenden ren 20, 21, 22, 23 und ist zum Teil mit gestrichelten nicht dargestellten Registerstufe dem Eingangsan Linien dargestellt, um anzuzeigen, daß die Leitung 25 Schluß 12 als Eingangssignal zugeführt und über der auch über das gesamte Halbleiterplättchen verläuft, 5° Transistor 30 auf die Gateelektrode des Transistor um eine Verbindung mit ähnlichen Transistoren an- 16 gekoppelt, und zwar dann, wenn die Taktgeber derer Schieberegisterstufen herzustellen. spannung II sich während des Intervalls zwischen dei

In dem Eingangsteil der Schaltung nach F i g. 1 ist Zeitpunkten T₁, T₂ auf Massepotential befindet. Wäh zwischen dem Anschluß 12 und der Gateelektrode rend dieses Intervalls wird das Potential des Ein des Transistors 16 die von der Source- zur Drainelek- 55 gangssignals von der vorangehenden Registerstufi trode verlaufende Schaltstrecke eines Transistors 30 über den Transistor 30 auf die Gateelektrode de angeordnet, welcher durch eine an seine Gateelek- Transistors 16 gekoppelt, um die Stromleitung durcl trode angelegte Taktgeberspannung II gesteuert wird. diesen Transistor zu steuern. Das Eingangssignal voi Der Transistor 30 ist lediglich innerhalb derjenigen der vorangehenden Stufe liegt entweder in der Nähi Zeiträume gut leitend, in welchen Informationen in 60 des Massepotentials oder in der Nähe des positivei der Registerstufe nach F i g. 1 zu verschieben sind. Potentials V₀₀.

Der Transistor 30 arbeitet somit als Eingangsschalt- Wie vorstehend bereits ausgeführt wurde, sind dv

stufe, welche die zugehörige Schieberegisterstufe ge- Taktgeberspannungen I, II im wesentlichen ungleich genüber Änderungen der Eingangssignale abschaltet, phasig, so daß während des Intervalls zwischen dei ausgenommen zu bestimmten Zeiträumen. Eine an- 65 Zeitpunkten T_x, T₂ die Spannung I positiv ist und da dere, nicht dargestellte Schaltstufe arbeitet, da sie im mit die Transistoren 20,21 gesperrt sind. Das positiv Eingangsteil der nächstfolgenden Registerstufe ange- Potential der Taktgeberspannung I sperrt ferner di ordnet ist, ähnlich wie der Transistor 30 in Abhän- Transistoren 22, 23 während des gleichen Intervall:

Wenn das dem Anschluß 12 während des Intervalls zwischen den Zeitpunkten T₁, T₂ zugeführte Eingangssignal annähernd Massepotential besitzt, so wird der Transistor 16 durchgeschaltet. Nach Durchschalten des Transistors 16 wird die Taktgeberspannung II zum Zeitpunkt T₂ wieder positiv, während die Taktgeberspannung I Massepotential annimmt. Dadurch sperrt der Eingangs-Schaltstufentransistor 30 wieder, während die Transistoren 20,21,22,23 in den Durchlaßzustand übergeführt werden. Die Stromleitung durch den Transistor 16 steigt an, da das auf Massepotential liegende Eingangssignal in der Gate-/Sourceelektrodenkapazität des Transistors 16 gespeichert wird und das Bauelement 22 nunmehr stromleitend wird. Auf Grund der Stromleitung durch den Transistor 16 steigt das Potential an der Drainelektrode des Transistors 16 bis auf das positive Potential V_DD des Anschlusses 19 der Versorgungsspannungsquelle. Ein derartiges Potential V_DD wird über den leitenden Transistor 16 und den durchgeschalteten Transistor 20 auf die Gateelektrode des Transistors 18 gekoppelt.

In Abhängigkeit von dem positiven Potential V_DD wird der Transistor 18 aus dem leitenden Zustand heraus gesperrt, wobei dessen Drainelektrode durch die Taktgeberspannung I auf Massepotential gehalten wird, welches über den durchgeschalteten Transistor 23 Tiit der Drainelektrode des Transistors 18 gekoppelt ist. Das Massepotential an der Drainelektrode des Transistors 18 wird wiederum über den durchgeschalteten Transistor 21 auf die Gateelektrode des Transistors 16 gekoppelt, damit der Transistor 16 im Leitzustand verbleibt.

Wenn demgegenüber zum Zeitpunkt T₁ das Signal an dem Eingangsanschluß 12 annähernd das positive Potential V_DD besitzt, so wird der Transistor 16 während des Intervalls zwischen den Zeitpunkten T₁, T₂ gesperrt. In diesem Falle wird der Transistor 18 so vorgespannt, daß er leitet, sobald die Taktgeberspannung II zum Zeitpunkt T₂ positiv wird. Alsdann wird das positive Potential V_DD des Zuführungsanschlusses 19 über den Transistor 18 mit dessen Drainelektrode gekoppelt. Dieses positive Potential wird über den durchgeschalteten Transistor 21 auf die Gateelektrode des Transistors 16 gekoppelt, um den Transistor 16 im Sperrzustand zu halten.

Die Drainelektrode des Transistors 18 wird unmittelbar mit dem Ausgangsanschluß 14 und über diesen mit einem Eingangsanschluß der nächstfolgenden Schieberegisterstufe (nicht dargestellt) verbunden. Gleichgültig, welches Potential an der Drainelektrode des Transistors 18 liegt, wird dieses auf den Eingangsanschluß der nächstfolgenden Schieberegisterstufe übertragen, wenn die Taktgeberspannung II zu einem bestimmten Zeitpunkt Massepotential annimmt, beispielsweise unmittelbar nach dem Zeitpunkt T₁ (F i g. 2). In einem solchen Zeitpunkt wird die Eingangs-Transistorschaltstufe der nächstfolgenden Registerstufe eingeschaltet, um das Potential von dem Ausgangsanschluß 14 auf eine Gateelektrode eines dem Transistor 16 entsprechenden Transistors zu koppeln.

Wenn die Taktgeberspannung II unmittelbar nach dem Zeitpunkt T₁ Massepotential annimmt, so ist der Transistor 32 ebenfalls durchgeschaltet. Da der Transistor 32 leitet, während Informationen zwischen den Registerstufen übertragen werden, arbeitet dieser Transistor als Belastung an Stelle des Transistors 23, welcher durch die Taktgeberspannung I zum Zeitpunkt T₁ gesperrt ist.

Es werden daher zwei wechselnde Stromwege zwischen der Drainelektrode des Transistors 18 und i, Massepotential aufgebaut. Ein Stromweg auf Massepotential verläuft durch den Transistor 23 auf die Taktgeberspannung I. Dieser Stromweg beginnt unmittelbar nach dem Zeitpunkt T₂ und besteht bis zu dem Zeitpunkt T₈, während die Taktgeberspannung

ίο auf Massepotential liegt. Der zweite Stromweg auf Masse verläuft durch den Transistor 32 auf die Taktgeberspannung II, welche unmittelbar nach dem Zeitpunkt T₁ beginnt und bis zum Zeitpunkt T₂ auf Massepotential liegt. Da die beiden Taktgeberspannungen im wesentlichen ungleichphasig zueinander sind, besitzt die Drainelektrode des Transistors 18 über die gesamte Zeit eine Masseverbindung. Diese beiden wechselnden Masseverbindungen erfordern keine Leitung über das gesamte Halbleiterplättchen,

ao abgesehen von dem vorstehend erwähnten Leitungspaar 25, 35, welches die Taktgeberspannungen I, II mit allen Registerstufen verbindet.

Bei bekannten Schieberegistern verläuft ein ähnliches Leitungspaar zur Verbindung der Taktgeberspannungen I, II zu allen Registerstufen über das gesamte Halbleiterplättchen. Weiterhin verläuft bei bekannten Schieberegistern auch eine zusätzliche Leitung über das gesamte Plättchen zur Bildung einer getrennten Masseverbindung der einzelnen Registerstufen.

Die vorliegende Erfindung besitzt den Vorteil, auf eine getrennte Masserückleitung verzichten zu können, und zwar durch Schaffung wechselnder Masseverbindungen von der Drainelektrode des Transistors 18 zum Massepotential, welches in den Taktgeberspannungen I. II auftritt. Somit wird eine von drei Leitungen, welche bei bekannten Schieberegistern über das gesamte Halbleiterplättchen verläuft, durch die erfindungsgemäße Anordnung vermieden. Der Wegfall dieser dritten Leitung vermindert die erforderliche Halbleiterplättchenfläche für das erfindungsgemäße Schieberegister und senkt in vorteilhafter Weise die Herstellungskosten des Halbleiterplättchens.

F i g. 4 zeigt ein Ausführungsbeispiel eines IGFET-Schieberegisters, welches gleich dem Schieberegistei nach F i g. 3 in Abhängigkeit von den Taktgeberspannungen 1, II gemäß Fig.2 arbeitet, jedoch ohne jegliche gesonderte Gleichspannungsversorgungsquelle weiche mit dem Substrat des Halbleiterplättchens 4( verbunden ist. Schaltungselemente gemäß F i g. 4 mii entsprechenden Gegenstücken in F i g. 3 weisen gleichf Bezugszeichen auf.

Die Versorgungsspannungsquelle ist aus der Schal tung gemäß F i g. 4 weggelassen, da die Taktgeber spannungen I, II zusammen nicht nur Massepotentia bereitstellen, sondern auch das positive Potential V₀₁ dem Halbleiterplättchen zuführen. Auch hier sind di< Taktgeberspannungen I, II ungleichphasig zueinan

der. Als Ergebnis dieser Phasenbeziehung befinde sich die eine oder die andere Taktgeberspannung z\ jedem Zeitpunkt auf dem Potential V_0n. Das Poten tial V_DU wird über einen Drainbereich in jeder Re gisterstufe auf das Substrat gekoppelt.

«5 Wenn beispielsweise gemäß F i g. 1 die Taktgeber spannung I mit den Drainelektroden der Transistorei 22, 23 und die Taktgeberspannung II mit der Drain elektrode des Transistors 32 verbunden sind, ergib

ίο

jede dieser Drainelektroden einen Stromweg zur Kopplung des Potentials K₀₀ auf das Substrat des Halbleiterplättchens 40.

Die Kopplung des Potentials V_DD auf das Substrat ist besser in Verbindung mit F i g. 5 verständlich, wo die metallisierte Leitung 25 in Berührung mit einem Drainbereich 42 des dargestellten Transistors 22 veranschaulicht ist. Dabei sind in F i g. 5 gleiche Merkmale wie in F i g. 1 mit gleichen Bezugszeichen versehen.

Gemäß F i g. 5 stellen der Drainbereich 42 und der Sourcebereich 43 p-leitende Bereiche in einem n-leitenden Substrat 44 dar. Eine metallisierte Gateelektrode 46 ist mit einer Isolierschicht 47 verbunden, welche an der Oberfläche des Substrats 44 zwischen den Diffusionsbereichen 42, 43 angeordnet ist.

Wenn die Taktgeberspannung I von F i g. 1 positives Potential V_Dd annimmt, so wird der pn-übergang zwischen dem Drainbereich 42 und dem Substrat 44 in Durchlaßrichtung vorgespannt. Dadurch wird das Substrat auf ein Potential angehoben, welches annähernd um eine Diodensperrspannung unterhalb des positiven Potentials V_DD liegt. Das Potential, auf welchem das Substrat gehalten ist, wird auf die Sourceelektroden der Transistoren 16, 18 nach F i g. 1 mittels der vorstehend erwähnten Metallverbindungen zwischen diesen Sourceelektroden und dem Halbleitersubstrat gekoppelt.

Wenn die Taktgeberspannung I Massepotential annimmt, so wird der pn-Ubergang zwischen dem Bereich 42 und dem Substrat 44 in Sperrichtung vorgespannt und abgeschaltet. Damit hat das Massepotential der Taktgeberspannung I keine Einwirkung auf das Substratpotential, welches alsdann durch die

ίο Taktgeberspannung II bestimmt wird.

Die Kopplung des Potentials V_DD mit dem Substrat 44 gemäß den vorstehenden Ausführungen ist typisch für die Kopplung des Potentials V_DD von beiden Taktgeberspannungen I, II auf das Substrat.

Die Spannungen I, II werden mit zumindest einer Drainelektrode in jeder Stufe des Schieberegisters verbunden. Da die Taktgeberspannungen I, II ungleichphasig sind, wird das Substrat 44 des Halbleiterplättchens 40 zu jedem Zeitpunkt in der Nähe

ao des Potentials V_Dn gehalten.

Das Potential V_DD muß größer als die Sperrspannung der IGFET-Bauelemente zuzüglich der Span nung an dem pn-übergang sein, um sicherzustellen daß die Schaltung ohne eine gesonderte Gleichspan

as nungsversorgungsquelle zufriedenstellend arbeitet.

Hierzu 2 Blatt Zeichnungen

Claims (5)

Die Erfindung bezieht sich auf ein Schieberegister Patentansprüche: mit einer Vielzahl von kettengeschalteten, Isolier schicht-Feldeffekttransistoren enthaltenden Register-

1. Schieberegister mit einer Vielzahl von ket- stufen, ferner mit an sämtliche Registerstufen aiigetengeschalteten, Isolierschicht-Feldeffekttransisto- 5 schlossenen metallisierten Leitern und mit einer Beren enthaltenden Registerstufen, ferner mit an zugspotentialquelle, wobei jede Registerstufe folgende sämtliche Registerstufen angeschlossenen metalli- Bestandteile aufweist:

sierten Leitern und mit einer Bezugspotential-

quelle, wobei jede Registerstufe folgende Bestand- a) ein erstes Transistorpaar,

teile aufweist: ίο b) ein zweites Transistorpaar zur Querkopplung

a) ein erstes Transistorpaar, des ersten Transistorpaares

b ein zweites Transistorpaar zur Querkopp- ^c) ™ ^als,5^{ste und zweite Belas} ™8 vorgesehenes

lung des ersten Transistorpaares, ^dnttes Transistorpaar, von welchem jeder Tran-

c) ein als erste und zweite Belastung vorgesehe- ^slstor ™^{ι e}!^nem verschiedenen Transistor des nes drittes Transistorpaar, von welchem jeder ¹S ersten Transistorpaares verbunden ist und
Transistor mit einem verschiedenen Tran- ^d> ^einen Eingangstransistor.

sistor des ersten Transistorpaares verbunden _T . _,, α α ·* · κ α

;_stund ^v Integrierte Schaltungen werden derzeit in bedeu-

d) einen Eingangstransistor, ^tenden Stückzahlen hergestellt und verkauft; diese ' ⁶ & > _{ao werden m} der Zukunft vermutlich noch in größerem

dadurch gekennzeichnet, daß jede Re- Umfang verwendet, da ihre Abmessungen schrumpgisterstufe (10) einen zusätzlichen Transistor (32) fen und ihre Kosten abnehmen,
als dritte Belastung enthält, welcher mit einem Allgemein ändern sich die Herstellungskosten einer Transistor des ersten Transistorpaares (16, 18) integrierten Schaltung mit der von der Schaltung beverbunden ist und wobei nur zwei metallisierte ss anspruchten Fläche auf dem Halbleiterplättchen. Da-Leiter (25, 35) vorgesehen sind, welche den Re- her ist jegliche Reduzierung des von einer integrierten gisterstufen (10) Versorgungsenergie und samt- Schaltung beanspruchten Platzes sehr vorteilhaft, da liehe Taktinformationen zuführen. eine kleinere Schaltung weniger Platz beansprucht,

2. Schieberegister nach Anspruch 1, dadurch wo immer sie letztlich verwendet wird, wobei die gekennzeichnet, daß ein Substrat (15 bzw. 44) vor- 30 Kosten der Schaltung sinken.

gesehen ist, auf welchem sämtliche Registerstufen Gemäß dem Stand der Technik umfaßt eine als in-

(10) aufgebracht sind, daß eine erste Taktgeber- tegrierte Schaltung aufgebaute statische Schieberegi-

spannung (I) an den einen Leiter (25) und eine sterstufe unter Verwendung eines Isolierschicht-Feld-

zweite Taktgeberspannung (II), welche ungleich- effekttransistors (nachstehend »IGFET« genannt) ein phasig zu der ersten Taktgeberspannung (I) ist, an 35 Paar miteinander verbundener IGFET-Verstärker.

den anderen Leiter (35) angelegt ist und daß die Eine Versorgungsspannungsquelle ist an das IGFET-

beiden Taktgeberspannungen so gewählt sind, daß Verstärkerpaar mittels des Halbleitersubstrates ange-

sie in abwechselnder Folge den Registerstufen schlossen, wobei eine metallisierte Leitung sich quer

(10) eine Versorgungsspannung (V_DD) mit hohem zu dem Halbleiterplättchen zu allen Stufen des Schie-Potential über das Halbleitermaterial des Sub- 40 beregisters erstreckt. Die Versorgungsspannungsquelle

strats (15 bzw. 44) zuführen und abwechselnd liefert Vorspannungspotential zu den Verstärkern

einen Stromrückweg von den Registerstufen (10) über das Substrat, wobei die metallisierte Leitung eine

auf Masse ermöglichen. gemeinsame Masse für die Verstärker und die Ver-

3. Schieberegister nach Anspruch 1 oder 2, da- sorgungsspannungsquelle gewährleistet.

durch gekennzeichnet, daß der erste metallisierte 45 Innerhalb der Stufe sind die IGFET-Verstärker Leiter (25) mit den Gateelektroden des zweiten miteinander so verbunden, daß ein Dateneingangs-Transistorpaares (20, 21) sowie mit den Gate- und signal von einem Eingangsanschluß zu einem Aus-Drainelektroden des dritten Transistorpaares (22, gangsanschluß in zwei Schritten übertragen wird. Bei 23) jeder Registerstufe (10) verbunden ist und dem ersten Schritt wird das Dateneingangssignal von daß der zweite metallisierte Leiter (35) mit der 50 dem Eingangsanschluß zu einem ersten IGFET-Ver-Gate- und Drainelektrode des zusätzlichen Tran- stärker übertragen. Während des zweiten Schrittes sistors (32) jeder Registerstufe (10) verbunden ist. wird das Datensignal von dem ersten IGFET-Ver-

4. Schieberegister nech Anspruch 1 oder 2, da- stärker zu einem zweiten IGFET-Verstärker übertradurch gekennzeichnet, daß zwischen den Register- gen. Ein Ausgangsanschluß liegt an dem zweiter stufen (10) eine Verbindungseinrichtung (12, 14) 55 IGFET-Verstärker, um anzuzeigen, welcher von zwe vorgesehen ist, mittels welcher eine gleichzeitige stabilen Betriebszuständen des zweiten IGFET-Ver Leitung durch das zweite und dritte Transistor- stärkers zu irgendeinem Zeitpunkt vorliegt. Der an paar (22, 23) steuerbar ist und daß ferner eine gegebene Betriebszustand gibt den Zustand eine: Einrichtung (Gateelektroden der Transistoren 30, Datenbits wieder, das darin gespeichert ist.

32) zur Steuerung einer gleichzeitigen Leitung 60 Die beiden Ubertragungsschritte werden durcl

durch den Eingangstransistor (30) und den zusatz- zwei phasenversetzte Taktgeberspannungen gesteuert

liehen Transistor (32) vorgesehen ist, und zwar Die erste Taktgeberspannung bewirkt die Übertra

abwechselnd in Abhängigkeit von der Leitung gung des Dateneingangssignals zu dem ersten IGFET

durch das zweite und dritte Transistorpaar. Verstärker, während die zweite Taktgeberspannun

5. Schieberegister nach Anspruch 2, dadurch ge- 65 die Übertragung des Datensignals von dem erstei kennzeichnet, daß die beiden Taktgeberspannun- IGFET-Verstärker bewirkt.

gen (I, II) die Referenzspannung (F₀₀) liefern. Nachdem das Datensignal auf den zweiten IGFET Verstärker übertragen ist, erfolgt die Aktivierung de