DE212021000463U1 - Leistungsmodul - Google Patents

Leistungsmodul Download PDF

Info

Publication number
DE212021000463U1
DE212021000463U1 DE212021000463.6U DE212021000463U DE212021000463U1 DE 212021000463 U1 DE212021000463 U1 DE 212021000463U1 DE 212021000463 U DE212021000463 U DE 212021000463U DE 212021000463 U1 DE212021000463 U1 DE 212021000463U1
Authority
DE
Germany
Prior art keywords
molding compound
base plate
power module
power
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE212021000463.6U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of DE212021000463U1 publication Critical patent/DE212021000463U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Leistungsmodul (1), umfassend:
- mindestens ein Leistungshalbleitermodul (2), das mindestens einen Halbleiterchip (3) aufweist, der auf einem mindestens eine elektrische Isolierschicht umfassenden Substrat (4) angeordnet ist,
- einen Leiterrahmen (8), der in elektrischem Kontakt mit dem mindestens einen Halbleiterchip (3) angeordnet ist,
- eine Basisplatte (9), die Kühlstrukturen (10) umfasst,
- eine Bondschicht (11), die das Leistungshalbeitermodul (2) und die Basisplatte (9) verbindet, und
- eine auf dem Leistungshalbleitermodul (2), der Bondschicht (11) und der Basisplatte (9) angeordnete Formmasse (12), wobei
- die Bondschicht (11) durch das Leistungshalbeitermodul (2), die Basisplatte (9) und die Formmasse (12) vollständig verkapselt ist,
- der Leiterrahmen (8) zumindest teilweise in der Formmasse (12) angeordnet ist, und
- die Basisplatte (9) Mikrokanäle umfasst, die mit mindestens einem Einlassanschluss und mindestens einem Auslassanschluss verbunden sind.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft ein Leistungsmodul und ein Verfahren zur Herstellung eines Leistungsmoduls.
  • HINTERGRUND DER ERFINDUNG
  • Leistungshalbleitermodule, die zum Beispiel in Wechselrichtern von Elektroautos verwendet werden, müssen in der Regel durch eine ein flüssiges Kühlmittel verwendende Kühleinheit gekühlt werden. Somit müssen einzelne Leistungshalbleitermodule in die Kühleinheit zur Flüssigkeitskühlung integriert werden. Dadurch entsteht Bedarf nach einer zuverlässigen leckdichten Dichtung zwischen den Leistungshalbleitermodulen und der Kühleinheit, um jegliche Gefahr einer Leckage in die Leistungshalbleitermodule zu verhindern.
  • Im Stand der Technik werden die Leistungshalbleitermodule zum Beispiel durch Schrauben mit einer O-Ring-Dichtung an der Kühleinheit montiert. Alternativ können die Leistungshalbleitermodule an einem geschlossenen Kühler montiert sein. Dies erfordert eine zuverlässige Verbindung zwischen den Leistungsmodulen und der Kühleinheit mit hoher Wärmeleitfähigkeit. Dies würde jedoch erhöhte Prozesstemperaturen erfordern, die eine Beschädigung und/oder eine Delamination eines Gehäuses der Leistungshalbleitermodule verursachen könnten.
  • Die Schrift DE 10 2011 0882 18 A1 beschreibt ein elektronisches Leistungsmodul, das mit thermischen Kopplungsschichten mit einem Kühlelement gekoppelt ist.
  • Die Schrift DE 10 2012 205590 A1 beschreibt ein Leistungsmodul zur Verwendung mit einem Wechselrichter, und Schrift WO 2015/176992 A1 beschreibt ein Halbleiter-Leistungsmodul mit einer Wärmeschnittstelle, wobei das Modul von einem Harz umgeben ist.
  • BESCHREIBUNG DER ERFINDUNG
  • Eine Aufgabe der Erfindung besteht in der Bereitstellung eines Leistungsmoduls, das eine verbesserte Zuverlässigkeit hat, und in der Bereitstellung eines Verfahrens zur Herstellung solch eines Leistungsmoduls.
  • Die Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Weitere Ausführungsbeispiele gehen aus den abhängigen Ansprüchen und der folgenden Beschreibung hervor.
  • Ein erster Aspekt der Erfindung betrifft ein Leistungsmodul. Hier und im Folgenden bezieht sich der Begriff „Leistung“ zum Beispiel auf Leistungsmodule, Leistungshalbleitermodule und/oder Halbleiterchips, die zur Verarbeitung von Spannungen und Strömen von mehr als 100 V und/oder mehr als 10 A, beispielsweise Spannungen bis zu 1200 V und Strömen von mehreren Hundert A, ausgeführt sind. Zum Beispiel wird das Leistungsmodul in Kraftfahrzeuganwendungen wie zum Beispiel Elektrofahrzeugen, Hybridfahrzeugen, Motorrädern, Bussen, Lastwagen, geländegängigen Baufahrzeugen und Ladestationen verwendet.
  • Das Leistungsmodul weist zum Beispiel eine Haupterstreckungsebene auf. Laterale Richtungen sind parallel zu der Haupterstreckungsebene ausgerichtet, und eine vertikale Richtung ist senkrecht zu der Haupterstreckungsebene ausgerichtet.
  • Gemäß der Ausführungsform der Erfindung umfasst das Leistungsmodul mindestens ein Leistungshalbleitermodul, das mindestens einen Halbleiterchip aufweist, welcher auf einem mindestens eine elektrische Isolierschicht umfassenden Substrat angeordnet ist.
  • Der Halbleiterchip basiert zum Beispiel auf Silicium oder einem Material mit großer Bandlücke, beispielsweise Siliciumcarbid. Der Halbleiterchip ist zum Beispiel als eine Diode und/oder einen Schalter gebildet. Solch ein Schalter ist zum Beispiel ein Transistor, ein Varistor, ein Bipolartransistor mit isoliertem Gate, als IGBT abgekürzt, oder ein Metall-Oxid- oder Isolator-Halbleiter-Feldeffekttransistor, als MOSFET abgekürzt.
  • Das Leistungshalbleitermodul umfasst zum Beispiel mindestens zwei Halbleiterchips. Die beiden Halbleiterchips sind auf dem Substrat, beispielsweise dem gleichen Substrat, angeordnet. Zum Beispiel ist einer der Halbleiterchips als ein Schalter gebildet, und der andere der Halbleiterchips ist als eine Diode gebildet. In diesem Fall sind der Schalter und die Diode antiparallel miteinander verbunden. Die beiden Halbleiterchips, die antiparallel miteinander verbunden sind, bilden zum Beispiel eine Halbbrücke. Zum Beispiel umfasst das Leistungshalbleitermodul eine oder mehrere Halbbrücken. In diesem Fall umfasst das Leistungshalbeitermodul zwei oder mehr Halbleiterchips.
  • Das Substrat umfasst zum Beispiel ein elektrisches Isoliermaterial. Das elektrische Isoliermaterial des Substrats umfasst eine Keramik wie beispielsweise AlO, AlN und/oder SiN oder besteht daraus.
  • Gemäß der Ausführungsform umfasst das Leistungsmodul einen Leiterrahmen, der in elektrischem Kontakt mit dem Halbleiterchip angeordnet ist. Der Leiterrahmen umfasst zum Beispiel Anschlussteile, die zum externen Kontaktieren des Leistungsmoduls konfiguriert sind. Der Leiterrahmen umfasst zum Beispiel ein Metall, beispielsweise Cu, oder besteht daraus.
  • Gemäß der Ausführungsform umfasst das Leistungsmodul eine Basisplatte, die Kühlstrukturen umfasst. Das Leistungshalbleitermodul ist auf der Basisplatte angeordnet. Die Basisplatte ist zum Beispiel dazu konfiguriert, das Leistungshalbleitermodul während des Betriebs zu kühlen.
  • Gemäß der Ausführungsform umfasst das Leistungsmodul eine Bondschicht, die das Leistungshalbeitermodul und die Basisplatte verbindet. Die Bondschicht umfasst zum Beispiel ein metallisches Material oder besteht daraus. Somit kann durch das Leistungshalbleitermodul während des Betriebs erzeugte Wärme besonders gut in der Richtung der Kühlstrukturen abgeleitet werden. Die Bondschicht ist zum Beispiel dazu konfiguriert, das Leistungshalbleitermodul an der Basisplatte, beispielsweise auf eine mechanisch stabile Weise, zu befestigen.
  • Gemäß der Ausführungsform umfasst das Leistungsmodul eine auf dem Leistungshalbleitermodul, der Bondschicht und der Basisplatte angeordnete Formmasse. Zum Beispiel steht die Formmasse in direktem Kontakt mit dem Leistungshalbleitermodul, der Bondschicht und der Basisplatte. Die Formmasse umfasst eine Epoxidformmasse, beispielsweise ein Epoxidharz, oder besteht daraus. Vorteilhafterweise ist somit eine Befestigungsstärke des Leistungshalbleitermoduls an der Basisplatte weiter erhöht.
  • Gemäß der Ausführungsform des Leistungsmoduls ist die Bondschicht vollständig durch das Leistungshalbeitermodul, die Basisplatte und die Formmasse verkapselt. Zum Beispiel bedeckt das Leistungshalbeitermodul mindestens einen Teil einer Außenfläche der Bondschicht, der dem Leistungshalbeitermodul zugekehrt ist. Ferner bedeckt die Basisplatte mindestens einen Teil der Außenfläche der Bondschicht, der der Basisplatte zugekehrt ist. Zum Beispiel bedeckt die Formmasse einen Rest der Außenfläche der Bondschicht, der nicht durch das Leistungshalbeitermodul und die Basisplatte bedeckt wird.
  • Daher ist die Bondschicht beispielsweise dreidimensional verkapselt. Beispielsweise umfasst die Bondschicht keine Außenfläche, die nicht durch das Leistungshalbeitermodul, die Basisplatte und die Formmasse bedeckt wird. Mit solch einer Formmasse können die Alterungseffekte der Bondschicht vorteilhaft reduziert werden.
  • Gemäß der Ausführungsform des Leistungsmoduls ist der Leiterrahmen zumindest teilweise in der Formmasse angeordnet. Zum Beispiel stehen die Anschlussteile des Leiterrahmens von der Formmasse hervor, damit sie extern kontaktierbar sind.
  • Kurz gefasst kann solch ein Leistungsmodul unter anderem die folgenden Vorteile bieten. Gesamtabmessungen des Leistungsmoduls können reduziert sein, weil zusätzlicher Kopfraum zum Montieren des Leistungshalbleitermoduls an der Basisplatte weggelassen ist. Des Weiteren ist die Gefahr einer Kühlmittelleckage an das Leistungshalbeitermodul gemindert, da innerhalb solch eines Leistungsmoduls ein metallurgisch abgedichteter Kühler als die Kühlstruktur verwendet werden kann. Des Weiteren weist solch ein Leistungsmodul vorteilhafterweise eine vergleichsweise hohe Zyklusfähigkeit auf, da die Bondschicht an der Formmasse verkapselt ist. Solch eine eingeschlossene Bondschicht führt zu einer reduzierten von-Mises-Dehnung. Somit kann eine maximale Betriebstemperatur der Halbleiterchips beispielhaft hoch eingestellt werden, was zu Halbleiterflächeneinsparungen führt.
  • Gemäß mindestens einer Ausführungsform des Leistungsmoduls ist die Bondschicht eine Lötschicht oder eine Sinterschicht.
  • Gemäß mindestens einer Ausführungsform des Leistungsmoduls ist die Formmasse mindestens an Stellen angeordnet, die mit einer Seitenfläche der Basisplatte in direktem Kontakt stehen. Die Formmasse ragt zum Beispiel in vertikaler Richtung in Richtung der Basisplatte über die Außenfläche der Bondschicht hinaus hervor. Das heißt, dass sich die Formmasse und die Basisplatte in einer Seitenansicht überlappen. Vorteilhafterweise ist die Bondschicht somit vor Verunreinigungen von außen weiter geschützt.
  • Gemäß mindestens einer Ausführungsform des Leistungsmoduls umfasst das Substrat ferner eine erste Metallisierungsschicht und eine zweite Metallisierungsschicht, und zwischen der ersten Metallisierungsschicht und der zweiten Metallisierungsschicht ist die elektrische Isolierschicht angeordnet.
  • Zum Beispiel ist der Halbleiterchip auf der ersten Metallisierungsschicht angeordnet. Ferner ist die erste Metallisierungsschicht zum Beispiel strukturiert. In diesem Fall bedeckt die erste Metallisierungsschicht die elektrische Isolierschicht nur in Gebieten. Die erste Metallisierungsschicht ist zum Beispiel dazu strukturiert, elektrische Leiter bereitzustellen, mit denen der Halbleiterchip verbunden ist.
  • Gemäß mindestens einer Ausführungsform des Leistungsmoduls weist die Basisplatte einen hervorstehenden Teil auf, der in lateralen Richtungen über die Bondschicht hinaus hervorsteht.
  • Gemäß mindestens einer Ausführungsform des Leistungsmoduls ist die Formmasse auf einer Außenfläche des hervorstehenden Teils in direktem Kontakt angeordnet. Zum Beispiel ist die Formmasse auf einer Seitenfläche des hervorstehenden Teils, die sich in vertikaler Richtung erstreckt, angeordnet. Ferner ist die Formmasse zum Beispiel auf einer Oberseite des hervorstehenden Teils, die sich in lateralen Richtungen erstreckt, dem Leistungshalbeitermodul zugekehrt, angeordnet. Gemäß dieser Ausführungsform wird die Außenfläche des hervorstehenden Teils, auf der die Formmasse angeordnet ist, von der Seitenfläche des hervorstehenden Teils und der Oberseite des hervorstehenden Teils gebildet.
  • Gemäß mindestens einer Ausführungsform des Leistungsmoduls umfassen die Kühlstrukturen Stift-Rippen. Zum Beispiel sind die Stift-Rippen auf einer Unterseite der Basisplatte, die dem Leistungshalbeitermodul abgekehrt ist, angeordnet. Jede Stift-Rippe wird beispielhaft von einer sich in vertikaler Richtung erstreckenden Säule gebildet. Zum Beispiel weisen alle der Stift-Rippen eine gemeinsame Erstreckungsrichtung auf, die parallel zu der vertikalen Richtung verläuft. Die Stift-Rippen sind zum Beispiel aus dem gleichen Material wie die Basisplatte, wie zum Beispiel Cu, gebildet. Zum Beispiel vergrößern die Stift-Rippen eine Fläche der Unterseite der Basisplatte. Vorteilhafterweise kann aufgrund solcher Stift-Rippen eine Wärmeableitung verbessert werden.
  • Gemäß mindestens einer Ausführungsform des Leistungsmoduls umfasst die Basisplatte Mikrokanäle, die mit mindestens einem Einlassanschluss und mindestens einem Auslassanschluss verbunden sind. Zum Beispiel sind die Mikrokanäle in der Basisplatte eingebettet. „Eingebettet“ bedeutet hier, dass eine Außenfläche der Mikrokanäle von dem Material der Basisplatte vollständig eingeschlossen ist. Die Mikrokanäle werden zum Beispiel aus Stäben gebildet. Zum Beispiel kann flüssiges Kühlmittel von dem Einlassanschluss durch die Mikrokanäle zu dem Auslassanschluss fließen. Das flüssige Kühlmittel wird beispielsweise von dem Einlassanschluss über die Mikrokanäle zu dem Auslassanschluss gepumpt. Vorteilhafterweise kann während des Betriebs des Leistungsmoduls erzeugte Wärme über die Basisplatte, die solche Mikrokanäle umfasst, besonders effektiv von dem Leistungshalbeitermodul abgeleitet werden.
  • Gemäß mindestens einer Ausführungsform des Leistungsmoduls umfasst die Basisplatte Verriegelungsmerkmale, die dazu konfiguriert sind, die Formmasse an der Basisplatte zu fixieren. Zum Beispiel umfasst eine Außenfläche der Basisplatte, die in direktem Kontakt mit der Formmasse steht, die Verriegelungsmerkmale. Die Verriegelungsmerkmale sind zum Beispiel aus dem gleichen Material wie die Basisplatte gebildet. Die Verriegelungsmerkmale weisen zum Beispiel die Form von Vertiefungen, Kerben und/oder Nuten auf. Die Verriegelungsmerkmale erhöhen vorteilhafterweise eine Haftkraft zwischen der Formmasse und der Basisplatte.
  • Gemäß mindestens einer Ausführungsform umfasst das Leistungsmodul mindestens zwei Leistungshalbeitermodule, die in einem Abstand voneinander angeordnet sind. Zum Beispiel ist die Basisplatte eine gemeinsame Basisplatte für die Leistungshalbleitermodule. Vorteilhafterweise ist aufgrund solch einer gemeinsamen Basisplatte ein Fluss des flüssigen Kühlmittels besonders gut, da zwischen den Leistungshalbeitermodulen in der Basisplatte keine Schweißnähte oder Dichtungsteile vorhanden sind.
  • Gemäß mindestens einer Ausführungsform des Leistungsmoduls ist die Formmasse auf den beiden Leistungshalbeitermodulen angeordnet.
  • Gemäß mindestens einer Ausführungsform umfasst die Formmasse eine Ausnehmung zwischen den beiden Leistungshalbeitermodulen. Zum Beispiel überlappt sich die Ausnehmung in der Draufsicht nicht mit den Leistungshalbleitermodulen.
  • Gemäß mindestens einer Ausführungsform des Leistungsmoduls dringt die Ausnehmung nicht vollständig in die Formmasse ein. Zum Beispiel ist eine Höhe der Formmasse in vertikaler Richtung zwischen den beiden Leistungshalbeitermodulen geringer als eine Höhe der Formmasse in vertikaler Richtung über den beiden Leistungshalbeitermodulen. Die Formmasse ist zum Beispiel einfach verbunden. Das heißt, dass sich die Formmasse kontinuierlich über die Halbleitermodule erstreckt.
  • Aufgrund der Ausnehmung ist die Gefahr einer Delamination der Formmasse aufgrund eines Missverhältnisses der Wärmeausdehnungskoeffizienten zwischen der Formmasse und den Halbleiterleistungsmodulkomponenten und der Basisplatte verglichen mit einer Formmasse ohne eine Ausnehmung vorteilhafterweise verringert. Ferner ist somit auch ein Verwölben des Leistungsmoduls reduziert.
  • Gemäß mindestens einer Ausführungsform des Leistungsmoduls durchdringt die Ausnehmung vollständig die Formmasse. Zum Beispiel legt die Ausnehmung die Basisplatte zwischen den beiden Leistungshalbeitermodulen frei. Zum Beispiel ist die Formmasse mehrfach verbunden. Das heißt, dass die Formmasse gemäß der vorliegenden Ausführungsform diskontinuierlich gebildet ist.
  • Ein zweiter Aspekt der Erfindung betrifft ein Verfahren zur Herstellung eines Leistungsmoduls. Vorzugsweise wird durch das Verfahren ein hier oben beschriebenes Leistungsmodul hergestellt. Alle in Verbindung mit dem Leistungsmodul offenbarten Merkmale werden daher auch in Verbindung mit dem Verfahren offenbart, und umgekehrt.
  • Gemäß mindestens einer Ausführungsform umfasst das Verfahren den Schritt des Breitstellens mindestens eines Leistungshalbleitermoduls, wobei mindestens ein Halbleiterchip auf einem mindestens eine elektrische Isolierschicht umfassenden Substrat gebondet ist. Bonding bezieht sich hier und nachfolgend zum Beispiel auf Löten, Sintern und/oder Schweißen.
  • Gemäß mindestens einer Ausführungsform umfasst das Verfahren den Schritt des Anbringens eines Leiterrahmens in elektrischem Kontakt mit dem Halbleiterchip.
  • Gemäß mindestens einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens einer Kühlstrukturen umfassenden Basisplatte.
  • Gemäß mindestens einer Ausführungsform umfasst das Verfahren den Schritt des Bondens des Leistungshalbeitermoduls an die Basisplatte mit einer Bondschicht. Für den Fall, dass das Leistungsmodul mehr als ein Leistungshalbleitermodul umfasst, werden alle der Leistungshalbeitermodule zum Beispiel in einem einzigen Prozessschritt an die Basisplatte gebondet.
  • Gemäß mindestens einer Ausführungsform umfasst das Verfahren den Schritt des Aufbringens einer Formmasse auf das Leistungshalbleitermodul, die Bondschicht und die Basisplatte, so dass die Bondschicht von dem Leistungshalbleitermodul, der Basisplatte und der Formmasse vollständig verkapselt wird und der Leiterrahmen zumindest teilweise in der Formmasse angeordnet ist. Die Formmasse wird zum Beispiel über einen Spritzpressprozess oder Formpressprozess aufgebracht. Durch Verwendung des Spritzpressprozesses können Formmassenvolumen bis zu 120 cm3 erreicht werden.
  • Als Beispiel wird der Schritt des Aufbringens der Formmasse nach dem Verfahrensschritt des Bondens des Leistungshalbeitermoduls an die Basisplatte mit der Bondschicht durchgeführt.
  • Die Verwendung solch eines Verfahrens weist die folgenden Vorteile auf. Im Vergleich zu Leistungsmodulen gemäß dem Stand der Technik ist die Gesamtanzahl von Verfahrensschritten reduziert, da ein Montieren einzelner Leistungshalbeitermodule auf der Basisplatte wegfällt. Ferner ist eine Ausrichtungsgenauigkeit zwischen einzelnen Leistungshalbeitermodulen besonders genau.
  • Gemäß mindestens einer Ausführungsform des Verfahrens wird der Halbleiterchip durch Löten oder Sintern an das Substrat gebondet.
  • Gemäß mindestens einer Ausführungsform des Verfahrens ist das Substrat ein Leiterrahmen, der mit Dambar-Strukturen von einem einzigen Leiterrahmen aufgebracht wird. Zum Beispiel kann der die Dambar-Strukturen aufweisende Leiterrahmen Stäbe umfassen, die mit dem Halbleiterchip in elektrischem Kontakt stehen. Die Stäbe sind dazu konfiguriert, einen elektrischen Kontakt mit dem Halbleiterchip bereitzustellen. Ferner kann der die Dambar-Strukturen aufweisende Leiterrahmen Dämme umfassen, wobei die Dämme zwischen zwei Stäben angeordnet sind und wobei sich die Dämme senkrecht zu diesen Stäben in lateralen Richtungen erstrecken. Beispielsweise umgeben die Dämme den Halbleiterchip und das Substrat vollständig in lateralen Richtungen. Diese Dämme können als ein Begrenzungselement für die Formmasse für den Spritzpressprozess verwendet werden.
  • Gemäß mindestens einer Ausführungsform des Verfahrens wird die Basisplatte während des Aufbringens der Formmasse in Richtung des Leistungshalbeitermoduls gedrückt. Beispielsweise wird die Basisplatte während des Aufbringens der Formmasse in vertikaler Richtung in Richtung des Leistungshalbleitermoduls gedrückt. Vorteilhafterweise ist solch eine verkapselte Bondschicht besonders gut vor äußeren Verunreinigungen geschützt.
  • Figurenliste
  • Der Gegenstand der Erfindung wird nachfolgend unter Bezugnahme auf Ausführungsbeispiele, die in den angehängten Zeichnungen dargestellt sind, ausführlicher erläutert.
    • 1 und 2 zeigen jeweils schematisch eine Draufsicht auf ein Leistungsmodul gemäß einem Ausführungsbeispiel der Erfindung.
    • 3 und 4 zeigen jeweils schematisch einen Querschnitt durch ein Leistungsmodul gemäß einem Ausführungsbeispiel der Erfindung.
    • 5 zeigt eine beispielhafte Darstellung einer thermomechanischen Dehnungssimulation verschiedener Leistungsmodule.
    • 6, 7 und 8 zeigen jeweils schematisch einen Querschnitt durch ein für die Simulation verwendetes Leistungsmodul.
  • Die in den Zeichnungen verwendeten Bezugszeichen und ihre Bedeutungen sind in der Bezugszeichenliste zusammenfassend aufgeführt. Grundsätzlich sind in den Figuren identische Teile mit den gleichen Bezugszeichen versehen.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Das Leistungsmodul 1 gemäß dem Ausführungsbeispiel von 1 umfasst drei Leistungshalbeitermodule 2, die jeweils zwanzig Halbleiterchips 3 aufweisen, wobei zehn der Halbleiterchips 3 aus Schaltern gebildet sind und zehn der Halbleiterchips 3 aus Dioden gebildet sind. Ferner umfasst das Leistungsmodul 1 einen Leiterrahmen 8, der mit den Halbleiterchips 3 in elektrischem Kontakt angeordnet ist.
  • Das Leistungsmodul 1 umfasst ferner eine Basisplatte 9, auf der die Halbleitermodule 2 angeordnet sind. Die Halbleitermodule 2 sind mit einer Bondschicht 11, die in Verbindung mit dem Ausführungsbeispiel von 3 ausführlicher beschrieben wird, an der Basisplatte 9 befestigt.
  • Eine Formmasse 12 ist auf den Leistungshalbeitermodulen 2 angeordnet. Die Formmasse 12 ist kontinuierlich über alle der Halbleitermodule 2 angeordnet. Das heißt, dass die Formmasse 12 einfach verbunden ist.
  • Jedes in 2 gezeigte Leistungshalbleitermodul 2 umfasst im Gegensatz zu 1 sechs Halbleiterchips 3. Im Gegensatz zu 1 umfasst die Formmasse 12 darüber hinaus eine Ausnehmung 15 zwischen benachbarten Leistungshalbeitermodulen 2. Jede Ausnehmung 15 durchdringt vollständig die Formmasse 12, so dass eine Basisplatte 9 zwischen benachbarten Leistungshalbeitermodulen 2 freigelegt ist. In diesem Ausführungsbeispiel ist die Formmasse 12 somit mehrfach verbunden.
  • Das Leistungsmodul 1 gemäß dem Ausführungsbeispiel von 3 entspricht einem Querschnitt eines Leistungsmoduls 1 gemäß 1 oder 2. Die Halbleiterchips 3 eines Leistungshalbleitermoduls 2 sind auf einem Substrat 4 angeordnet. Das Substrat 4 umfasst eine erste Metallisierungsschicht 5, eine elektrische Isolierschicht 6 und eine zweite Metallisierungsschicht 7. Die elektrische Isolierschicht 6 ist zwischen der ersten Metallisierungsschicht 5 und der zweiten Metallisierungsschicht 7 angeordnet.
  • Die erste Metallisierungsschicht 5 ist in Gebieten strukturiert, wobei die Gebiete elektrisch voneinander isoliert sind. Jeder Halbleiterchip 3 ist auf einem der Gebiete angeordnet. Die Gebiete der ersten Metallisierungsschicht 5 sind gemäß diesem Ausführungsbeispiel mit Bonddrähten verschaltet.
  • Ferner umfasst das Leistungsmodul 1 einen Leiterrahmen 8. Der Leiterrahmen 8 ist dazu konfiguriert, einen elektrischen Kontakt mit den Halbleiterchips 3 bereitzustellen, und steht somit in elektrischem Kontakt mit den Halbleiterchips 3. In diesem Ausführungsbeispiel ist der Leiterrahmen 8 mit der ersten Metallisierungsschicht 5 kontaktiert. Beispielsweise steht der Leiterrahmen 8 in direktem Kontakt mit einem Gebiet der ersten Metallisierungsschicht 5. Ferner umfasst der Leiterrahmen 8 Anschlussteile 16, die zum externen Kontaktieren des Leistungsmoduls 1 konfiguriert sind.
  • Das Leistungshalbleitermodul 2 ist mit einer Bondschicht 11 auf einer Basisplatte 9 angeordnet. Die Basisplatte 9 umfasst Kühlstrukturen 10, um Wärme von dem Leistungshalbleitermodul 2 abzuleiten. Aufgrund der Bondschicht 11 ist ferner das Leistungshalbeitermodul 2 beispielsweise auf eine mechanisch stabile Weise an der Basisplatte 9 befestigt.
  • Die Basisplatte 9 ist eine Platte mit einem hervorstehenden Teil 13, der in lateralen Richtungen über die Bondschicht 11 hinaus hervorsteht. Der hervorstehende Teil 13 umfasst eine Oberseite, die sich, dem Leistungshalbeitermodul 2 zugekehrt, in lateralen Richtungen erstreckt. Ferner umfasst der hervorstehende Teil 13 eine Seitenfläche, die sich in vertikaler Richtung erstreckend mit der Oberseite verbunden ist. Das heißt, dass eine Außenfläche des hervorstehenden Teils 13 aus der Seitenfläche des hervorstehenden Teils 13 und der Oberseite des hervorstehenden Teils 13 gebildet wird. Darüber hinaus sind die Oberseite des hervorstehenden Teils 13 und eine Oberseite der Basisplatte 9, die dem Leistungshalbleitermodul 2 zugekehrt sind, in einer gemeinsamen Ebene angeordnet.
  • Darüber hinaus ist eine Formmasse 12 auf dem Leistungshalbleitermodul 2, der Bondschicht 11 und der Basisplatte 9 angeordnet. Die Formmasse 12 steht mit dem Leistungshalbleitermodul 2 in direktem Kontakt. Beispielsweise sind alle Komponenten des Leistungshalbleitermoduls 2 in der Formmasse 12 eingebettet. Ferner stehen auch die Bondschicht 11 und die Basisplatte 9 mit der Formmasse 12 in direktem Kontakt.
  • Beispielsweise ist die Formmasse 12 auf der Außenfläche des hervorstehenden Teils 13, d. h. der Seitenfläche des hervorstehenden Teils 13 und der Oberseite des hervorstehenden Teils 13, in direktem Kontakt angeordnet. Ferner ist der Leiterrahmen 8 zumindest teilweise in der Formmasse 12 angeordnet. Die Anschlussteile 16 des Leiterrahmens 8 stehen von der Formmasse 12 hervor, so dass sie extern kontaktierbar sind.
  • Ferner ist es möglich, dass die Außenfläche der Basisplatte 6, die mit der Formmasse 12 in direktem Kontakt steht, die Verriegelungsmerkmale 14, d. h. Vertiefungen, Kerben und/oder Nuten, umfasst.
  • Mit solch einer Formmasse 12 ist die Bondschicht 11 vollständig von dem Leistungshalbeitermodul 2, der Basisplatte 6 und der Formmasse 12 verkapselt. Das heißt, dass die Bondschicht 11 dreidimensional verkapselt ist. Die Bondschicht 11 weist keine Außenfläche auf, die frei zugänglich ist.
  • Die Formmasse 12 gemäß dem Ausführungsbeispiel von 4 umfasst Ausnehmungen 15, die die Formmasse 12 nicht vollständig durchdringen. Eine Höhe der Formmasse 12 in vertikaler Richtung zwischen direkt benachbarten Leistungshalbeitermodulen 2 ist geringer als eine Höhe der Formmasse 12 in vertikaler Richtung über direkt benachbarte Halbleitermodule 2.
  • Ein thermo-mechanisches Dehnungsverhalten verschiedener Leistungsmodule ist gemäß dem Diagramm in 5 aufgetragen. Eine Struktur der verschiedenen Leistungsmodule wird in Verbindung mit den 3, 6, 7 und 8 gezeigt. Das Leistungsmodul gemäß 3 ist mit einem Bezugszeichen S1 markiert, das Leistungsmodul gemäß 6 ist mit einem Bezugszeichen S2 markiert, das Leistungsmodul gemäß 7 ist mit einem Bezugszeichen S3 markiert, und das Leistungsmodul gemäß 8 ist mit einem Bezugszeichen S4 markiert.
  • In dem Diagramm sind Dehnungswerte ε in willkürlichen Einheiten des jeweiligen Leistungsmoduls S1, S2, S3 und S4 auf der y-Achse vorgesehen. Hier entsprechen die Dehnungswerte ε einer elastischen Dehnung in der jeweiligen Bondschicht 11 aufgrund einer Temperaturzunahme von 5 Kelvin. Auf der x-Achse ist eine Position x mm des jeweiligen Leistungsmoduls S1, S2, S3 und S4 vorgesehen.
  • Die Kurven von S1, S2, S3 und S4 unterscheiden sich deutlich an Rändern der Bondschicht 11, da die Bondschichten 11 in der Regel durch Delaminationen von den Rändern aufgrund von thermischen Zyklen beeinträchtigt werden. Die Dehnungswerte ε der Ränder der Bondschichten 11 der Leistungsmodule S1, S2, S3 und S4 werden auch an dem Einsatz des Diagramms gezeigt. Da Dehnung proportional zu Spannung ist und letztendlich mit Lebensdauer korreliert, können die Kurven S1, S2, S3 und S4 dazu verwendet werden, eine qualitative Lebensdauerabschätzung zu machen.
  • Die Dehnungswerte ε am Rand sind am niedrigsten für das Leistungsmodul S1, da die Bondschicht 11 vollständig in der Formmasse 12 verkapselt ist. Das heißt, dass die Formmasse 12 die Bondschicht 11 sowohl in vertikaler Richtung als auch in lateralen Richtungen komprimiert. Der entsprechende Dehnungswert ε ist hingegen für das Leistungsmodul S4, das keine Formmasse 12 hat, am höchsten.
  • Eine Bondschicht 11 des Leistungsmoduls S3 gemäß 7 ist nicht vollständig verkapselt. Da hier ein Leistungshalbleitermodul 2 zuerst überspritzt wird und nur anschließend an eine Basisplatte 9 gebondet wird, liegt die Bondschicht 11 frei und ist nicht eingeschlossen. Bei dem Leistungsmodul S3 ist der Dehnungswert ε verglichen mit dem Leistungsmodul S4 kleiner. Ferner ist der Dehnungswert ε des Leistungsmoduls S3 ungefähr doppelt so hoch wie bei dem Leistungsmodul S1, weil die Formmasse 12 die Anordnung nur in vertikaler Richtung versteift, aber die Bondschicht 11 in lateralen Richtungen frei von der Formmasse 12 ist.
  • Das Leistungsmodul S2 entspricht im Grunde dem Leistungsmodul S1. Aus Simulationsgründen umfasst die Bondschicht 11 des Leistungsmoduls S2 an ihren Endgebieten ein virtuelles weiches Element 17. Dieses virtuelle weiche Element 17 umgibt die Bondschicht 11 in lateralen Richtungen. Somit wird die Bondschicht 11 durch die Formmasse 12 in vertikaler Richtung komprimiert, aber eine Längung in lateralen Richtungen ist praktisch ungehindert. Dies führt zu Dehnungswerten ε zwischen dem Leistungsmodul S1 und dem Leistungsmodul S3.
  • Vorteilhafterweise zeigt solch eine Simulation, dass ein Verkapseln einer Bondschicht 11 durch eine Formmasse 12 ihre Lebensdauer signifikant verbessert. Somit führt das Leistungsmodul S1 verglichen mit den Leistungsmodulen S3 oder S4 zu einer höheren thermischen Zyklusfähigkeit.
  • Obgleich die Erfindung in den Zeichnungen und der vorhergehenden Beschreibung veranschaulicht und im Detail beschrieben wurde, ist eine solche Veranschaulichung und Beschreibung als veranschaulichend oder beispielhaft und nicht als einschränkend zu betrachten; die Erfindung ist nicht auf die offenbarten Ausführungsformen beschränkt. Andere Varianten der offenbarten Ausführungsformen können von dem die beanspruchte Erfindung ausübenden Fachmann anhand einer genauen Untersuchung der Zeichnungen, der Offenbarung und der angehängten Ansprüche nachvollzogen und umgesetzt werden. In den Ansprüchen schließt das Wort „umfassen“ andere Elemente oder Schritte nicht aus, und der unbestimmte Artikel „ein“ oder „eine(r)“ schließt eine Mehrzahl nicht aus. Ein(e) einzelne(r) Prozessor oder Steuerung oder andere Einheit kann die Funktionen von mehreren in den Ansprüchen angeführten Objekten erfüllen. Allein die Tatsache, dass gewisse Maßnahmen in voneinander verschiedenen abhängigen Ansprüchen angeführt werden, zeigt nicht an, dass eine Kombination dieser Maßnahmen nicht vorteilhaft genutzt werden kann. Etwaige Bezugszeichen in den Ansprüchen sollten nicht als den Schutzumfang einschränkend ausgelegt werden.
  • Bezugszeichenliste
    • 1
    Leistungsmodul
    2
    Leistungshalbleitermodul
    3
    Halbleiterchip
    4
    Substrat
    5
    erste Metallisierung
    6
    elektrische Isolierschicht
    7
    zweite Metallisierung
    8
    Leiterrahmen
    9
    Basisplatte
    10
    Kühlstrukturen
    11
    Bondschicht
    12
    Formmasse
    13
    hervorstehender Teil
    14
    Verriegelungsmerkmale
    15
    Ausnehmung
    16
    Anschlussteil
    17
    virtuelles weiches Element
    ε
    Dehnungswert
    x
    Position
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102011088218 A1 [0004]
    • DE 102012205590 A1 [0005]
    • WO 2015176992 A1 [0005]

Claims (11)

  1. Leistungsmodul (1), umfassend: - mindestens ein Leistungshalbleitermodul (2), das mindestens einen Halbleiterchip (3) aufweist, der auf einem mindestens eine elektrische Isolierschicht umfassenden Substrat (4) angeordnet ist, - einen Leiterrahmen (8), der in elektrischem Kontakt mit dem mindestens einen Halbleiterchip (3) angeordnet ist, - eine Basisplatte (9), die Kühlstrukturen (10) umfasst, - eine Bondschicht (11), die das Leistungshalbeitermodul (2) und die Basisplatte (9) verbindet, und - eine auf dem Leistungshalbleitermodul (2), der Bondschicht (11) und der Basisplatte (9) angeordnete Formmasse (12), wobei - die Bondschicht (11) durch das Leistungshalbeitermodul (2), die Basisplatte (9) und die Formmasse (12) vollständig verkapselt ist, - der Leiterrahmen (8) zumindest teilweise in der Formmasse (12) angeordnet ist, und - die Basisplatte (9) Mikrokanäle umfasst, die mit mindestens einem Einlassanschluss und mindestens einem Auslassanschluss verbunden sind.
  2. Leistungsmodul (1) nach Anspruch 1, wobei die Bondschicht (11) eine Lötschicht oder eine Sinterschicht ist.
  3. Leistungsmodul (1) nach einem der vorhergehenden Ansprüche, wobei die Formmasse (12) mindestens an Stellen angeordnet ist, die mit einer Seitenfläche der Basisplatte (9) in direktem Kontakt stehen.
  4. Leistungsmodul (1) nach einem der vorhergehenden Ansprüche, wobei - das Substrat (4) ferner eine erste Metallisierungsschicht (5) und eine zweite Metallisierungsschicht (7) umfasst, und - zwischen der ersten Metallisierungsschicht (5) und der zweiten Metallisierungsschicht (7) die elektrische Isolierschicht (6) angeordnet ist.
  5. Leistungsmodul (1) nach einem der vorhergehenden Ansprüche, wobei - die Basisplatte (9) einen hervorstehenden Teil (13) aufweist, der in lateralen Richtungen über die Bondschicht (11) hinaus hervorsteht, und - die Formmasse (12) auf einer Außenfläche des hervorstehenden Teils (13) in direktem Kontakt angeordnet ist.
  6. Leistungsmodul (1) nach einem der vorhergehenden Ansprüche, wobei - die Kühlstrukturen (10) Stift-Rippen umfassen.
  7. Leistungsmodul (1) nach einem der vorhergehenden Ansprüche, wobei die Basisplatte (9) Verriegelungsmerkmale (14) umfasst, die dazu konfiguriert sind, die Formmasse (12) an der Basisplatte (9) zu fixieren.
  8. Leistungsmodul (1) nach einem der vorhergehenden Ansprüche, umfassend - mindestens zwei Leistungshalbeitermodule (2), die in einem Abstand voneinander angeordnet sind, wobei - die Formmasse (12) auf den beiden Leistungshalbeitermodulen (2) angeordnet ist.
  9. Leistungsmodul (1) nach Anspruch 8, wobei die Formmasse (12) eine Ausnehmung (15) zwischen den beiden Leistungshalbeitermodulen (2) umfasst.
  10. Leistungsmodul (1) nach Anspruch 8 oder 9, wobei die Ausnehmung (15) nicht vollständig in die Formmasse (12) eindringt.
  11. Leistungsmodul (1) nach Anspruch 8 oder 9, wobei die Ausnehmung (15) die Formmasse (12) vollständig durchdringt.
DE212021000463.6U 2020-09-17 2021-09-16 Leistungsmodul Active DE212021000463U1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20196695 2020-09-17
EP20196695.9 2020-09-17
PCT/EP2021/075486 WO2022058426A1 (en) 2020-09-17 2021-09-16 Power module and method for producing a power module

Publications (1)

Publication Number Publication Date
DE212021000463U1 true DE212021000463U1 (de) 2023-07-13

Family

ID=72560482

Family Applications (1)

Application Number Title Priority Date Filing Date
DE212021000463.6U Active DE212021000463U1 (de) 2020-09-17 2021-09-16 Leistungsmodul

Country Status (6)

Country Link
US (1) US20240030101A1 (de)
EP (1) EP4214749A1 (de)
JP (1) JP3245176U (de)
CN (1) CN220856564U (de)
DE (1) DE212021000463U1 (de)
WO (1) WO2022058426A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011088218A1 (de) 2011-12-12 2013-06-13 Robert Bosch Gmbh Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement
DE102012205590A1 (de) 2012-04-04 2013-10-10 Robert Bosch Gmbh Anordnung mit einem Leistungshalbleiter, einem Schaltungsträger, einem kapillaren und/oder porösen Körper und einer Wärmesenke, Verfahren zur Herstellung einer Anordnung und Verfahren zum Betrieb einer Kühlung eines Leistungshalbleiters mittels eines Wärmetransportmediums
WO2015176992A1 (de) 2014-05-23 2015-11-26 Robert Bosch Gmbh Halbleiter-leistungsmodul mit einer wärmeschnittstelle

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320185A (ja) * 2000-05-11 2001-11-16 Toshiba Corp 電子部品のモジュール装置
DE102009045063C5 (de) * 2009-09-28 2017-06-01 Infineon Technologies Ag Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP5602095B2 (ja) * 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
JP6060553B2 (ja) * 2012-04-06 2017-01-18 株式会社豊田自動織機 半導体装置
WO2014034245A1 (ja) * 2012-08-31 2014-03-06 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
DE102013112267A1 (de) * 2013-11-07 2015-05-07 Heraeus Deutschland GmbH & Co. KG Halbleitermodul mit einer einen Halbleiterbaustein bedeckenden Umhüllungsmasse
JP6080929B2 (ja) * 2015-10-08 2017-02-15 三菱電機株式会社 半導体モジュール
EP3217774B1 (de) * 2016-03-08 2018-06-13 ABB Schweiz AG Halbleitermodul
DE102018112000A1 (de) * 2018-05-18 2019-11-21 Rogers Germany Gmbh System zum Kühlen eines Metall-Keramik-Substrats, ein Metall-Keramik-Substrat und Verfahren zum Herstellen des Systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011088218A1 (de) 2011-12-12 2013-06-13 Robert Bosch Gmbh Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement
DE102012205590A1 (de) 2012-04-04 2013-10-10 Robert Bosch Gmbh Anordnung mit einem Leistungshalbleiter, einem Schaltungsträger, einem kapillaren und/oder porösen Körper und einer Wärmesenke, Verfahren zur Herstellung einer Anordnung und Verfahren zum Betrieb einer Kühlung eines Leistungshalbleiters mittels eines Wärmetransportmediums
WO2015176992A1 (de) 2014-05-23 2015-11-26 Robert Bosch Gmbh Halbleiter-leistungsmodul mit einer wärmeschnittstelle

Also Published As

Publication number Publication date
US20240030101A1 (en) 2024-01-25
CN220856564U (zh) 2024-04-26
EP4214749A1 (de) 2023-07-26
JP3245176U (ja) 2024-01-09
WO2022058426A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
DE112018005627B4 (de) Leistungs-halbleitervorrichtung und verfahren zum herstellen dieser
DE102011077543B4 (de) Halbleitervorrichtung
DE102012206596B4 (de) Halbleitervorrichtung
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102006012429B4 (de) Halbleitervorrichtung
DE60119865T2 (de) Elektrische Energie(um)wandlungsvorrichtung
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE112016000904T5 (de) Leistungsmodul
DE2749848A1 (de) Kuehlkoerper fuer integrierte schaltungen
DE112016005570T5 (de) Leistungshalbleitervorrichtung
DE112019003336T5 (de) Halbleitervorrichtung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102021115824A1 (de) Leistungshalbleitermodul
DE112020006116T5 (de) Körper einer elektrischen schaltung, leistungsumsetzungsvorrichtung und herstellungsverfahren für körper einer elektrischen schaltung
DE102021209589A1 (de) Halbleitervorrichtung
DE112011104406B4 (de) Halbleitervorrichtung
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE112017008226T5 (de) Halbleitervorrichtung
DE102016208029A1 (de) Halbleitervorrichtung
DE112018001769T5 (de) Leistungsmodul und herstellungsverfahren des leistungsmoduls
DE102021200016A1 (de) Halbleitermodul und verfahren zum herstellen eines halbleitermoduls
DE102018216399B4 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul
DE112016005885T5 (de) Metallrohlinge zum doppelseitigen Kühlen eines Leistungsmoduls
DE10303103B4 (de) Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil
DE212021000463U1 (de) Leistungsmodul

Legal Events

Date Code Title Description
R207 Utility model specification