JP3245176U - パワーモジュールおよびパワーモジュールの製造方法 - Google Patents

パワーモジュールおよびパワーモジュールの製造方法 Download PDF

Info

Publication number
JP3245176U
JP3245176U JP2023600039U JP2023600039U JP3245176U JP 3245176 U JP3245176 U JP 3245176U JP 2023600039 U JP2023600039 U JP 2023600039U JP 2023600039 U JP2023600039 U JP 2023600039U JP 3245176 U JP3245176 U JP 3245176U
Authority
JP
Japan
Prior art keywords
base plate
module
power
molding material
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023600039U
Other languages
English (en)
Inventor
パブリチェク，ニコ
コッテ，ディディエ
グラディンガー，トーマス
リウ，チュンレイ
モーン，ファビアン
サルバトーレ，ジョバンニ・ア
シュダーラー，ユルゲン
トッレジン，ダニエレ
トラウブ，フェリクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Application granted granted Critical
Publication of JP3245176U publication Critical patent/JP3245176U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

パワーモジュール（１）が提供され、パワーモジュール（１）は、少なくとも１つの電気絶縁層を含む基板（４）上に配置された少なくとも１つの半導体チップ（３）を有する少なくとも１つのパワー半導体モジュール（２）と、少なくとも１つの半導体チップ（３）に電気的に接触して配置されたリードフレーム（８）と、冷却構造（１０）を含むベースプレート（９）と、パワー半導体モジュール（２）とベースプレート（９）とを接続する接合層（１１）と、パワー半導体モジュール（２）、接合層（１１）およびベースプレート（９）の上に配置された成形材料（１２）とを含み、接合層（１１）は、パワー半導体モジュール（２）、ベースプレート（９）および成形材料（１２）で完全に封止され、リードフレーム（８）は、少なくとも部分的に成形材料（１２）の内部に配置される。さらに、パワーモジュール（１）の製造方法が提供される。

Description

考案の分野
本考案は、パワーモジュールおよびパワーモジュールの製造方法に関する。
考案の背景
たとえば電気自動車のインバータに使用されるパワー半導体モジュールは、典型的には、冷却液を用いる冷却ユニットによって冷却する必要がある。そのため、個々のパワー半導体モジュールを液体冷却用の冷却ユニットに組み込む必要がある。このため、パワー半導体モジュールと冷却ユニットとの間に、パワー半導体モジュールへの漏れのリスクを防止するために確実な漏れ止めシールが必要とされる。
現行技術では、たとえば、Ｏリングのシーリングを用いてネジでパワー半導体モジュールを冷却ユニットに装着している。あるいは、パワー半導体モジュールは密閉型冷却器に装着されることもある。このため、パワーモジュールと冷却ユニットとの間に高熱伝導性の確実な接合が必要である。しかしながら、この場合、高い処理温度が必要となり、パワー半導体モジュールの筐体の損傷および／または剥離が生じる可能性がある。
文献ＤＥ １０ ２０１１ ０８８２ １８ Ａ１には、熱結合層によって冷却素子に結合される電子パワーモジュールが記載されている。
文献ＤＥ １０ ２０１２ ２０５５９０ Ａ１には、インバータで使用するパワーモジュールが記載されており、文献ＷＯ ２０１５／１７６９９２ Ａ１には、熱インターフェイスを有する半導体パワーモジュールが記載されており、モジュールは樹脂によって囲まれている。
考案の説明
本考案の目的は、信頼性が向上したパワーモジュールを提供すること、およびこのようなパワーモジュールの製造方法を提供することである。
この目的は、独立請求項の主題によって達成される。さらに他の例示的な実施形態は、従属請求項および以下の説明から明らかである。
本考案の第１の局面は、パワーモジュールに関する。ここおよび以下に述べる「パワー」という用語は、たとえば、１００Ｖよりも高いおよび／または１０Ａよりも高い電圧および電流、例として最大１２００Ｖの電圧および数百アンペアの電流を処理するように適合されたパワーモジュール、パワー半導体モジュールおよび／または半導体チップを指す。たとえば、パワーモジュールは、電気自動車、ハイブリッド車、バイク、バス、トラック、オフロード建設車両および充電ステーションなど、自動車用途に使用される。
パワーモジュールは、たとえば延在主面を有する。横方向は延在主面に対して平行に整列されており、縦方向は延在主面に対して垂直に整列されている。
本考案の実施形態によれば、パワーモジュールは、少なくとも１つの電気絶縁層を含む基板上に配置された少なくとも１つの半導体チップを有する少なくとも１つのパワー半導体モジュールを含む。
半導体チップは、たとえばシリコンまたはワイドバンドギャップ材料、例として炭化ケイ素をベースとする。半導体チップは、たとえばダイオードおよび／またはスイッチとして形成される。このようなスイッチは、たとえば、トランジスタ、バリスタ、ＩＧＢＴと略される絶縁ゲート型バイポーラトランジスタ、またはＭＯＳＦＥＴと略される金属酸化膜もしくは絶縁体半導体電界効果トランジスタである。
パワー半導体モジュールは、たとえば少なくとも２つの半導体チップを含む。２つの半導体チップは基板上に、例として同一基板上に配置される。たとえば、一方の半導体チップはスイッチとして形成され、他方の半導体チップはダイオードとして形成される。この場合、スイッチおよびダイオードは互いに逆並列接続される。互いに逆並列接続されている２つの半導体チップは、たとえばハーフブリッジを形成する。たとえば、パワー半導体モジュールは１つ以上のハーフブリッジを含む。この場合、パワー半導体モジュールは２つ以上の半導体チップを含む。
基板は、たとえば電気絶縁材料を含む。基板の電気絶縁材料は、ＡｌＯ、ＡｌＮおよび／またはＳｉＮなどのセラミックを含むまたはからなる。
実施形態によれば、パワーモジュールは、半導体チップに電気的に接触して配置されたリードフレームを含む。リードフレームは、たとえば、パワーモジュールの外部に接触するように構成された端子部を含む。リードフレームは、たとえば金属、例としてＣｕを含むまたはからなる。
実施形態によれば、パワーモジュールは、冷却構造を含むベースプレートを含む。パワー半導体モジュールはベースプレート上に配置される。ベースプレートは、たとえば動作時にパワー半導体モジュールを冷却するように構成されている。
実施形態によれば、パワーモジュールは、パワー半導体モジュールとベースプレートとを接続する接合層を含む。接合層は、たとえば金属材料を含むまたはからなる。したがって、動作時にパワー半導体モジュールが発する熱を、冷却構造の方向に特に良好に放散することができる。接合層は、たとえば、パワー半導体モジュールをベースプレートに、例として機械的に安定して取り付けるように構成されている。
実施形態によれば、パワーモジュールは、パワー半導体モジュール、接合層およびベースプレートの上に配置された成形材料を含む。たとえば、成形材料は、パワー半導体モジュール、接合層およびベースプレートに直接接触している。成形材料は、エポキシ成形材料、例としてエポキシ樹脂を含むまたはからなる。有利なことに、パワー半導体モジュールのベースプレートへの取り付け強度がこれによりさらに高まる。
パワーモジュールの実施形態によれば、接合層は、パワー半導体モジュール、ベースプレートおよび成形材料で完全に封止される。たとえば、パワー半導体モジュールは、パワー半導体モジュールに面する接合層の外面の少なくとも一部を覆う。さらに、ベースプレートは、ベースプレートに面する接合層の外面の少なくとも一部を覆う。たとえば、成形材料は、パワー半導体モジュールおよびベースプレートに覆われていない、接合層の外面の残りの部分を覆う。したがって、接合層は、例として３次元的に封止される。例として、接合層は、パワー半導体モジュール、ベースプレートおよび成形材料に覆われていない外面を含まない。このような成形材料を有することで、接合層の経年劣化の影響を有利に低減することができる。
パワーモジュールの実施形態によれば、リードフレームは、少なくとも部分的に成形材料の内部に配置される。たとえば、リードフレームの端子部は、外部と接触可能であるように成形材料から突出する。
要約すると、このようなパワーモジュールは、特に以下の利点を提供することができる。パワー半導体モジュールをベースプレートに装着する追加費用が省かれるので、パワーモジュールの全体寸法を小さくすることができる。さらに、このようなパワーモジュールの内部では、冷却構造として金属密封型冷却器を使用することができるので、パワー半導体モジュールへの冷却液の漏れのリスクが軽減される。さらに、このようなパワーモジュールは、接合層が成形材料で封止されるので、比較的高いサイクル能力を有利に有する。このように接合層が拘束される結果、フォン・ミーゼスひずみが減少する。したがって、半導体チップの最高動作温度を例として高く設定することができるので、半導体面積の節約につながる。
パワーモジュールの少なくとも１つの実施形態によれば、接合層は、はんだ層または焼結層である。
パワーモジュールの少なくとも１つの実施形態によれば、成形材料は、少なくとも所々でベースプレートの側面と直接接触して配置される。成形材料は、たとえば、ベースプレートに向かう方向である縦方向において、接合層の外面を越えて突出する。つまり、成形材料とベースプレートとは側面視において重なっている。有利なことに、接合層はこれにより外部の汚染からさらに保護される。
パワーモジュールの少なくとも１つの実施形態によれば、基板は第１のメタライゼーション層および第２のメタライゼーション層をさらに含み、電気絶縁層は第１のメタライゼーション層と第２のメタライゼーション層との間に配置される。
たとえば、半導体チップは第１のメタライゼーション層上に配置される。さらに、第１のメタライゼーション層は、たとえば構造化されている。この場合、第１のメタライゼーション層は、いくつかの領域においてのみ電気絶縁層を覆う。第１のメタライゼーション層は、たとえば、半導体チップが接続される導電体を提供するように構造化されている。
パワーモジュールの少なくとも１つの実施形態によれば、ベースプレートは、横方向において接合層を越えて突出する突出部を有する。
パワーモジュールの少なくとも１つの実施形態によれば、成形材料は、突出部の外面に直接接触して配置される。たとえば、成形材料は、縦方向に延在する突出部の側面に配置される。さらに、成形材料は、たとえば、横方向に延在する突出部の上面に配置されて、パワー半導体モジュールに面している。この実施形態によれば、成形材料がその上に配置される突出部の外面は、突出部の側面および突出部の上面から形成される。
パワーモジュールの少なくとも１つの実施形態によれば、冷却構造はピンフィンを含む。たとえば、ピンフィンは、ベースプレートの底面に配置されて、パワー半導体モジュールと反対の方向を向いている。各ピンフィンは、例として、縦方向に延びる柱から形成される。たとえば、すべてのピンフィンは、縦方向に対して平行な共通の延在方向を有する。ピンフィンは、たとえば、Ｃｕなどのベースプレートと同じ材料で形成される。たとえば、ピンフィンはベースプレートの底面積を増大させる。有利なことに、このようなピンフィンによって放熱を改善することができる。
パワーモジュールの少なくとも１つの実施形態によれば、ベースプレートは、少なくとも１つの入口ポートおよび少なくとも１つの出口ポートに接続されたマイクロチャネルを含む。たとえば、マイクロチャネルはベースプレートに埋め込まれている。ここで「埋め込まれている」とは、マイクロチャネルの外面がベースプレートの材料に完全に囲まれていることを意味する。マイクロチャネルは、たとえばロッドから形成される。たとえば、冷却液は、入口ポートからマイクロチャネルを通って出口ポートに流れることができる。例として、冷却液は、入口ポートからマイクロチャネルを経由して出口ポートにポンピングされる。有利なことに、パワーモジュールの動作時に生じる熱を、このようなマイクロチャネルを含むベースプレートを介して、パワー半導体モジュールから特に効果的に放散することができる。
パワーモジュールの少なくとも１つの実施形態によれば、ベースプレートは、成形材料をベースプレートに固定するように構成された連結特徴を含む。たとえば、成形材料に直接接触しているベースプレートの外面が、連結特徴を含む。連結特徴は、たとえばベースプレートと同じ材料で形成される。連結特徴は、たとえば、くぼみ、へこみ、および／または溝の形態を有する。連結特徴は、有利なことに、成形材料とベースプレートとの間の接着力を高める。
少なくとも１つの実施形態によれば、パワーモジュールは、互いに離隔して配置されている少なくとも２つのパワー半導体モジュールを含む。たとえば、ベースプレートは、パワー半導体モジュールの共通のベースプレートである。有利なことに、このような共通のベースプレートがあるため、ベースプレート内のパワー半導体モジュール間に溶接シームまたはシール部分がないので、冷却液の流れが特に良好である。
パワーモジュールの少なくとも１つの実施形態によれば、成形材料は２つのパワー半導体モジュール上に配置される。
少なくとも１つの実施形態によれば、成形材料は、２つのパワー半導体モジュールの間に凹部を含む。たとえば、凹部は、上面視においてパワー半導体モジュールと重なっていない。
パワーモジュールの少なくとも１つの実施形態によれば、凹部は成形材料を完全には貫通しない。たとえば、２つのパワー半導体モジュールの間の成形材料の縦方向における高さは、２つの半導体モジュールの上の成形材料の縦方向における高さよりも小さい。成形材料は、たとえば１箇所のみで接続される。つまり、成形材料は半導体モジュールの上に連続して延在する。
有利なことに、凹部があるため、成形材料と半導体パワーモジュール部品とベースプレートとの間の熱膨張係数の不一致に起因する成形材料の剥離のリスクが、凹部のない成形材料と比較して減少する。さらに、パワーモジュールの反りもこれにより減少する。
パワーモジュールの少なくとも１つの実施形態によれば、凹部は成形材料を完全に貫通する。たとえば、凹部は、２つのパワー半導体モジュールの間のベースプレートを露出する。たとえば、成形材料は複数箇所で接続される。つまり、この実施形態に係る成形材料は不連続に形成される。
本考案の第２の局面は、パワーモジュールの製造方法に関する。好ましくは、この方法は、本明細書において上述したパワーモジュールを製造する。したがって、パワーモジュールに関連して開示されるすべての特徴は、この方法に関連しても開示され、その逆も同様である。
少なくとも１つの実施形態によれば、この方法は、少なくとも１つの電気絶縁層を含む基板上に少なくとも１つの半導体チップが接合された、少なくとも１つのパワー半導体モジュールを提供するステップを含む。ここおよび以下に述べる接合とは、たとえば、はんだ付け、焼結および／または溶接を指す。
少なくとも１つの実施形態によれば、この方法は、半導体チップに電気的に接触しているリードフレームを適用するステップを含む。
少なくとも１つの実施形態によれば、この方法は、冷却構造を含むベースプレートを提供するステップを含む。
少なくとも１つの実施形態によれば、この方法は、接合層によってパワー半導体モジュールをベースプレートに接合するステップを含む。パワーモジュールが２つ以上のパワー半導体モジュールを含む場合、すべてのパワー半導体モジュールは、たとえば単一の処理ステップでベースプレートに接合される。
少なくとも１つの実施形態によれば、この方法は、パワー半導体モジュール、接合層およびベースプレートに成形材料を塗布するステップを含み、これにより、接合層がパワー半導体モジュール、ベースプレートおよび成形材料で完全に封止され、リードフレームが少なくとも部分的に成形材料の内部に配置される。成形材料は、たとえば、トランスファー成形プロセスまたは圧縮成形プロセスによって塗布される。トランスファー成形プロセスを用いると、最大１２０ｃｍ３の成形材料容積を達成することができる。
例として、成形材料を塗布するステップは、接合層によってパワー半導体モジュールをベースプレートに接合する方法ステップの後に行われる。
このような方法を用いることで、以下のような利点がある。個々のパワー半導体モジュールをベースプレートに装着することが省略されるので、現行技術に係るパワーモジュールと比較して、方法ステップの総数が減る。さらに、個々のパワー半導体モジュール間の位置合わせ精度が特に正確である。
この方法の少なくとも１つの実施形態によれば、半導体チップは、はんだ付けまたは焼結によって基板に接合される。
この方法の少なくとも１つの実施形態によれば、基板は、ダムバー構造を有する一体型のリードフレームから適用されるリードフレームである。たとえば、ダムバー構造を有するリードフレームは、半導体チップに電気的に接触しているバーを含み得る。バーは、半導体チップとの電気的接触を提供するように構成されている。さらに、ダムバー構造を有するリードフレームは、ダムを含むことができ、ダムは２つのバーの間に配置され、ダムは横方向においてこれらのバーに対して垂直に延在する。例として、ダムは、横方向において半導体チップおよび基板を完全に囲む。これらのダムは、トランスファー成形プロセスのための成形材料の境界要素として使用することができる。
この方法の少なくとも１つの実施形態によれば、ベースプレートは、成形材料の塗布時にパワー半導体モジュールの方向に押圧される。例として、ベースプレートは、成形材料の塗布時にパワー半導体モジュールの方向における縦方向に押圧される。有利なことに、このような封止された接合層は、外部の汚染から特に良好に保護される。
添付の図面に示されている例示的な実施形態を参照して、本考案の主題を以下により詳細に説明する。
本考案の例示的な実施形態に係るパワーモジュールの概略的な上面図である。 本考案の例示的な実施形態に係るパワーモジュールの概略的な上面図である。 本考案の例示的な実施形態に係るパワーモジュールの概略的な断面図である。 本考案の例示的な実施形態に係るパワーモジュールの概略的な断面図である。 異なるパワーモジュールの熱機械ひずみシミュレーションの例示的な表現を示す図である。 シミュレーションに使用されるパワーモジュールの概略的な断面図である。 シミュレーションに使用されるパワーモジュールの概略的な断面図である。 シミュレーションに使用されるパワーモジュールの概略的な断面図である。
例示的な実施形態の詳細な説明
図面で使用されている参照符号、およびそれらの意味は、参照符号のリストにおいて要約形式で列挙されている。原則的に、図面では同一部分に同一の参照符号が与えられている。
図１の例示的な実施形態に係るパワーモジュール１は、各々が２０個の半導体チップ３を有する３つのパワー半導体モジュール２を含み、半導体チップ３のうちの１０個はスイッチで形成され、半導体チップ３のうちの１０個はダイオードで形成される。さらに、パワーモジュール１は、半導体チップ３に電気的に接触して配置されたリードフレーム８を含む。
パワーモジュール１は、半導体モジュール２がその上に配置されるベースプレート９をさらに含む。半導体モジュール２は、図３の例示的な実施形態に関連してより詳細に説明する接合層１１によってベースプレート９に取り付けられる。
成形材料１２がパワー半導体モジュール２上に配置される。成形材料１２はすべての半導体モジュール２の上に連続して配置される。つまり、成形材料１２は１箇所のみで接続される。
図２に示される各パワー半導体モジュール２は、図１とは対照的に、６個の半導体チップ３を含む。加えて、図１とは対照的に、成形材料１２は、隣接するパワー半導体モジュール２の間に凹部１５を含む。各凹部１５は、隣接するパワー半導体モジュール２の間のベースプレート９が露出するように、成形材料１２を完全に貫通する。この例示的な実施形態では、成形材料１２はこのように複数箇所で接続される。
図３の例示的な実施形態に係るパワーモジュール１は、図１または図２に係るパワーモジュール１の断面に対応する。パワー半導体モジュール２の半導体チップ３は基板４上に配置される。基板４は、第１のメタライゼーション層５と、電気絶縁層６と、第２のメタライゼーション層７とを含む。電気絶縁層６は第１のメタライゼーション層５と第２のメタライゼーション層７との間に配置される。
第１のメタライゼーション層５はいくつかの領域において構造化され、これらの領域は互いに電気的に絶縁される。各半導体チップ３は、これらの領域のうちの１つに配置される。第１のメタライゼーション層５の領域は、この例示的な実施形態に従い、ボンディングワイヤで相互接続される。
パワーモジュール１は、リードフレーム８をさらに含む。リードフレーム８は、半導体チップ３との電気的接触を提供するように構成されており、したがって半導体チップ３と電気的に接触している。この例示的な実施形態では、リードフレーム８は第１のメタライゼーション層５に接触している。例として、リードフレーム８は、第１のメタライゼーション層５の領域に直接接触している。さらに、リードフレーム８は、パワーモジュール１の外部に接触するように構成された端子部１６を含む。
パワー半導体モジュール２は、接合層１１によってベースプレート９上に配置される。ベースプレート９は、パワー半導体モジュール２から放熱するために冷却構造１０を含む。さらに、接合層１１があるため、パワー半導体モジュール２は、例として機械的に安定して、ベースプレート９に取り付けられる。
ベースプレート９は、横方向において接合層１１を越えて突出する突出部１３を有する板である。突出部１３は、パワー半導体モジュール２に面する、横方向に延在する上面を含む。さらに、突出部１３は、上面に連なり縦方向に延在する側面を含む。つまり、突出部１３の外面は、突出部１３の側面および突出部１３の上面から形成される。加えて、パワー半導体モジュール２に面する突出部１３の上面およびベースプレート９の上面は、共通の平面内に配置される。
加えて、成形材料１２がパワー半導体モジュール２、接合層１１およびベースプレート９の上に配置される。成形材料１２は、パワー半導体モジュール２に直接接触している。例として、パワー半導体モジュール２のすべての構成要素が成形材料１２に埋め込まれている。さらに、接合層１１およびベースプレート９も成形材料１２に直接接触している。
例として、成形材料１２は、突出部１３の外面に、すなわち突出部１３の側面および突出部１３の上面に、直接接触して配置される。さらに、リードフレーム８は、少なくとも部分的に成形材料１２の内部に配置される。リードフレーム８の端子部１６は、外部と接触可能であるように成形材料１２から突出する。
さらに、成形材料１２に直接接触しているベースプレート６の外面が、連結特徴１４、すなわち、くぼみ、へこみ、および／または溝を含むことも可能である。
このような成形材料１２を有することで、接合層１１は、パワー半導体モジュール２、ベースプレート６および成形材料１２で完全に封止される。つまり、接合層１１は３次元的に封止される。接合層１１は、自由にアクセス可能な外面を有していない。
図４の例示的な実施形態に係る成形材料１２は、成形材料１２を完全には貫通しない凹部１５を含む。直接隣接するパワー半導体モジュール２の間の成形材料１２の縦方向における高さは、直接隣接する半導体モジュール２の上の成形材料１２の縦方向における高さよりも小さい。
異なるパワーモジュールの熱機械ひずみ挙動が、図５の線図に従ってプロットされている。異なるパワーモジュールの構造が、図３、図６、図７および図８に関連して示されている。図３に係るパワーモジュールには参照符号Ｓ１が付けられており、図６に係るパワーモジュールには参照符号Ｓ２が付けられており、図７に係るパワーモジュールには参照符号Ｓ３が付けられており、図８に係るパワーモジュールには参照符号Ｓ４が付けられている。
この線図では、それぞれのパワーモジュールＳ１、Ｓ２、Ｓ３およびＳ４のひずみ値ε（任意単位）がｙ軸に提供されている。ここで、ひずみ値εは、５ケルビンの温度上昇に起因するそれぞれの接合層１１の弾性ひずみに対応する。ｘ軸には、それぞれのパワーモジュールＳ１、Ｓ２、Ｓ３およびＳ４の位置ｘ（単位：ｍｍ）が提供されている。
接合層１１は典型的には熱サイクルに起因してエッジから剥離することで劣化するため、Ｓ１、Ｓ２、Ｓ３およびＳ４の曲線は接合層１１のエッジにおいて明確に異なっている。パワーモジュールＳ１、Ｓ２、Ｓ３およびＳ４の接合層１１のエッジのひずみ値εは、線図の挿入図にも示されている。ひずみは応力に比例し、最終的に寿命に相関するため、曲線Ｓ１、Ｓ２、Ｓ３およびＳ４を用いて定性的な寿命評価を行うことができる。
接合層１１は成形材料１２で完全に封止されるため、エッジにおけるひずみ値εはパワーモジュールＳ１が最も低い。つまり、成形材料１２は接合層１１を縦方向および横方向の両方に圧縮する。これに対して、対応するひずみ値εは、成形材料１２を有していないパワーモジュールＳ４が最も高い。
図７に係るパワーモジュールＳ３の接合層１１は、完全には封止されない。ここでは、パワー半導体モジュール２がまずオーバーモールドされ、その後でのみベースプレート９に接合されるので、接合層１１は露出しており拘束されていない。パワーモジュールＳ３では、パワーモジュールＳ４と比較してひずみ値εが小さい。さらに、成形材料１２はアセンブリを縦方向に剛化するのみであり、接合層１１は横方向においては成形材料１２の束縛を受けないため、パワーモジュールＳ３のひずみ値εはパワーモジュールＳ１のひずみ値εよりも約２倍高い。
パワーモジュールＳ２は、基本的にパワーモジュールＳ１に対応する。シミュレーション上の理由で、パワーモジュールＳ２の接合層１１は、その端部領域に仮想の軟質要素１７を含む。この仮想の軟質要素１７は、横方向において接合層１１を囲む。したがって、接合層１１は成形材料１２によって縦方向に圧縮されるが、横方向の伸長は実質的に拘束されない。この結果、パワーモジュールＳ１とパワーモジュールＳ３との間のひずみ値εが生じる。
有利なことに、このようなシミュレーションは、接合層１１を成形材料１２で封止すると接合層１１の寿命が大幅に延びることを示している。したがって、パワーモジュールＳ１によって、パワーモジュールＳ３またはＳ４と比較して高い熱サイクル能力が得られる。
本考案を図面および上記説明において詳細に図示および説明したが、このような図示および説明は説明的または例示的であって限定的ではないと考えられるべきであり、本考案は開示された実施形態に限定されるわけではない。図面、開示、および添付の請求項を検討することにより、開示された実施形態の他の変形例が、請求項に記載の考案を実施する当業者によって理解され実行され得る。請求項において、「備える（ｃｏｍｐｒｉｓｉｎｇ）」という語はその他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「ａｎ」は複数形を排除するものではない。１つのプロセッサまたはコントローラまたはその他のユニットが、請求項に記載の複数の項目の機能を果たすこともある。特定の手段が相互に異なる従属請求項に列挙されているという単なる事実は、これらの手段の組合せが有利に使用できないことを示すものではない。請求項におけるいかなる参照符号も、範囲を限定するものとして解釈されるべきではない。
参照符号のリスト
１ パワーモジュール
２ パワー半導体モジュール
３ 半導体チップ
４ 基板
５ 第１のメタライゼーション
６ 電気絶縁層
７ 第２のメタライゼーション
８ リードフレーム
９ ベースプレート
１０ 冷却構造
１１ 接合層
１２ 成形材料
１３ 突出部
１４ 連結特徴
１５ 凹部
１６ 端子部
１７ 仮想の軟質要素
ε ひずみ値
ｘ 位置

Claims (15)

  1. パワーモジュール（１）であって、
    － 少なくとも１つの電気絶縁層を含む基板（４）上に配置された少なくとも１つの半導体チップ（３）を有する少なくとも１つのパワー半導体モジュール（２）と、
    － 前記少なくとも１つの半導体チップ（３）に電気的に接触して配置されたリードフレーム（８）と、
    － 冷却構造（１０）を含むベースプレート（９）と、
    － 前記パワー半導体モジュール（２）と前記ベースプレート（９）とを接続する接合層（１１）と、
    － 前記パワー半導体モジュール（２）、前記接合層（１１）および前記ベースプレート（９）の上に配置された成形材料（１２）とを備え、
    － 前記接合層（１１）は、前記パワー半導体モジュール（２）、前記ベースプレート（９）および前記成形材料（１２）で完全に封止され、
    － 前記リードフレーム（８）は、少なくとも部分的に前記成形材料（１２）の内部に配置され、
    － 前記ベースプレート（９）は、少なくとも１つの入口ポートおよび少なくとも１つの出口ポートに接続されたマイクロチャネルを含む、パワーモジュール（１）。
  2. 前記接合層（１１）は、はんだ層または焼結層である、請求項１に記載のパワーモジュール（１）。
  3. 前記成形材料（１２）は、少なくとも所々で前記ベースプレート（９）の側面と直接接触して配置される、先行する請求項のいずれか１項に記載のパワーモジュール（１）。
  4. － 前記基板（４）は第１のメタライゼーション層（５）および第２のメタライゼーション層（７）をさらに含み、
    － 前記電気絶縁層（６）は前記第１のメタライゼーション層（５）と前記第２のメタライゼーション層（７）との間に配置される、先行する請求項のいずれか１項に記載のパワーモジュール（１）。
  5. － 前記ベースプレート（９）は、横方向において前記接合層（１１）を越えて突出する突出部（１３）を有し、
    － 前記成形材料（１２）は、前記突出部（１３）の外面に直接接触して配置される、先行する請求項のいずれか１項に記載のパワーモジュール（１）。
  6. － 前記冷却構造（１０）はピンフィンを含む、先行する請求項のいずれか１項に記載のパワーモジュール（１）。
  7. 前記ベースプレート（９）は、前記成形材料（１２）を前記ベースプレート（９）に固定するように構成された連結特徴（１４）を含む、先行する請求項のいずれか１項に記載のパワーモジュール（１）。
  8. － 互いに離隔して配置されている少なくとも２つのパワー半導体モジュール（２）を備え、
    － 前記成形材料（１２）は前記２つのパワー半導体モジュール（２）上に配置される、先行する請求項のいずれか１項に記載のパワーモジュール（１）。
  9. 前記成形材料（１２）は、前記２つのパワー半導体モジュール（２）の間に凹部（１５）を含む、請求項８に記載のパワーモジュール（１）。
  10. 前記凹部（１５）は前記成形材料（１２）を完全には貫通しない、請求項８または９に記載のパワーモジュール（１）。
  11. 前記凹部（１５）は前記成形材料（１２）を完全に貫通する、請求項８または９に記載のパワーモジュール（１）。
  12. パワーモジュール（１）の製造方法であって、
    － 少なくとも１つの電気絶縁層を含む基板（４）上に少なくとも１つの半導体チップ（３）が接合された、少なくとも１つのパワー半導体モジュール（２）を提供するステップと、
    － 前記少なくとも１つの半導体チップ（３）に電気的に接触しているリードフレーム（８）を適用するステップと、
    － 冷却構造（１０）を含むベースプレート（９）を提供するステップとを備え、前記ベースプレート（９）は、少なくとも１つの入口ポートおよび少なくとも１つの出口ポートに接続されたマイクロチャネルを含み、前記方法はさらに、
    － 接合層（１１）によって前記パワー半導体モジュール（２）を前記ベースプレート（９）に接合するステップと、
    － 前記パワー半導体モジュール（２）、前記接合層（１１）および前記ベースプレート（９）に成形材料（１２）を塗布するステップとを備え、これにより、前記接合層（１１）が前記パワー半導体モジュール（２）、前記ベースプレート（９）および前記成形材料（１２）で完全に封止され、前記リードフレーム（８）が少なくとも部分的に前記成形材料（１２）の内部に配置される、方法。
  13. 前記少なくとも１つの半導体チップ（３）は、はんだ付けまたは焼結によって基板（４）に接合される、請求項１２に記載の方法。
  14. 前記基板（４）は、ダムバー構造を有する一体型のリードフレーム（８）から適用されるリードフレーム（８）である、請求項１２または１３に記載の方法。
  15. 前記ベースプレート（９）は、前記成形材料（１２）の塗布時に前記パワー半導体モジュール（２）の方向に押圧される、請求項１２～１４に記載の方法。
JP2023600039U 2020-09-17 2021-09-16 パワーモジュールおよびパワーモジュールの製造方法 Active JP3245176U (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20196695.9 2020-09-17
EP20196695 2020-09-17
PCT/EP2021/075486 WO2022058426A1 (en) 2020-09-17 2021-09-16 Power module and method for producing a power module

Publications (1)

Publication Number Publication Date
JP3245176U true JP3245176U (ja) 2024-01-09

Family

ID=72560482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023600039U Active JP3245176U (ja) 2020-09-17 2021-09-16 パワーモジュールおよびパワーモジュールの製造方法

Country Status (6)

Country Link
US (1) US20240030101A1 (ja)
EP (1) EP4214749A1 (ja)
JP (1) JP3245176U (ja)
CN (1) CN220856564U (ja)
DE (1) DE212021000463U1 (ja)
WO (1) WO2022058426A1 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320185A (ja) * 2000-05-11 2001-11-16 Toshiba Corp 電子部品のモジュール装置
DE102009045063C5 (de) * 2009-09-28 2017-06-01 Infineon Technologies Ag Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP5602095B2 (ja) * 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
DE102011088218B4 (de) 2011-12-12 2015-10-15 Robert Bosch Gmbh Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE102012205590B4 (de) 2012-04-04 2023-11-02 Robert Bosch Gmbh Anordnung mit einem Leistungshalbleiter, einem Schaltungsträger, einem kapillaren und/oder porösen Körper und einer Wärmesenke, Verfahren zur Herstellung einer Anordnung und Verfahren zum Betrieb einer Kühlung eines Leistungshalbleiters mittels eines Wärmetransportmediums
JP6060553B2 (ja) * 2012-04-06 2017-01-18 株式会社豊田自動織機 半導体装置
KR102094566B1 (ko) * 2012-08-31 2020-03-27 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 및 파워 모듈
DE102013112267A1 (de) * 2013-11-07 2015-05-07 Heraeus Deutschland GmbH & Co. KG Halbleitermodul mit einer einen Halbleiterbaustein bedeckenden Umhüllungsmasse
DE102014209837A1 (de) 2014-05-23 2015-11-26 Robert Bosch Gmbh Halbleiter-Leistungsmodul mit einer Wärmeschnittstelle
JP6080929B2 (ja) * 2015-10-08 2017-02-15 三菱電機株式会社 半導体モジュール
EP3217774B1 (en) * 2016-03-08 2018-06-13 ABB Schweiz AG Semiconductor module
DE102018112000B4 (de) * 2018-05-18 2024-08-08 Rogers Germany Gmbh System zum Kühlen eines Metall-Keramik-Substrats, ein Metall-Keramik-Substrat und Verfahren zum Herstellen des Systems

Also Published As

Publication number Publication date
DE212021000463U1 (de) 2023-07-13
CN220856564U (zh) 2024-04-26
WO2022058426A1 (en) 2022-03-24
EP4214749A1 (en) 2023-07-26
US20240030101A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
US9013877B2 (en) Power semiconductor device
JP6234630B2 (ja) パワーモジュール
CN107863328B (zh) 使用冷却流体冷却并且包括屏蔽层的封装体
CN108735692B (zh) 半导体装置
WO2016079995A1 (ja) 半導体装置及びパワーモジュール
CN109599384B (zh) 半导体器件
WO2014097798A1 (ja) 半導体装置
CN110047807B (zh) 半导体装置
CN111599796B (zh) 半导体模块、及使用该半导体模块的电力变换装置
CN109560049B (zh) 半导体装置
JP7172847B2 (ja) 半導体装置
CN116072624A (zh) 半导体装置
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
JP7163583B2 (ja) 半導体装置
US10566295B2 (en) Semiconductor device
JP3245176U (ja) パワーモジュールおよびパワーモジュールの製造方法
JP3244461U (ja) パワー半導体モジュールおよび冷却器からなる構成
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP7147186B2 (ja) 半導体装置
CN111952260B (zh) 半导体装置
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
US20240030078A1 (en) Semiconductor module and semiconductor device
JP2024061189A (ja) 半導体モジュール、半導体装置、及び車両
CN114203650A (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3245176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350