CN114203650A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN114203650A
CN114203650A CN202111019201.2A CN202111019201A CN114203650A CN 114203650 A CN114203650 A CN 114203650A CN 202111019201 A CN202111019201 A CN 202111019201A CN 114203650 A CN114203650 A CN 114203650A
Authority
CN
China
Prior art keywords
semiconductor device
cooler
bottom plate
fins
heat radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111019201.2A
Other languages
English (en)
Inventor
安达新一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN114203650A publication Critical patent/CN114203650A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供半导体装置和半导体装置的制造方法。以廉价的结构确保密封性。半导体装置(1)包括：冷却器(3)，其具有在一侧的面形成散热面的顶板(9)、设于散热面的多个散热片(10)、包围多个散热片的外周的周壁部(12)、以及与周壁部的顶端和多个散热片的顶端接合的底板(11)，该冷却器利用由顶板、多个散热片、周壁部以及底板划定的空间形成冷却水的流路；以及半导体元件(7)，其经由绝缘基板(6)配置于顶板的另一侧的面。底板的上表面中央向上侧翘曲。底板的下表面被机械加工成平坦。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法。
背景技术
半导体装置具有被设置有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、FWD(Free Wheeling Diode：续流二极管)等半导体元件的基板，半导体装置被利用于逆变器装置等。
在这种半导体模块中，提案有一种冷却器成为一体的装置。半导体元件配置于规定的电路基板(也可以被称作绝缘基板)上，并经由焊锡等接合材料搭载于冷却器上。冷却器包括搭载半导体元件等的顶板、散热片、底板、作为制冷剂的流入口和流出口的凸缘部等。伴随半导体模块的动作产生的热经由在冷却器的内部循环的制冷剂散热，而半导体元件被冷却(例如，参照专利文献1～3)。
专利文献1：日本特开2020－92250号公报
专利文献2：日本特开2018－49861号公报
专利文献3：日本特开2013－65609号公报
发明内容
发明要解决的问题
然而，在如上所述地将半导体元件经由绝缘基板焊接于冷却器的顶板时，冷却器、绝缘基板以及半导体元件暴露于非常高温的气氛中。此时，冷却器可能因热变形而产生翘曲。例如，冷却器由铝、铜等金属形成，并且，绝缘基板由氧化铝等陶瓷形成。如此，在构件之间，线膨胀系数不同，因此，结果成为在该界面沿规定方向产生翘曲。
另外，暴露于高温中的冷却器的底面的平面度根据焊接温度、冷却器的材料、构造以及绝缘基板的材料、构造而变化。有时因这些材料等的特定的组合，底面的平面度可能受到无法将冷却器的底面与框体密封的程度的损坏。
该结果，可能在冷却器的成为与逆变器等的框体之间的密封面的紧固部产生间隙。因此，不是使用廉价的O形密封圈，而需要使用高价的液体密封垫、异形的橡胶密封构件。因而，用于确保冷却器的密封性的结构可能成为成本上升的主要原因。
本发明即是鉴于这一点而做成的，其中一个目的在于提供能够以廉价的结构确保密封性的半导体装置和半导体装置的制造方法。
用于解决问题的方案
本发明的一技术方案为一种半导体装置，该半导体装置包括：冷却器，其具有在一侧的面形成散热面的顶板、设于所述散热面的多个散热片、包围所述多个散热片的外周的周壁部、以及与所述周壁部的顶端和所述多个散热片的顶端接合的底板，该冷却器利用由所述顶板、所述多个散热片、所述周壁部以及所述底板划定的空间形成冷却水的流路；以及半导体元件，其经由绝缘基板配置于所述顶板的另一侧的面，所述底板的上表面中央向上侧翘曲，所述底板的下表面被机械加工成平坦。
另外，本发明的一技术方案为一种半导体装置的制造方法，该半导体装置包括冷却器，该冷却器具有在一侧的面形成散热面的顶板、设于所述散热面的多个散热片、包围所述多个散热片的外周的周壁部、以及与所述周壁部的顶端和所述多个散热片的顶端接合的底板，该冷却器利用由所述顶板、所述多个散热片、所述周壁部以及所述底板划定的空间形成冷却水的流路，其中，该半导体装置的制造方法包括以下工序：在所述顶板的另一侧的面经由绝缘基板来配置半导体元件的工序；以及在所述底板的下表面施加平坦的机械加工的工序。
发明的效果
根据本发明，能够以廉价的结构确保密封性。
附图说明
图1是本实施方式的半导体装置的俯视图。
图2是本实施方式的半导体装置的剖视图。
图3是从下表面侧观察本实施方式的冷却器的内部的俯视图。
图4是在图3所示的冷却器的下表面侧安装有底板的状态的俯视图。
图5是比较例的半导体装置的剖视图。
图6是表示本实施方式的半导体装置的制造方法的一工序例的示意图。
图7是表示本实施方式的半导体装置的制造方法的一工序例的示意图。
图8是表示本实施方式的半导体装置的制造方法的一工序例的示意图。
图9是表示本实施方式的半导体装置的制造方法的一工序例的示意图。
图10是表示本实施方式的半导体装置的制造方法的一工序例的示意图。
图11是表示本实施方式的半导体装置的制造方法的一工序例的示意图。
图12是变形例的冷却器的仰视图。
图13是变形例的冷却器的仰视图。
附图标记说明
1、半导体装置；2、半导体组装体；3、冷却器；4、壳体构件；5、密封树脂；6、绝缘基板；7、半导体元件；8、金属配线板；9、顶板；10、散热片；11、底板；11a、表面；12、周壁部；13、绝缘板；14、散热板；15、电路板；16、P端子；17、N端子；18、M端子；19、控制端子；20、贯通孔；21、集合体；22、冷却壳体；23、导入口；24、排出口；25、固定孔；26、框体；27、安置面；28、O形密封圈；29、槽；D、间隙；S、接合材料。
具体实施方式
以下，说明能够应用本发明的半导体装置。图1是本实施方式的半导体装置的俯视图。图2是本实施方式的半导体装置的剖视图。图3是从下表面侧观察本实施方式的冷却器的内部的俯视图。图4是在图3所示的冷却器的下表面侧安装有底板的状态的俯视图。此外，以下所示的半导体装置仅为一个例子，并不限定于此，能够适当变更。
另外，在以下的附图中，将半导体装置的长边方向(多个半导体模块排列的方向)定义为X方向，将半导体装置的短边方向定义为Y方向，将高度方向(基板的厚度方向)定义为Z方向。图示的X、Y、Z的各轴互相正交，并构成右手坐标系。另外，在有的情况下，还将X方向称作左右方向，将Y方向称作前后方向，将Z方向称作上下方向。这些方向(前后左右上下方向)是为了方便说明而使用的用语，与XYZ方向的各方向之间的对应关系具有根据半导体装置的安装姿势而变化的情况。例如，将半导体装置的散热面侧(冷却器侧)称作下表面侧，将其相反侧称作上表面侧。另外，在本说明书中，俯视是指从Z方向正侧观察半导体装置的上表面的情况。
本实施方式的半导体装置1例如应用于功率控制单元等的电力转换装置，为构成逆变器电路的功率半导体模块。如图1和图2所示，半导体装置1构成为包含多个(本实施方式中3个)半导体组装体2、冷却该半导体组装体2的冷却器3、收容多个半导体组装体2的壳体构件4、注入于壳体构件4内的密封树脂5。
半导体组装体2构成为包含多个绝缘基板6、配置于绝缘基板6上的多个半导体元件7、配置于半导体元件7上的金属配线板8。在本实施方式中，沿X方向排列配置有三个半导体组装体2。三个半导体组装体2例如自X方向正侧起构成U相、V相、W相，作为整体而形成三相逆变器电路。此外，半导体组装体2也被称作功率单体或单元。
冷却器3形成为俯视矩形形状，构成为包含顶板9、设于顶板9的多个散热片10(参照图3)、底板11。详细后述，但散热片10设于顶板9的与接合绝缘基板6的面(接合面)相反的一侧的面(散热面)。另外，在顶板9设有包围多个散热片10的外周的周壁部12。在多个散热片10的顶端和周壁部12的顶端接合后述的底板11。在顶板9除设置多个散热片10以外，还可以设置顶端与底板11不接合的辅助散热片、引导件。
在顶板9的上表面经由焊锡等接合材料S配置有绝缘基板6。绝缘基板6例如由DCB(Direct Copper Bonding：直接铜键合衬底)基板、AMB(Active Metal Brazing：活性金属钎焊)基板、或金属基底基板构成。具体而言，绝缘基板6具有绝缘板13、配置于绝缘板13的下表面的散热板14、配置于绝缘板13的上表面的电路板15。绝缘基板6例如形成为俯视矩形形状。
绝缘板13例如由氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等陶瓷材料、环氧树脂等树脂材料、或使用陶瓷材料作为填料的环氧树脂材料等绝缘材料形成。此外，绝缘板13也可以被称作绝缘层或绝缘薄膜。
散热板14沿Z方向具有规定的厚度，并以覆盖绝缘板13的下表面整体的方式形成。散热板14例如由铜、铝等导热性良好的金属板形成。
在绝缘板13的上表面形成有电路板15。在图2中，为了方便，仅示出一个电路板15，但也可以在绝缘板13的上表面形成更多的电路板15。这些电路板15为铜箔等的金属层，在绝缘板13上以互相电绝缘的状态形成为岛状。
在电路板15的上表面经由焊锡等接合材料S配置有半导体元件7。半导体元件7例如形成为俯视方形形状。
半导体元件7经由接合材料S配置于电路板15的上表面，并与其电连接。在图2中，为了方便，针对一个电路板15而示出一个半导体元件7，但也可以在电路板15配置更多的半导体元件7。半导体元件7例如由硅(Si)、碳化硅(SiC)、氮化镓(GaN)以及金刚石等的半导体基板形成为俯视方形形状(矩形形状)。
此外，作为半导体元件7，可使用IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等开关元件、FWD(Free Wheeling Diode：续流二极管)等二极管。另外，作为半导体元件7，还可以使用将IGBT和FWD集成化而成的RC(ReverseConducting：反向导通)－IGBT元件、或功率MOSFET元件、对逆向偏压具有充分的耐压的RB(Reverse Blocking：反向阻断)－IGBT等。
另外，半导体元件7的形状、配置数量、配置部位等能够适当变更。此外，本实施方式中的半导体元件7为在半导体基板形成有晶体管等功能元件的、纵式开关元件，但并不限定于此，也可以是横式开关元件。
可以在半导体元件7的上表面电极经由焊锡等接合材料S配置有金属配线板8。金属配线板8构成供主电流流动的主配线。金属配线板8例如使用铜原材料、铜合金系原材料、铝合金系原材料、铁合金系原材料等金属原材料并利用冲压加工等形成。金属配线板8的一端与半导体元件7的上表面电极接合。虽未特别图示，但金属配线板8的另一端与设于后述的壳体构件的外部端子接合。此外，图2所示的金属配线板8的形状仅表示一个例子，能够适当变更。另外，金属配线板8例如也可以是引线框、条带(日文：クリップ)或带状条。可以代替接合材料S和金属配线板8，而将金属线、带状条作为主配线与半导体元件7的上表面电极连接。
壳体构件4例如经由粘接剂(未图示)与顶板9的上表面接合。壳体构件4具有沿着冷却器3的顶板9的外形的形状。壳体构件4形成为中央被开口的矩形框状。在中央开口收容上述的三个半导体组装体2。即，三个半导体组装体2被框状的壳体构件4包围。
另外，详细后述，在壳体构件4的内侧空间填充有密封树脂5。即，壳体构件4划定收容多个半导体组装体2(绝缘基板6、半导体元件7以及金属配线板8)或密封树脂5的空间。这样的壳体构件4由热塑性树脂形成。壳体构件4例如由PPS树脂(聚苯硫醚树脂)、PBT树脂(聚对苯二甲酸丁二酯树脂)等形成。
另外，在壳体构件4设有外部连接用的主端子(P端子16、N端子17、M端子18)和控制用的控制端子19。具体而言，在壳体构件4的在短边方向(Y方向)上相对的一对壁部中的、靠Y方向负侧的壁部利用一体成型埋入有P端子16和N端子17。针对一个半导体组装体2各配置有一个P端子16和一个N端子17。
另外，在壳体构件4的在短边方向(Y方向)上相对的一对壁部中的、靠Y方向正侧的壁部利用一体成型埋入有M端子18和控制端子19。针对一个半导体组装体2各配置有一个M端子18。针对一个半导体组装体2，例如各配置有10个控制端子19。
这些端子例如由铜原材料、铜合金系原材料、铝合金系原材料、铁合金系原材料等金属材料形成。此外，这些端子的形状、配置部位、个数等并不限定于上述，能够适当变更。
另外，在壳体构件4沿着外周缘形成有多个贯通孔20。贯通孔20为用于供半导体装置1的固定用的螺钉(未图示)贯穿的孔。
如上所述，密封树脂5填充于由框状的壳体构件4规定的内部空间。由此，绝缘基板6以及安装于该绝缘基板6的半导体元件7、金属配线板8被密封于上述的空间内。密封树脂5由热固性的树脂构成。密封树脂5优选至少含有环氧、硅、聚氨酯、聚酰亚胺、聚酰胺以及聚酰胺-酰亚胺中的任一者。从绝缘性、耐热性以及散热性的观点来看，密封树脂5例如优选混入有填料的环氧树脂。
接着，说明冷却器3的详细结构。如图2至图4所示，冷却器3通过在顶板9接合底板11而形成为一体化的箱型。冷却器3由散热性较佳的例如铝合金形成。更具体而言，冷却器3优选由A6063、A3003、A1050等金属材料形成。另外，在冷却器3的表面形成有规定厚度的镀层。镀层优选由镍等的金属镀层形成。
顶板9具有俯视矩形形状，由规定厚度的板状体形成。顶板9的外形对应于壳体构件4的外形。即，顶板9的长边方向沿半导体装置1的左右方向(X方向)延伸，顶板9的短边方向沿半导体装置1的前后方向(Y方向)延伸。顶板9具有一侧的面(下表面)和另一侧的面(上表面)。一侧的面形成半导体组装体2的散热面。另一侧的面形成半导体组装体2的接合面。
在本实施方式中，三个半导体组装体2配置于顶板9的上表面的中央区域。如上所述，三个半导体组装体2沿X方向排列配置。此外，在本实施方式中，有时将配置上述的三个半导体组装体2的顶板9的下表面侧(散热面侧)的中央区域称作散热区域。
另外，在顶板9的下表面的散热区域设有多个散热片10。多个散热片10可以由与顶板9相同的金属材料构成，并与顶板9一体地设置。换言之，散热片10被用作散热器(heatsink)。例如，如图3所示，散热片10能够使用空开间隔地以规定间距排列有多个棱柱形状的销(方销)的销散热片。散热片形状也可以是圆销、波形散热片、平直散热片。
更具体而言，散热片10形成为俯视菱形，在对角线上相对的一对角部的相对方向与顶板9的短边方向一致。另外，散热片10朝向Z方向负侧以规定长度突出。此外，关于设于顶板9的散热片10的结构，并不限定于此，而能够适当变更。例如，可以设为代替图3所示的棱柱形状而设置圆柱形状的销、或将沿前后方向延伸的刀片形状的多个散热片10互相平行地排列的结构。可以利用钎焊、嵌设、切削加工或者塑性加工在顶板9设置散热片10。
在本实施方式中，利用多个散热片10设有散热片10的集合体21。该散热片10的集合体21的外形具有大致长方体形状。更优选的是，散热片10的集合体21的外形为长方体形状，但并不限定于此，也可以是倒角、或变形而成的形状。另外，散热片10的集合体21的长边方向与顶板9的长边方向一致。
另外，在顶板9的下表面设有包围多个散热片10(集合体21)的外周的周壁部12。周壁部12自顶板9的下表面向Z方向负侧以规定高度突出。另外，周壁部12沿着顶板9的外周缘形成为矩形框状。此外，周壁部12的突出高度优选与散热片10的突出高度相等。
顶板9和周壁部12可以一体地形成。即，顶板9和周壁部12构成下方开口的箱型的冷却壳体22。而且，后述的底板11构成堵塞冷却壳体22的开口的盖部。
底板11配置于上述的冷却壳体22的下表面。底板11具有与顶板9相同的俯视矩形形状，由规定厚度的板状体形成。底板11优选由与冷却壳体22相同的原材料的铝合金形成。另外，详细后述，但底板11优选厚于顶板9。
底板11通过钎焊等与上述的周壁部12的顶端和多个散热片10的顶端接合。由此，冷却壳体22的下方开口被堵塞。如此，利用由顶板9、多个散热片10、周壁部12以及底板11围起来的空间形成冷却水的流路。
另外，如图4所示，在底板11的规定部位形成有对冷却器3而言的冷却水的导入口23和排出口24。导入口23和排出口24由沿厚度方向贯穿底板11的贯通孔形成。具体而言，导入口23和排出口24以在Y方向上隔着多个散热片10倾斜地相对的方式配置。另外，导入口23和排出口24具有俯视在X方向上较长的长孔形状。例如，导入口23和排出口24的形状成为冷却器3的短边方向侧较短而长边方向侧较长的椭圆形状或者长圆形状。此外，详细后述，但导入口23和排出口24的形状以及配置部位并不限定于此，能够适当变更。
另外，在冷却器3沿着外周缘形成有多个固定孔25。固定孔25与上述的壳体构件4的贯通孔20对应地设置。
这样构成的半导体装置1经由O形密封圈28等密封垫安装于作为安置目的地的功率控制单元等的框体26的平坦的安置面27。功率控制单元可以是包含电力转换装置和冷却装置的、马达的驱动部件。此时，底板11的下表面与安置面27接触。在图2中，例如，在框体26侧形成有O形密封圈用的槽29。利用O形密封圈28确保安置面27与底板11的下表面之间的密封性。
在此，参照图5说明具备冷却器3的半导体装置1的一般的制造方法。图5的(A)、图5的(B)是比较例的半导体装置的剖视图。在图5所示的比较例中，仅局部与图1至图4所示的半导体装置不同，而基本的结构共用。因此，对共用部分标注相同的附图标记并省略适当说明。
如上所述，在冷却器3和多个半导体组装体2一体化而成的半导体装置1中，在冷却器3的上表面经由焊锡等接合材料S配置多个半导体组装体2。而且，通过将这些结构投入于炉等中而使焊锡熔融，从而接合冷却器3和多个半导体组装体2(参照图5的(A))。
如图5的(A)所示，在焊锡熔融并固化为止的一系列的处理中，在冷却器3(特别是顶板9和底板11)上以中央部分向上方凸起的方式产生翘曲。这是由于冷却器3与绝缘基板6的线膨胀系数不同而引起的现象。
例如，冷却器3由铝合金形成，线膨胀系数为22ppm～24ppm。相对于此，绝缘基板6由陶瓷材料形成，线膨胀系数为2.8ppm～7.2ppm。如此，冷却器3的线膨胀系数大于绝缘基板6的线膨胀系数。因此，在冷却器3与绝缘基板6之间的界面(接合材料S的附近)，冷却器3由于暴露于高温中而热膨胀，并在温度下降时收缩。相对于此，绝缘基板6不像冷却器3那样进行热膨胀和热收缩。因而，冷却器3在热收缩时在界面中被绝缘基板6拉伸。该结果，冷却器3整体翘曲。
在以冷却器3(特别是底板11)产生了翘曲的状态将半导体装置1安装于安置目的地的安置面27时，与翘曲的量对应地，在安置面27与底板11的下表面之间产生规定的间隙D(参照图5的(B))。
在该情况下，通常的O形密封圈28并不以在安置面27与底板11之间确保密封性，而需要使用例如液体密封垫、特殊形状的密封件。然而，液体密封垫、特殊形状的密封件为高价，因而成为半导体装置1整体成本上升的主要原因。
于是，本发明着眼于由冷却器3与绝缘基板6的材质不同导致的翘曲，而想到了本发明。具体而言，在本实施方式中，如图2(图9)所示，将半导体组装体2焊接于冷却器3的结果导致冷却器3整体以向上侧凸起的方式追随(日文：沿っている)。更具体而言，顶板9和底板11的上表面中央向上侧追随。相对于此，底板11的下表面被机械加工成平坦。
根据该结构，由于底板11的下表面成为平坦，因而在将半导体装置1搭载于安置目的地时，在安置面27与底板11之间不会产生间隙D。因此，能够利用现有的O形密封圈28充分地确保冷却器3与安置目的地之间的密封性。因而，不需要使用液体密封垫、特殊形状的密封件。另外，仅通过机械加工将底板11的下表面设为平坦即可，因此，能够以廉价的结构确保上述的密封性。
另外，在本实施方式中，顶板9、周壁部12以及多个散热片10由一体形成的冷却壳体22构成。根据该结构，冷却器3的构成部件由冷却壳体22和底板11这两个部件构成。因此，冷却器3的结构简单化，能够削减制造工时和制造成本。
另外，在本实施方式中，在底板11的下表面形成有冷却水的导入口23和排出口24。根据该结构，导入口23和排出口24不会自底板11的侧方突出。因此，不用使用专用的接头等，仅通过将半导体装置1安装于安置目的地，就能够将安置目的地的冷却水通路与冷却器3连接。因而，结构简单化，能够削减安装工时。
另外，在本实施方式中，半导体元件7沿规定的方向(X方向)排列配置有多个。冷却器3具有在半导体元件7的排列方向(X方向)上较长的俯视矩形形状。另外，导入口23和排出口24隔着多个散热片10(散热片10的集合体21)配置。更具体而言，导入口23和排出口24以隔着多个散热片10倾斜地相对的方式配置。由于导入口23和排出口24倾斜地相对，因而导入口23与排出口24之间的距离变大。因此，容易受到由翘曲导致的Z方向上的位置偏移的影响。即，底板11的导入口23周边的厚度和排出口24周边的厚度小于底板11的其他部分的厚度。因而，由将底板11的下表面机械加工成平坦产生的效果表现得更加显著。
另外，在本实施方式中，导入口23和排出口24在冷却器3的短边方向(Y方向)上相对，导入口23和/或排出口24具有在排列方向(长边方向)上较长的长孔形状。根据该结构，不用增大冷却器3的短边方向的宽度，就能够确保导入口23和/或排出口24的流路面积。
另外，在本实施方式中，底板11厚于顶板9。具体而言，顶板9的厚度优选为0.8mm～1.2mm，底板11的厚度优选为2mm～5mm。由于底板11作为与安置目的地之间的密封面发挥功能，因而抑制紧固时的变形而充分地确保其密封性。
另外，在本实施方式中，底板11在金属材料的表面施加有规定厚度的镀敷，进行了机械加工的底板11的下表面在金属材料的表面11a露出。特别是，底板的下表面的平面度优选为100μm以下。由此，能够在将半导体装置1安装于安置目的地时有效地确保安置面27与底板11的下表面之间的密封性。另外，能够判断底板的下表面是否进行了机械加工。
接着，参照图6至图11说明本实施方式的半导体装置的制造方法。图6至图11是表示本实施方式的半导体装置的制造方法的一工序例的示意图。此外，以下所示的半导体装置的制造方法仅为一个例子，并不限定于该结构，能够适当变更。
本实施方式的半导体装置1的制造方法包括组装半导体组装体2(部件)的工序(部件组装工序)、将半导体组装体2配置于冷却器3上的工序(部件配置工序)、接合半导体组装体2和冷却器3的工序(部件接合工序)、对冷却器3的下表面进行机械加工的工序(机械加工工序)、配置壳体构件4的工序(壳体配置工序)、利用密封树脂5进行密封的工序(密封工序)。此外，这些各工序的顺序只要不产生矛盾，就能够适当变更。例如，机械加工工序可以在壳体配置工序或密封工序之后实施。
首先，实施部件组装工序。如图6所示，在部件组装工序中，在绝缘基板6(电路板15)的上表面经由接合材料S配置半导体元件7，在半导体元件7的上表面经由接合材料S配置金属配线板8。这些结构被投入于规定温度的炉内而互相接合。
接着，实施模块配置工序。如图7所示，在模块配置工序中，在冷却器3(顶板9)的上表面经由接合材料S配置半导体组装体2。如图7所示，半导体组装体2沿X方向排列配置有3个。
接着，实施模块接合工序。如图8所示，将冷却器3和多个半导体组装体2投入于规定温度(例如300℃)的炉中。由此，接合材料S熔融。然后通过冷却，接合材料S固化，冷却器3与多个半导体组装体2被接合。此时，由于冷却器3与绝缘基板6的线膨胀系数的不同，因而在冷却器3(特别是顶板9和底板11)以中央部分向上方凸起的方式产生翘曲。
接着，实施机械加工工序。如图9所示，在机械加工工序中，通过利用机械加工对冷却器3的底板11的下表面进行切削而进行平坦化。此外，图9所示的虚线部分为进行平坦化之前的原本存在的冷却器3的底面部分。具体而言，该平坦化为将冷却器3的底板11的下表面切削0.01μm～1mm的机械加工。此时，平坦化后的底板11的下表面的平面度优选为大约100μm以下。此外，机械加工的方法能够利用各种工具、机床来实施。另外，由于冷却器3的表面施加有规定的厚度的镀层，因而进行了机械加工的底板11的下表面露出有金属材料的表面11a。
接着，实施壳体配置工序。如图10所示，在壳体配置工序中，在顶板9的上表面以包围半导体组装体2的方式配置壳体构件4。壳体构件4例如利用粘接剂与顶板9的上表面接合。
接着，实施密封工序。如图11所示，在密封工序中，在形成于壳体构件4内的空间填充液状的密封树脂5。密封树脂5将配置于壳体构件4的内侧的半导体组装体2密封。填充密封树脂5，直到密封树脂5的上表面到达壳体构件4的上表面附近为止。当密封树脂5被固化时，壳体构件4与半导体组装体2被固定。由此，完成半导体装置1。
如以上说明那样，根据本实施方式，在经由绝缘基板6将半导体元件7焊接于冷却器3的上表面之后，通过利用机械加工使冷却器3的下表面平坦化，能够以廉价的结构确保冷却器3与安置目的地之间的密封性。
此外，在上述实施方式中，说明了导入口23和排出口24以倾斜地相对的方式配置的情况，但并不限定于该结构。例如，也可以是图12所示的结构。在图12中，导入口23和排出口24在冷却器3的X方向中央隔着多个散热片10地配置。导入口23和排出口24在与冷却器3的长边方向正交的方向(Y方向)上相对。
另外，在上述实施方式中，说明了导入口23和排出口24具有在长边方向(X方向)上较长的长孔形状的情况，但并不限定于此。导入口23和排出口24的形状、配置部位等能够适当变更。
此外，在底板11的下表面中，可以是整体与基准面(XY面)平行，也可以是至少仅导入口23和排出口24的周边的面与基准面平行。两者均在底板11中上表面中央相对于基准面向上侧凸起的方面共通。对后者而言，如图13的(A)、图13的(B)所示，底板11的下表面在俯视时可以包括：平坦面11a1，其设于导入口23和排出口24的周边，与基准面平行；以及凹面11a2，其设于导入口23和排出口24之间，相对于基准面向上侧凹陷。
另外，在上述实施方式中，半导体元件7的个数和配置部位并不限定于上述结构，能够适当变更。
另外，在上述实施方式中，电路板15的个数和布局并不限定于上述结构，能够适当变更。
另外，在上述实施方式中，设为绝缘基板6、半导体元件7形成为俯视矩形形状或方形形状的结构，但并不限定于该结构。这些构件的结构也可以形成为上述以外的多边形形状。
另外，在上述实施方式中，说明了半导体组装体2通过沿X方向按照U相、V相、W相的顺序排列配置三个单位模块而构成的情况，但并不限定于该结构。单位模块的排列数量、排列方向能够适当变更。另外，壳体构件4通过将与U相、V相、W相这三个相对应的结构一体化而形成，但并不限定于此，能够适当变更。壳体构件4也可以按照每个单位模块分割地设置。
另外，说明了本实施方式和变形例，可以将上述实施方式和变形例整体或局部地组合而作为其他的实施方式。
另外，本实施方式并不限定于上述的实施方式和变形例，在不偏离技术思想的主旨的范围内能够各种各样地进行变更、置换、变形。而且，如果技术思想可以通过技术的进步或衍生出的其他技术以另一种方式实现，则可以使用该方法来实施。因而，权利要求书涵盖技术思想的范围内可包含的全部的实施方式。
以下，整理上述的实施方式的特征点。
上述实施方式的半导体装置包括：冷却器，其具有在一侧的面形成散热面的顶板、设于所述散热面的多个散热片、包围所述多个散热片的外周的周壁部、以及与所述周壁部的顶端和所述多个散热片的顶端接合的底板，该冷却器利用由所述顶板、所述多个散热片、所述周壁部以及所述底板划定的空间形成冷却水的流路；以及半导体元件，其经由绝缘基板配置于所述顶板的另一侧的面，所述底板的上表面中央向上侧翘曲，所述底板的下表面被机械加工成平坦。
在上述实施方式的半导体装置中，所述顶板、所述周壁部以及所述多个散热片一体形成。
在上述实施方式的半导体装置中，在所述底板的下表面形成有所述冷却水的导入口和排出口。
在上述实施方式的半导体装置中，所述半导体元件沿规定的方向排列配置有多个，所述冷却器具有在所述半导体元件的排列方向上较长的俯视矩形形状，所述导入口和所述排出口隔着所述多个散热片地配置。
在上述实施方式的半导体装置中，所述导入口和所述排出口以隔着所述多个散热片倾斜地相对的方式配置。
在上述实施方式的半导体装置中，所述导入口和/或所述排出口具有在所述排列方向上较长的长孔形状。
在上述实施方式的半导体装置中，所述底板的所述导入口周边的厚度和所述排出口周边的厚度小于所述底板的其他部分的厚度。
在上述实施方式的半导体装置中，所述底板厚于所述顶板。
在上述实施方式的半导体装置中，所述底板在金属材料的表面施加有规定厚度的镀层，所述底板的进行了机械加工的下表面露出有所述金属材料的表面。
在上述实施方式的半导体装置中，所述底板的下表面的平面度为100μm以下。
在上述实施方式的半导体装置中，所述冷却器的线膨胀系数大于所述绝缘基板的线膨胀系数。
在上述实施方式的半导体装置的制造方法中，该半导体装置包括冷却器，该冷却器具有在一侧的面形成散热面的顶板、设于所述散热面的多个散热片、包围所述多个散热片的外周的周壁部、以及与所述周壁部的顶端和所述多个散热片的顶端接合的底板，该冷却器利用由所述顶板、所述多个散热片、所述周壁部以及所述底板划定的空间形成冷却水的流路，其中，该半导体装置的制造方法包括以下工序：在所述顶板的另一侧的面经由绝缘基板来配置半导体元件的工序；以及在所述底板的下表面施加平坦的机械加工的工序。
上述实施方式的半导体装置的制造方法还包括以下工序：在所述冷却器的上表面以包围所述绝缘基板和所述半导体元件的方式配置壳体构件的工序；以及向由所述壳体构件确定的空间内填充密封树脂而将所述绝缘基板和所述半导体元件密封的工序，施加所述机械加工的工序在配置所述半导体元件的工序之后且在配置所述壳体构件的工序之前实施。
产业上的可利用性
如以上说明那样，本发明具有能够以廉价的结构确保密封性的效果，特别是对半导体装置和半导体装置的制造方法是有用的。

Claims (13)

1.一种半导体装置，其中，
该半导体装置包括：
冷却器，其具有在一侧的面形成散热面的顶板、设于所述散热面的多个散热片、包围所述多个散热片的外周的周壁部、以及与所述周壁部的顶端和所述多个散热片的顶端接合的底板，该冷却器利用由所述顶板、所述多个散热片、所述周壁部以及所述底板划定的空间形成冷却水的流路；以及
半导体元件，其经由绝缘基板配置于所述顶板的另一侧的面，
所述底板的上表面中央向上侧翘曲，
所述底板的下表面被机械加工成平坦。
2.根据权利要求1所述的半导体装置，其中，
所述顶板、所述周壁部以及所述多个散热片一体形成。
3.根据权利要求1或2所述的半导体装置，其中，
在所述底板的下表面形成有所述冷却水的导入口和排出口。
4.根据权利要求3所述的半导体装置，其中，
所述半导体元件沿规定的方向排列配置有多个，
所述冷却器具有在所述半导体元件的排列方向上较长的俯视矩形形状，
所述导入口和所述排出口隔着所述多个散热片地配置。
5.根据权利要求4所述的半导体装置，其中，
所述导入口和所述排出口以隔着所述多个散热片倾斜地相对的方式配置。
6.根据权利要求4或5所述的半导体装置，其中，
所述导入口和/或所述排出口具有在所述排列方向上较长的长孔形状。
7.根据权利要求3～6中任一项所述的半导体装置，其中，
所述底板的所述导入口周边的厚度和所述排出口周边的厚度小于所述底板的其他部分的厚度。
8.根据权利要求1～7中任一项所述的半导体装置，其中，
所述底板厚于所述顶板。
9.根据权利要求1～8中任一项所述的半导体装置，其中，
所述底板在金属材料的表面施加有规定厚度的镀层，
所述底板的进行了机械加工的下表面露出有所述金属材料的表面。
10.根据权利要求1～9中任一项所述的半导体装置，其中，
所述底板的下表面的平面度为100μm以下。
11.根据权利要求1～10中任一项所述的半导体装置，其中，
所述冷却器的线膨胀系数大于所述绝缘基板的线膨胀系数。
12.一种半导体装置的制造方法，该半导体装置包括冷却器，该冷却器具有在一侧的面形成散热面的顶板、设于所述散热面的多个散热片、包围所述多个散热片的外周的周壁部、以及与所述周壁部的顶端和所述多个散热片的顶端接合的底板，该冷却器利用由所述顶板、所述多个散热片、所述周壁部以及所述底板划定的空间形成冷却水的流路，其中，
该半导体装置的制造方法包括以下工序：
在所述顶板的另一侧的面经由绝缘基板来配置半导体元件的工序；以及
在所述底板的下表面施加平坦的机械加工的工序。
13.根据权利要求12所述的半导体装置的制造方法，其中，
该半导体装置的制造方法还包括以下工序：
在所述冷却器的上表面以包围所述绝缘基板和所述半导体元件的方式配置壳体构件的工序；以及
向由所述壳体构件确定的空间内填充密封树脂而将所述绝缘基板和所述半导体元件密封的工序，
施加所述机械加工的工序接在配置所述半导体元件的工序之后且在配置所述壳体构件的工序之前实施。
CN202111019201.2A 2020-09-17 2021-09-01 半导体装置和半导体装置的制造方法 Pending CN114203650A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-156431 2020-09-17
JP2020156431A JP2022050058A (ja) 2020-09-17 2020-09-17 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN114203650A true CN114203650A (zh) 2022-03-18

Family

ID=80627076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111019201.2A Pending CN114203650A (zh) 2020-09-17 2021-09-01 半导体装置和半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20220084901A1 (zh)
JP (1) JP2022050058A (zh)
CN (1) CN114203650A (zh)

Also Published As

Publication number Publication date
US20220084901A1 (en) 2022-03-17
JP2022050058A (ja) 2022-03-30

Similar Documents

Publication Publication Date Title
CN107210238B (zh) 功率模块
EP2645839B1 (en) Liquid cooled electronics assembly suitable to use electrically conductive coolant
JP6257478B2 (ja) 電力用半導体装置
CN108735692B (zh) 半导体装置
JP6366857B2 (ja) 電力用半導体装置
CN110047807B (zh) 半导体装置
JP2015041716A (ja) 電力用半導体装置および電力用半導体装置の製造方法
US10163752B2 (en) Semiconductor device
US20220122902A1 (en) Semiconductor apparatus
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
CN111341731A (zh) 半导体装置
CN111433909A (zh) 半导体装置
US11430707B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
JP4935783B2 (ja) 半導体装置および複合半導体装置
US11735557B2 (en) Power module of double-faced cooling
CN114203650A (zh) 半导体装置和半导体装置的制造方法
WO2021106114A1 (ja) 半導体モジュール
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
CN220856564U (zh) 功率模块
US20230223314A1 (en) Semiconductor apparatus and vehicle
WO2024075445A1 (ja) 半導体モジュール、半導体装置、及び車両
WO2023189265A1 (ja) 半導体モジュール
WO2023189266A1 (ja) 金属配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination