DE212020000839U1 - Leistungshalbleitervorrichtung und Leistungsmodul - Google Patents

Leistungshalbleitervorrichtung und Leistungsmodul Download PDF

Info

Publication number
DE212020000839U1
DE212020000839U1 DE212020000839.6U DE212020000839U DE212020000839U1 DE 212020000839 U1 DE212020000839 U1 DE 212020000839U1 DE 212020000839 U DE212020000839 U DE 212020000839U DE 212020000839 U1 DE212020000839 U1 DE 212020000839U1
Authority
DE
Germany
Prior art keywords
protective layer
semiconductor device
power semiconductor
layer
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE212020000839.6U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of DE212020000839U1 publication Critical patent/DE212020000839U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Leistungshalbleitervorrichtung (1), umfassend:
- einen Halbleiterkörper (2) und
- eine Schutzschicht (3) am Halbleiterkörper (2), wobei
- die Schutzschicht (3) ein Material mit einer Oberflächenenergie von höchstens 0,1 mJ/m2 umfasst und
- die Schutzschicht (3), in Draufsicht auf die Schutzschicht (3) gesehen, eine geometrische Strukturierung (33) mit einer Merkmalsgröße (F) von mindestens 0,04 µm und höchstens 0,1 mm aufweist.

Description

  • Es wird eine Leistungshalbleitervorrichtung bereitgestellt. Ferner wird ein solch eine Leistungshalbleitervorrichtung umfassendes Leistungsmodul bereitgestellt.
  • Schrift WO 2003/001612 A1 bezieht sich auf ein Gehäuse mit einer Ausnehmung, in der ein Halbleiterchip enthalten ist, und ein in der Ausnehmung platziertes Dichtungsglied.
  • Schrift EP 1 018 158 A1 bezieht sich auf eine hydrophobe polymere Beschichtung.
  • Schrift C. Zorn and N. Kaminski „Acceleration of temperature humidity bias (THB) testing on IGBT modules by high bias levels", 2015 IEEE 27. International Symposium on Power Semiconductor Devices & IC's (ISPSD), Hong Kong, 2015, Seiten 385 bis 388, DOI: 10.1109/ISPSD.2015.7123470, bezieht sich auf die Wirkung von Feuchtigkeit auf IGBT-Module.
  • Ein zu lösendes Problem ist die Bereitstellung einer Leistungshalbleitervorrichtung, die in einer vergleichsweise feuchten Umgebung betrieben werden kann.
  • Die Aufgabe wird unter anderem durch eine Leistungshalbleitervorrichtung und durch ein Leistungsmodul wie in den unabhängigen Ansprüchen definiert gelöst. Beispielhafte Weiterentwicklungen bilden den Gegenstand der abhängigen Ansprüche.
  • Zum Beispiel umfasst die Leistungshalbleitervorrichtung eine Schutzschicht mit einer geometrischen Strukturierung, so dass die Schutzschicht ultrahydrophob ist. Somit kann ein durchgehender Wasserfilm entlang einer Oberfläche der Leistungshalbleitervorrichtung zwischen Elektroden vermieden werden, so dass eine elektrochemische Beeinträchtigung und Beschädigung der Leistungshalbleitervorrichtung reduziert oder vermieden werden kann.
  • Bei mindestens einer Ausführungsform umfasst die Leistungshalbleitervorrichtung einen Halbleiterkörper und eine Schutzschicht am Halbleiterkörper. Die Schutzschicht umfasst ein Material mit einer Oberflächenenergie von höchstens 0,1 mJ/m2, und die Schutzschicht umfasst eine geometrische Strukturierung mit einer Merkmalsgröße von mindestens 0,04 µm und höchstens 0,1 mm, in Draufsicht der Schutzschicht gesehen.
  • Zum Beispiel wird die Oberflächenenergie durch Kontaktwinkelexperimente bestimmt, bei denen ein Kontaktwinkelmesser verwendet werden kann. Die Oberflächenenergie und/oder der Kontaktwinkel können bei Raumtemperatur, das heißt bei 300 K, und bei Standarddruck, das heißt 1013 hPa, gemessen werden. Beispielsweise wird/werden die Oberflächenenergie und/oder der Kontaktwinkel in Luft gemessen. Zum Beispiel weist Polytetrafluorethylen, kurz PTFE, eine Oberflächenenergie von 19 mJ/m2 auf, Glas weist in Abhängigkeit von dem speziellen Glas eine Oberflächenenergie von etwa 0,08 J/m2 auf, und Calciumcarbonat weist eine Oberflächenenergie von 23 mJ/m2 auf. Ein Material, das für den Halbleiterkörper verwendet werden kann und das eine hohe Oberflächenenergie aufweist, ist zum Beispiel Silicium mit einer Oberflächenenergie von 1,2 J/m2.
  • Bei der Herstellung von Leistungshalbleitervorrichtungen können mehrere Verfahrensschritte und auch Betriebsumgebungen Probleme für die Leistung der Leistungshalbleitervorrichtung verursachen. Zum Beispiel erzeugen Zerkleinern und Löten eine Anzahl von Partikeln, die an einer Passivierungsschicht, die eine diamantähnliche Kohlenstoffschicht, kurz DLC-Schicht, oder eine Polyimidschicht, kurz PI-Schicht, sein können, haften können. Das Entfernen solcher Partikel kann wie beispielsweise bei Heißlötpartikeln sehr schwierig sein.
  • Solche Partikel können eine Sperrspannung der Leistungshalbleitervorrichtung reduzieren, das ordnungsgemäße Funktionieren eines elektrischen Abschlusses ändern und könnten die Fertigungsausbeute beeinträchtigen. Zum Beispiel können bei Bipolar-Metalloxid-Halbleiter(BiMOS)-Vorrichtungen dicke und teure Polyimidschichten verwendet werden, um die Auswirkung von Partikeln auf elektrische Abschlüsse zu reduzieren.
  • Ferner ist Feuchtigkeit ein Problem für Leistungshalbleitervorrichtungen und Leistungsmodule. Zum Beispiel kann sich durch die Bildung eines geschlossenen Wasserfilms, wie zum Beispiel einer elektrolytischen Monoschichtlösung, die eine Chip-Metallisierung eines aktiven Bereichs, der die negative Elektrode, das heißt die Kathode, ist, und eine Kanalstoppermetallisierung, die die positive Elektrode ist, die die Anode ist, verbindet, eine Korrosionszelle bilden. Eine Zunahme der relativen Feuchtigkeit, kurz RH, kann die Ansammlung von zusätzlichen Monoschichten von Wasser verursachen und kann somit die Leitfähigkeit des adsorbierten Feuchtigkeitsfilms erhöhen.
  • Bei Halbleitergehäusen ist Feuchtigkeit auch ein Problem, weil Wasserdampfkondensation zu Korrosion führt.
  • Mittels der hier beschriebenen Leistungshalbleitervorrichtung, die die Schutzschicht mit der geometrischen Strukturierung aufweist, kann ein Oberflächenschutz während der Herstellung und während des Betriebs der Leistungshalbleitervorrichtung erreicht werden. Die geometrische Strukturierung kann zusammen mit dem Material der Schutzschicht mit geringer Oberflächenenergie eine Oberfläche bereitstellen, die ultrahydrophob ist.
  • Bei ultrahydrophoben Oberflächen rollen Wassertropfen bei der geringsten Neigung hin und her, während sie ihre Kugelform behalten, wobei sie Schmutzpartikel aufsammeln und rückstandsfrei entfernen. Dieser Effekt ist vom Lotusblatt allgemein bekannt und wird daher auch als Lotus-Effekt bezeichnet. Die Ultrahydrophobie des Lotusblatts ist auf ein spezielles hierarchisches Oberflächenprofil aus mikroskopischen Noppen mit nanoskopischen Wachshärchen zurückzuführen.
  • Des Weiteren wird ein Verfahren zur Herstellung der Schutzschicht für die Leistungshalbleitervorrichtung bereitgestellt. Das Verfahren umfasst Aufbringen der Schutzschicht mit der geometrischen Strukturierung. Die strukturierte Schutzschicht kann ultrahydrophob sein. Darüber hinaus kann das Verfahren Verfahrensschritte gemäß Merkmalen beliebiger der Ausführungsformen, die nachfolgend beschrieben werden, umfassen.
  • Somit besteht ein Aspekt der hier beschriebenen Leistungshalbleitervorrichtung in der Bereitstellung einer speziell gemusterten Oberfläche in, auf oder an der Beschichtung oder den Passivierungsschichten von Leistungshalbleitervorrichtungen und -modulen. Zum Beispiel umfasst oder besteht die Oberfläche aus eine(r) fein gemusterte(n) Struktur, die zum Beispiel periodisch strukturiert oder willkürlich strukturiert sein kann, mit einer Merkmalsgröße im Bereich von beispielsweise 0,04 µm bis 100 µm, jeweils einschließlich, so dass durch die Schutzschicht eine ultrahydrophobe Oberfläche entsteht.
  • Die Leistungshalbleitervorrichtung ist zum Beispiel eine Vorrichtung die aus der folgenden Gruppe ausgewählt ist: ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), ein Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET), ein Bipolartransistor mit isoliertem Gate (IGBT), ein Bipolartransistor (BJT), ein Sperrschicht-Feldeffekttransistor (JFET), ein Thyristor wie ein Gate-Turn-Off-Thyristor (GTO), ein Gate-Turn-Off-Thyristor (GCT) oder ein Gate-Commutated-Thyristor (GCT), eine Diode. Zum Beispiel kann der Halbleiterkörper auf SiC, Si, GaN oder einem anderen Material mit großer Bandlücke basieren.
  • Die Leistungshalbleitervorrichtung ist zum Beispiel ein Transistor, wie zum Beispiel ein Silicium-Bipolartransistor mit isoliertem Gate (Si-IGBT) oder ein Siliciumcarbid-Metall-Oxid-Halbleiter-Feldeffekttransistor (SiC-MOSFET). Siliciumcarbid bietet im Vergleich zu Silicium einige Vorteile, die zum Beispiel eine höhere Effizienz, eine höhere Schaltfrequenz und eine höhere Betriebstemperatur sind.
  • Ein MOSFET oder MISFET ist ein aktives elektronisches Bauteil, das mindestens drei elektrische Anschlüsse, was Elektroden bedeutet, umfassen kann, wobei es sich um ein Gate, eine Source und ein Drain handelt. Bei einigen Konstruktionen kann ein zusätzlicher Anschluss, der ein Bulk oder ein Substrat ist, von der Leistungshalbleitervorrichtung nach außen geführt und mit einer Rückseite eines Chips verbunden sein kann, der die Leistungshalbleitervorrichtung beinhaltet oder ist. Da eine Spannung an der Rückseite des Chips zusätzliche elektrische Felder erzeugt, die auf einen Kanal einer Transistorstruktur wirken, kann ein Ändern der Spannung am Rückanschluss eine Schwellenspannung des MOSFETs verschieben. In den meisten Fällen ist das Substrat jedoch innen mit der Source verbunden.
  • Die sich aus der Schutzschicht ergebende ultrahydrophobe Oberfläche ermöglicht ein einfaches und effektives Reinigen des Halbleiterkörpers und Partikelbeseitigung mit beispielsweise einer Wassersprühpistole. Ferner schützt die Schutzschicht die Leistungshalbleitervorrichtungen und Leistungsmodule vor Umwelteinflüssen wie beispielsweise Feuchtigkeit und Korrosion, wie in Solarzellenanwendungen und Antennenbeschichtungen demonstriert wird. Da die ultrahydrophobe Schutzschicht leicht mit einem Wasserstrahl gereinigt werden kann, weil Wasser die Oberfläche nicht benetzt und alle bei den Zerteilungs- und Lötschritten erzeugten Verunreinigungspartikel leicht entfernt, kann dies die Ausbeute bei einem Herstellungsprozess verbessern. Daher gestattet die hier beschriebene Leistungshalbleitervorrichtung eine signifikante Reduzierung der Herstellungskosten.
  • Ferner ermöglicht die Oberfläche der Schutzschicht in mehreren Fällen eine Selbstreinigung beispielsweise einer Passivierungsschicht und Entfernen von Partikeln aufgrund von Zerteilungs- und Lötschritten, die starke Ausbeute-Minderer sind. Auf selbstreinigenden Oberflächen können sich Wassertropfen auf Neigungen mit einem Neigungswinkel von < 10° bewegen. Die Wassertropfen müssen nicht gleiten, sondern können rollen, und sie können beim Rollen Schmutz aufnehmen.
  • Darüber hinaus kann die Schutzschicht eine Reduzierung einer Dicke von Polyimidschichten bereitstellen, die in Leistungshalbleitervorrichtungen aufgebracht sind, oder es ist auch ein Weglassen solcher Schichten möglich, was die Herstellungskosten reduzieren kann.
  • Gemäß mindestens einer Ausführungsform ist die Leistungshalbleitervorrichtung für einen Strom von mindestens 10 A oder von mindestens 50 A konfiguriert. Als Option beträgt der Strom höchstens 500 A. Alternativ oder zusätzlich ist die Leistungshalbleitervorrichtung für eine Spannung von mindestens 0,6 kV oder von mindestens 1,2 kV konfiguriert. Als Option kann die Spannung höchstens 6,5 kV tragen.
  • Gemäß mindestens einer Ausführungsform bedeckt die Schutzschicht teilweise oder vollständig eine Oberseite des Halbleiterkörpers. Die Oberseite kann eine Hauptseite, das heißt eine größte Seite, des Halbleiterkörpers sein. Als Option ist die Oberseite mit einem elektrischen Kontaktbereich oder mit mehreren elektrischen Kontaktbereichen versehen. Der mindestens eine elektrische Kontaktbereich ist dazu konfiguriert, beispielsweise durch Schweißen oder Löten elektrisch verbunden zu werden. Es ist möglich, dass die Oberseite vollständig durch die Schutzschicht zusammen mit dem mindestens einen elektrischen Kontaktbereich bedeckt wird, wobei der mindestens eine elektrische Kontaktbereich teilweise durch die Schutzschicht bedeckt sein kann.
  • In Draufsicht auf die Oberseite gesehen, kann eine Randlänge des Halbleiterkörpers mindestens 1 mm und/oder höchstens 2 cm betragen. Somit kann ein Abstand zwischen elektrischen Kontaktbereichen mindestens 0,5 mm und/oder höchstens 1,5 cm betragen.
  • Gemäß mindestens einer Ausführungsform beträgt ein Kontaktwinkel der Schutzschicht mit Reinigungswasser bei 300 K und 1013 hPa in Luft mindestens 150° oder mindestens 160° oder beträgt mindestens 170°. Somit kann mindestens in einer Umgebung mit normalen Druckbedingungen und Temperaturen, wie zum Beispiel normaler Raumtemperatur und normalem Raumdruck, die Schutzschicht eine Oberfläche bieten, die ultrahydrophob ist. Zum Beispiel bezieht sich Reinigungswasser auf entionisiertes oder destilliertes Wasser.
  • Gemäß mindestens einer Ausführungsform umfasst die geometrische Strukturierung mehrere Säulen. Zum Beispiel übertrifft eine Höhe der Säulen einen Durchmesser der Säulen um mindestens einen Faktor von 30 oder um mindestens einen Faktor von 50 und/oder um höchstens einen Faktor von 300 oder um höchstens einen Faktor von 200.
  • Gemäß mindestens einer Ausführungsform beträgt der Durchmesser der Säulen mindestens 50 nm und/oder höchstens 200 nm. Wenn ein Querschnitt der Säulen nicht kreisförmig ist, dann kann der Durchmesser als die Quadratwurzel des Vierfachen einer Querschnittsfläche dividiert durch π berechnet werden. Zum Beispiel ist die Querschnittsfläche kreisförmig oder rechteckig oder hexagonal oder quadratisch. Die Säulen können eine pyramidenförmige, pyramidenstumpfförmige, prismatische oder konische Gestalt haben.
  • Gemäß mindestens einer Ausführungsform umfasst die geometrische Strukturierung ein Gitter oder mehrere Gitter. Zum Beispiel wird das mindestens eine Gitter durch Wände gebildet. In Draufsicht gesehen, kann das Gitter wabenförmig oder rechteckig sein.
  • Gemäß mindestens einer Ausführungsform übertrifft eine Höhe des mindestens einen Gitters eine Breite der Wände um mindestens einen Faktor von 5 oder um mindestens einen Faktor von 10 und/oder um höchstens einen Faktor von 200 oder um höchstens einen Faktor von 100 oder um höchstens einen Faktor von 50. Im Querschnitt gesehen könnten die Wände zum Beispiel eine rechteckige, dreieckige, trapezförmige oder bikonvexe Gestalt haben.
  • Gemäß mindestens einer Ausführungsform umfasst die Schutzschicht eine Basisschicht. Zum Beispiel ist die Basisschicht eine durchgehende, ununterbrochene Schicht ohne jegliche Hohlräume oder Löcher. Dies gilt zum Beispiel für den Bereich der Säulen und/oder des mindestens einen Gitters.
  • Sind eine Basisschicht und auch Säulen und/oder das mindestens eine Gitter vorhanden, können die Basisschicht und die Säulen und/oder das mindestens eine Gitter aus dem gleichen Material sein oder sie können aus verschiedenen Materialien sein. Zum Beispiel wird/werden die Säulen und/oder das mindestens eine Gitter durch Ätzen der Basisschicht erzeugt, wobei die Basisschicht als eine kontinuierliche Schicht verbleiben kann, die sich über die gesamte Schutzschicht erstreckt.
  • Ansonsten können die Säulen und/oder das mindestens eine Gitter durch vollständiges Ätzen durch eine erste Schicht, so dass eine zweite Schicht direkt unter der ersten Schicht als eine Ätzstoppschicht wirken kann, erzeugt werden.
  • Gemäß mindestens einer Ausführungsform umfasst die Schutzschicht mehrere Distanzkörper. Die Distanzkörper können auf der Basisschicht aufgebracht sein. Zum Beispiel sind die Distanzkörper kleine Kügelchen aus einem Material wie beispielsweise Siliciumdioxid. Ein Durchmesser der Distanzkörper kann zum Beispiel mindestens 50 nm oder 0,5 µm und/oder höchstens 0,1 mm oder höchstens 10 µm betragen.
  • Gemäß mindestens einer Ausführungsform ist die Schutzschicht direkt auf dem Halbleiterkörper aufgebracht. In diesem Fall kann die Schutzschicht elektrisch isolierend sein. Das heißt, die Schutzschicht könnte eine Passivierungsschicht für den Halbleiterkörper sein.
  • Gemäß mindestens einer Ausführungsform ist die Schutzschicht von dem Halbleiterkörper entfernt. Somit berühren sich die Schutzschicht und der Halbleiterkörper nicht. Zum Beispiel befindet sich mindestens eine elektrisch isolierende Passivierungsschicht zwischen dem Halbleiterkörper und der Schutzschicht. In diesem Fall kann die Schutzschicht wie die getrennte Passivierungsschicht auch elektrisch isolierend sein, oder die Schutzschicht kann auch leitend oder halbleitend sein.
  • Gemäß mindestens einer Ausführungsform umfasst die Schutzschicht mindestens ein organisches Material oder besteht aus diesem. Zum Beispiel ist die Schutzschicht aus PTFE oder aus PI.
  • Gemäß mindestens einer Ausführungsform umfasst die Schutzschicht mindestens ein anorganisches Material oder besteht aus diesem. Zum Beispiel ist die Schutzschicht aus SiO2 oder aus einem Glas.
  • Gemäß mindestens einer Ausführungsform ist die Schutzschicht dazu ausgeführt, als eine zusätzliche Schicht auf der Passivierungsschicht einer Feldoxidschicht (FOX-Schicht) bereitgestellt zu werden, oder die Schutzschicht ist dazu ausgeführt, als eine zusätzliche Schicht auf beispielsweise einer Polyimidschicht bereitgestellt zu werden. Polymer-Wasserstoffsilsesquioxan(HSQ)-Lösung in Metylisobutylketon (MIBK), im Handel unter dem Namen FOX bekannt, ist ein alternatives Material zu Siliciumdioxid, das durch chemische Abscheidung erhalten wird. Dies gestattet, dass trotz Vorsehens der zusätzlichen Schutzschicht andere Prozessschritte zur Herstellung der Komponente nicht geändert werden müssen. Somit ist nur ein zusätzlicher Prozessschritt erforderlich.
  • Gemäß mindestens einer Ausführungsform ist die Passivierungsschicht eine Passivierungsoxidschicht, wobei die Schutzschicht durch Verwendung von Ätzen oder Beschichten vorgesehen wird. Ätzen oder Beschichten sind etablierte Prozesse, bei denen die Prozessbedingungen wiederholbar eingestellt werden können. Ferner kann die Schutzschicht durch Beschichten als eine zusätzliche Schicht aufgebracht werden. Mit Ätzen einer bereits bestehenden funktionalen Schicht der Halbleitervorrichtung wie der Basisschicht, kann die Schicht mit den hydrophoben Eigenschaften versehen werden.
  • Gemäß mindestens einer Ausführungsform wird die Schutzschicht durch Verwendung von Ätzen oder Beschichten mit Mikroelementen, wie beispielsweise Siliciumdioxid-Kügelchen, als die Distanzkörper auf der Polyimidschicht vorgesehen. Siliciumdioxid-Mikrokügelchen und -Nanokügelchen können keramische sphärische Perlen mit engen Partikelgrößenverteilungen sein. Sie können als Trockenpulver verwendet werden. Solche Distanzkörper sind chemisch stabile, inerte und sichere Materialien.
  • Unbehandelte Siliciumdioxidkügelchen sind in der Regel hydrophil und negativ geladen. Ein weiterer Vorteil der Verwendung solcher Siliciumdioxidkügelchen besteht darin, dass ihre Parameter nicht festgelegt sind und in Abhängigkeit von den Eigenschaften des Systems, in dem die Kügelchen enthalten sind, variieren könnten. Zum Beispiel können Siliciumdioxidkügelchen unter Verwendung von proprietären Technologien, die das Beibehalten der wesentlichen Eigenschaften von amorphem Siliciumdioxid gestatten, während gleichzeitig eine gesteuerte sphärische Form und einheitliche Partikelgröße erreicht werden, hergestellt werden.
  • Wenn die Distanzkörper in der Schutzschicht verwendet werden, ist es möglich, dass nackte Distanzkörper verwendet werden. Ansonsten können die DistanzkörperDistanzkörper mit mindestens einer Beschichtung versehen sein, um Oberflächeneigenschaften der Spacer-Partikel einzustellen. Solch eine Beschichtung kann aus organischen Molekülen oder aus Si-enthaltenden Molekülen wie beispielsweise Silanen bestehen.
  • Gemäß mindestens einer Ausführungsform ist die Schutzschicht in der Polyimidschicht oder in einer diamantartigen Kohlenstoffschicht (DLC-Schicht) vorgesehen. Die Schutzschicht gewährleistet eine Reduzierung einer Dicke von Polyimidschichten, die in Leistungshalbleitervorrichtungen aufgebracht sind, oder auch ein Weglassen solcher Schichten, wodurch die Herstellungskosten reduziert werden.
  • Somit kann die Schutzschicht aus PI oder DLC hergestellt sein oder kann auf einer aus PI oder DLC hergestellten Schicht aufgebracht sein. PIs beinhalten Polysuccinimid (PSI), Polybismaleimid (PBMI), Polyimidsulfon (PISO) und Polymethacrylimid (PMI). Polyimid, das in Dimethylformamid(BMF)-, Dimethylacetamid(DMAc)- oder N-Methyl-2-Pyrrolidon(NMP)-Lösungsmitteln aufgelöst ist, kann zur Verwendung als ein Beschichtungsmittel geeignet sein. DLC ist ein amorphes Kohlenstoffmaterial, das die Eigenschaften von Diamant bereitstellt.
  • Gemäß mindestens einer Ausführungsform ist die geometrische Strukturierung regelmäßig ausgestaltet. Zum Beispiel ist die geometrische Strukturierung in einem regelmäßigen hexagonalen, trigonalen, quadratischen oder rechteckigen Muster aufgebracht. Zum Beispiel ist eine Periodizität der geometrischen Strukturierung mit einer Toleranz von höchstens 10% oder höchstens 20% über die gesamte Schutzschicht konstant.
  • Gemäß mindestens einer Ausführungsform ist die geometrische Strukturierung unregelmäßig ausgestaltet.
  • Somit kann die geometrische Strukturierung auf eine willkürliche Weise, zum Beispiel mittels Streuen der Distanzkörper auf die Basisschicht, aufgebracht sein.
  • Gemäß mindestens einer Ausführungsform beträgt die Merkmalsgröße mindestens 0,5 µm und höchstens 3 µm oder mindestens 0,5 µm und höchstens 2 µm. Mittels solch einer Merkmalsgröße sind Strukturen der Schutzschicht unter normalen Bedingungen kleiner als Wassertropfen. Somit trägt solch eine Struktur zu einer ultrahydrophoben Oberfläche bei.
  • Zusätzlich wird ein Leistungsmodul bereitgestellt. Das Leistungsmodul kann eine Leistungshalbleitervorrichtung wie in Verbindung mit mindestens einer der oben angeführten Ausführungsformen gezeigt umfassen. Merkmale der Leistungshalbleitervorrichtung sind daher auch für das Leistungsmodul offenbart und umgekehrt.
  • Bei mindestens einer Ausführungsform umfasst das Leistungsmodul eine oder mehrere der Leistungshalbleitervorrichtungen, eine Basisplatte, auf der die mindestens eine Leistungshalbleitervorrichtung montiert ist, und eine Verkapselungsschicht in direktem Kontakt mit der Schutzschicht der mindestens einen Leistungshalbleitervorrichtung.
  • Zum Beispiel ist die Basisplatte ein Leiterrahmen, eine Leiterplatte oder eine Wärmesenke. Die Basisplatte kann eine elektrische Verdrahtung zum elektrischen Verbinden der mindestens einen Leistungshalbleitervorrichtung umfassen.
  • Zum Beispiel bildet die Verkapselungsschicht eine Ummantelung um die mindestens eine Leistungshalbleitervorrichtung, um die mindestens eine Leistungshalbleitervorrichtung gegen Umwelteinflüsse wie Feuchtigkeit zu schützen. Die Verkapselungsschicht kann hydrophob sein. Zum Beispiel ist die Verkapselungsschicht ein Epoxid oder ein Polysiloxan.
  • Gemäß mindestens einer Ausführungsform wird die Verkapselungsschicht durch mindestens einen Riss unterbrochen. Aufgrund des Risses oder der Risse ist die Schutzschicht an einigen Stellen frei von der Verkapselungsschicht. Folglich kann Feuchtigkeit an dem mindestens einen Riss die Schutzschicht erreichen. Somit können ohne die Schutzschicht Wasserfilme entstehen, die zu erhöhter Korrosion von Metallteilen der Leistungshalbleitervorrichtungen führen können.
  • Die Leistungshalbleitervorrichtung ist zum Beispiel für ein Leistungsmodul in einem Fahrzeug bestimmt, um Gleichstrom von einer Batterie in Wechselstrom für einen Elektromotor zum Beispiel in Hybridfahrzeugen oder Plug-in-Elektrofahrzeugen umzuwandeln.
  • Zusätzlich wird ein Herstellungsverfahren bereitgestellt. Das Verfahren kann zur Herstellung einer Leistungshalbleitervorrichtung wie in Verbindung mit mindestens einer der oben angeführten Ausführungsformen gezeigt verwendet werden. Merkmale der Leistungshalbleitervorrichtung und des Leistungsmoduls sind daher auch für das Verfahren offenbart und umgekehrt.
  • Bei mindestens einer Ausführungsform umfasst das Verfahren mindestens eines von Zerteilen und Löten. Zerteilen ist der Prozess, durch den Dies nach der Bearbeitung des Wafers von einem Wafer aus Halbleitermaterial getrennt werden. Der Zerteilungsprozess kann Ritzen und Brechen, mechanisches Sägen oder Laserschneiden beinhalten. Die Prozessschritte gemäß dem Verfahren können unter wesentlich reduzierter oder ohne Beeinträchtigung der Leistung der Leistungshalbleitervorrichtungen durchgeführt werden. Die Herstellungskosten können wesentlich reduziert werden, da in einer Endprüfung weniger Teile aussortiert werden müssen. Ferner ist aufgrund der Wirkungen der Schutzschicht ein sehr leichtes Reinigen der Leistungshalbleitervorrichtungen möglich.
  • Gemäß mindestens einer Ausführungsform wird die Schutzschicht vor dem Zerteilen und/oder vor dem Löten und/oder nach Beendigung aller an einem Wafer durchgeführten Prozessschritte aufgebracht. „Nach Beendigung aller an einem Wafer durchgeführten Prozessschritte“ bedeutet zum Beispiel, dass etwaige Prozessschritte, die an dem Wafer durchgeführt werden, um die Leistungshalbleitervorrichtung herzustellen, beendet worden sind. Es können weitere Schritte, wie beispielsweise Ausschneiden des Wafers, nach der Bereitstellung der Schutzschicht durchgeführt werden.
  • Eine hier beschriebene Leistungshalbleitervorrichtung und ein Leistungsmodul werden nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert. Elemente, die in den einzelnen Figuren die gleichen sind, werden mit den gleichen Bezugszahlen bezeichnet. Die Beziehungen zwischen den Elementen sind jedoch nicht maßstäblich gezeigt, sondern die einzelnen Elemente können vielmehr zum besseren Verständnis übertrieben groß gezeigt sein.
  • In den Figuren zeigen:
    • 1 und 2 schematische Schnittansichten von Ausführungsbeispielen von hier beschriebenen Leistungshalbleitervorrichtungen,
    • 3 und 4 schematische Draufsichten von Ausführungsbeispielen von hier beschriebenen Leistungshalbleitervorrichtungen,
    • 5 eine schematische perspektivische Ansicht eines Ausführungsbeispiels einer hier beschriebenen Leistungshalbleitervorrichtung,
    • 6 eine schematische Draufsicht eines Ausführungsbeispiels einer hier beschriebenen Leistungshalbleitervorrichtung,
    • 7 bis 11 schematische Schnittansichten von Ausführungsbeispielen von hier beschriebenen Leistungshalbleitervorrichtungen, und
    • 12 eine schematische Schnittansicht eines Ausführungsbeispiels eines Leistungsmoduls, das hier beschriebene Leistungshalbleitervorrichtungen umfasst.
  • 1 zeigt ein Ausführungsbeispiel einer Leistungshalbleitervorrichtung 1. Die Leistungshalbleitervorrichtung 1 umfasst einen Halbleiterkörper 2, der zum Beispiel auf SiC basiert. An der Oberseite 21 des Halbleiterkörpers 2 sind zwei elektrische Kontaktbereiche 22 vorgesehen, aber es ist auch möglich, dass nur ein einziger elektrischer Kontaktbereich 22 an der Oberseite 21 vorgesehen ist.
  • Als eine Option kann ferner ein elektrischer Kontaktbereich 24 an einer Rückseite 23 des Halbleiterkörpers 2 vorgesehen sein, wobei sich die Rückseite 23 auf einer Seite des Halbleiterkörpers 2 befindet, die von der Oberseite 21 entfernt ist. Zum Beispiel kann der elektrische Kontaktbereich 24 die Rückseite 23 vollständig bedecken.
  • Des Weiteren umfasst die Leistungshalbleitervorrichtung 1 eine Schutzschicht 3. Die Schutzschicht 3 besteht aus einem Material mit einer geringen Oberflächenenergie und weist eine strukturierte Oberfläche auf, die in 1 nicht dargestellt ist, so dass die Schutzschicht 3 ultrahydrophobe Eigenschaften haben kann. Zusammen mit den elektrischen Kontaktbereichen 22 kann die Schutzschicht 3 die Oberseite 21 vollständig bedecken, wobei die Schutzschicht 3 die elektrischen Kontaktbereiche 22 teilweise bedecken kann oder bündig mit den elektrischen Kontaktbereichen 22 abschließen kann. Als eine Option kann die Schutzschicht 3 auch Seitenflächen des Halbleiterkörpers 2 bedecken, während die Rückseite 23 frei von der Schutzschicht 3 sein kann.
  • In den 2 bis 11 werden Ausführungsbeispiele der Schutzschicht 3 dargestellt. Alle diese Ausführungsbeispiele der Schutzschicht 3 können bei der hier beschriebenen Leistungshalbleitervorrichtung 1, einzeln oder in einer beliebigen Kombination, verwendet werden.
  • Gemäß den 2 und 3 umfasst die Schutzschicht 3 Säulen 34 und eine Basisschicht 31. Alle der Säulen 34 beginnen an der Basisschicht 31 und weisen von dem Halbleiterkörper 2 weg. Mittels der Säulen 34 ist eine geometrische Strukturierung 33 realisiert.
  • Zum Beispiel beträgt eine Merkmalsgröße F der geometrischen Strukturierung 33, in Draufsicht auf die Oberseite 21 gesehen, mindestens 0,04 µm und höchstens 0,1 mm und liegt zum Beispiel zwischen 0,5 µm und 3 µm, jeweils einschließlich. Des Weiteren besteht die Schutzschicht 3 aus einem Material mit einer geringen Oberflächenenergie. Somit kann die Schutzschicht 3 eine gemusterte Oberfläche bereitstellen, die ultrahydrophob ist.
  • Zum Beispiel besteht die Schutzschicht 3 aus PI, PTFE, DLC oder SiO2. Somit kann die ultrahydrophobe Oberfläche dadurch realisiert werden, dass aus einem Material mit geringer Oberflächenenergie beispielsweise durch Dehnen eines PTFE-Films eine raue Oberfläche geschaffen wird.
  • Zum Beispiel beträgt ein Durchmesser D der Säulen 34 mindestens 50 nm und höchstens 200 nm. Zusätzlich oder alternativ liegt eine Höhe H der geometrischen Strukturierung 33 zwischen 3 µm und 50 µm, jeweils einschließlich, wobei ein Verhältnis von Höhe H zum Durchmesser D in einem Bereich von beispielsweise 50 bis 200, jeweils einschließlich, gehalten wird.
  • Somit werden die ultrahydrophoben Eigenschaften aufrechterhalten, während die Benetzung der Oberfläche mit Tröpfchennukleation in einem Cassie-Baxter-Zustand und Wachstum an den Oberseiten der Säulen 34, die von dem Halbleiterkörper 2 entfernt sind, beginnen kann. Eine beispielhafte Merkmalsgröße F, was eine Periodizität der geometrischen Strukturierung 33 bedeutet, ist kleiner als ein typischer Wassertropfen in Umgebungen mit hoher Feuchtigkeit. Alternativ oder zusätzlich kann ein Abstand zwischen den Säulen 34 oder eine Breite von Gräben zwischen den Säulen 34 mindestens 3 µm oder höchstens 5 µm betragen. Zum Beispiel liegt der Abstand im Bereich von 0,04 µm bis 100 µm, jeweils einschließlich. Zum Beispiel liegt der Abstand zwischen 0,5 µm und 2 µm, jeweils einschließlich.
  • Die Säulen 34 können in einem hexagonalen Muster angeordnet sein. Alternativ oder zusätzlich können die Säulen 34, in Draufsicht gesehen, einen kreisförmigen Querschnitt haben.
  • Unter Bezugnahme auf 4 ist es auch möglich, dass die Säulen 34 eine Quaderform mit quadratischen Basisflächen haben. In diesem Fall können die Säulen 34 in einem quadratischen Muster angeordnet sein.
  • In den 3 und 4 ist die geometrische Strukturierung 33 auf eine regelmäßige Weise vorgesehen. Alternativ kann die geometrische Strukturierung 33 auch auf eine unregelmäßige, willkürliche Weise vorgesehen sein.
  • Ansonsten gilt das Gleiche wie für 1 auch für die 2 bis 4.
  • Gemäß 5 wird die geometrische Strukturierung 33 auch durch Säulen 34 gebildet. In diesem Fall sind die Säulen 34 zylindrisch und verjüngen sich nach oben hin, so dass die Säulen 34 punktförmige Spitzen haben.
  • Ansonsten gilt das Gleiche wie für die 1 bis 4 auch für 5.
  • In den 6 und 7 wird die geometrische Strukturierung 33 nicht durch Säulen 34, sondern durch ein Gitter 35 gebildet. Somit wird das Gitter 35 durch Wände gebildet, so dass zum Beispiel ein hexagonales Muster gebildet wird. Alternativ können die Wände des Gitters 35 auch ein trigonales oder quadratisches Muster bilden, vergleiche auch 4. Mit anderen Worten kann das Gitter 35 als ein Negativ des in den 2 bis 4 dargestellten Musters von Säulen 34 betrachtet werden.
  • Wie aus 7 ersichtlich ist, können sich die Wände in einer von dem Halbleiterkörper 2 weg verlaufenden Richtung verjüngen, so dass die Wände, im Querschnitt senkrecht zur Oberseite 21 gesehen, eine bikonvexe Form haben. Alternativ können die Wände, im Querschnitt gesehen, eine rechteckige, kuppelförmige, trapezförmige oder trigonale Gestalt aufweisen.
  • Zum Beispiel beginnen die Wände des Gitters 35 von der gemeinsamen Basisschicht 31, die auf der Oberseite 21 aufgebracht ist.
  • Als eine Option kann eine dünne Beschichtung 39 auf der geometrischen Strukturierung 33 vorgesehen sein. Zum Beispiel ist eine Dicke der Beschichtung 39 mindestens eine Monoschicht oder mindestens drei Monoschichten und/oder beträgt höchstens 20 nm oder höchstens 10 nm. Die Beschichtung 39 kann zum Beispiel aus einem fluorierten Alken oder Alkyl oder aus einem Silan oder Siloxan bestehen. Mittels solch einer Beschichtung 39 können die Oberflächeneigenschaften der geometrischen Strukturierung 33 eingestellt werden. Solch eine Beschichtung könnte auch bei allen anderen Ausführungsbeispielen vorhanden sein.
  • Die Schutzschicht 3 der 1 bis 7 wird direkt auf dem Halbleiterkörper 2 aufgebracht. Solch eine Schutzschicht 3 kann durch Beschichten oder Ätzen gebildet werden. Zum Beispiel ist solch eine Schutzschicht 3 aus einem Oxid wie Siliciumdioxid oder aus einem Nitrid wie Aluminiumnitrid hergestellt. In all diesen Ausführungsbeispielen kann jedoch als eine Option mindestens eine Passivierungsschicht 4 zwischen dem Halbleiterkörper 2 und der Schutzschicht 3 vorgesehen sein, siehe 8. Zum Beispiel ist solch eine Passivierungsschicht 4 aus einem Oxid wie Siliciumdioxid oder aus einem Nitrid wie Aluminiumnitrid hergestellt. Es können mehr als eine Passivierungsschicht 4 vorgesehen sein. Zum Beispiel beträgt eine Dicke der Passivierungsschicht 4 mindestens 20 nm und/oder höchstens 0,2 µm.
  • Sind mehr als eine Passivierungsschicht 4 vorgesehen, kann die Schutzschicht 3 aus einem organischen Material wie PI oder PTFE bestehen.
  • Wie in 8 dargestellt ist, kann die Schutzschicht 3 als eine Option die durchgehende Basisschicht 31 umfassen, von der die geometrische Strukturierung 33 ausgeht. Ansonsten, siehe 9, muss keine Basisschicht 31 vorhanden sein, so dass die geometrische Strukturierung 33 direkt an der Passivierungsschicht 4 beginnen kann. Diese beiden in den 8 und 9 dargestellten Möglichkeiten, die die Basisschicht 31 betreffen, können bei allen anderen Ausführungsbeispielen realisiert werden.
  • In 8 ist auch gezeigt, dass die Säulen 34 oder das Gitter 35, im Querschnitt gesehen, eine Trapezform aufweisen können. Somit können/kann die Säulen 34 und/oder das Gitter 35 in einer von dem Halbleiterkörper 2 weg verlaufenden Richtung schmaler werden. Solche Säulen 34 und/oder solch ein Gitter 35 können auch bei allen anderen Ausführungsbeispielen vorhanden sein.
  • Ferner, siehe 9, ist es möglich, dass eine weitere Strukturierung 37 mit einer geringeren Höhe als die geometrische Strukturierung 33 vorgesehen ist. Solch eine weitere Strukturierung 37 kann aus einem Ätzprozess in Kombination mit verschiedenen kristallographischen Ebenen in einem Material für die Schutzschicht 3 resultieren. Solch eine weitere Strukturierung 37 kann auch bei allen anderen Ausführungsbeispielen vorgesehen sein, aber in jedem Fall kann es auch nur die eine geometrische Strukturierung 33 geben.
  • Ansonsten gilt das Gleiche wie für die 1 bis 8 auch für die 8 und 9.
  • Gemäß 10 wird die geometrische Strukturierung 33 durch Distanzkörper 36 realisiert, die auf der gleichen Basisschicht 31 oder auf der Passivierungsschicht 4 angeordnet sind. In diesem Fall können die Basisschicht 31 und die Passivierungsschicht 4 tatsächlich die gleiche Schicht sein, wenn die Basisschicht 31 aus einem elektrisch isolierenden Material besteht.
  • Zum Beispiel beträgt ein Durchmesser der Distanzkörper 36 mindestens 50 nm und/oder höchstens 1 µm. Die Distanzkörper 36 können eine Kugelform aufweisen, aber es sind auch andere Formen wie Säulen möglich. Die Distanzkörper 36 können auf eine unregelmäßige, willkürliche Weise verteilt sein, aber sie können auch auf eine regelmäßige Weise, zum Beispiel mittels Strukturierung der Basisschicht 31 und/oder der Passivierungsschicht 4 oder durch Selbstausrichtung, verteilt sein.
  • Zum Beispiel bestehen die Distanzkörper 36 aus einem anorganischen Material wie Siliciumdioxid.
  • Solche Distanzkörper 36 können auch in der geometrischen Strukturierung 33 aller anderen Ausführungsbeispiele verwendet werden. Demzufolge gilt ansonsten das Gleiche wie für die 1 bis 9 auch für 10. In diesem Zusammenhang sei darauf hingewiesen, dass die Säulen 34, das mindestens eine Gitter 35 und/oder die Distanzkörper 36 in einer Schutzschicht 3 kombiniert sein können.
  • In 11 wird die Wirkung der geometrischen Strukturierung 33 dargestellt. Somit weisen Wassertropfen 9 einen großen Kontaktwinkel mit der Schutzschicht 3 auf.
  • Es sei darauf hingewiesen, dass die geometrische Strukturierung 33 einen hierarchischen Aufbau haben kann, siehe 11, rechts. Das heißt, es kann eine kleinere geometrische Strukturierung 33 vorgesehen sein, die auf einer größeren geometrischen Strukturierung 33 aufgebracht ist. Das Gleiche gilt für alle anderen Ausführungsbeispiele.
  • In 12 wird ein Leistungsmodul 10 dargestellt. Das Leistungsmodul 10 umfasst zum Beispiel zwei der Leistungshalbleitervorrichtungen 1 von mindestens einer der 1 bis 11. Zum besseren Verständnis ist die geometrische Strukturierung übertrieben gezeichnet worden.
  • Die Leistungshalbleitervorrichtungen 1 können auf einer Basisplatte 5 angeordnet sein, die eine erste elektrische Verdrahtung 71 umfassen kann, um die Leistungshalbleitervorrichtungen 1 elektrisch zu kontaktieren. Des Weiteren kann eine zweite elektrische Verdrahtung 72, zum Beispiel Bonddrähte, vorgesehen sein, um die Leistungshalbleitervorrichtungen 1 zu kontaktieren.
  • Des Weiteren ist eine Verkapselungsschicht 6 wie ein Silikonharz oder ein Epoxid vorgesehen. Die Verkapselungsschicht 6 verkapselt absichtlich die Leistungshalbleitervorrichtungen 1. Während des Betriebs des Leistungsmoduls 10 können jedoch Risse 8 entstehen, so dass Wasser die Leistungshalbleitervorrichtungen 1 erreichen kann. Mittels der dann freigelegten Schutzschicht 3 kann vermieden werden, dass ein durchgehender Wasserfilm zum Beispiel den elektrischen Kontaktbereich 22, 24 verbindet, so dass die Gefahr einer Beeinträchtigung oder eines Versagens des Leistungsmoduls 10 reduziert werden kann.
  • Somit kann die ultrahydrophobe Schutzschicht 3 entweder direkt oben auf der optionalen Passivierungsschicht 4, zum Beispiel in einer Feldoxid(FOX)-Schicht, die SiO2 umfasst, oder in einer Polyimid- oder DLC-Schicht gemustert sein. In diesem Fall kann eine vergleichsweise dünne Polyimidschicht verwendet werden, da Partikel von dem Zerteilen und Löten mit einer Wassersprühpistole leicht entfernt werden können.
  • Nach dem Zusammenfügen der Modulanordnung weist die Verkapselungsschicht 6 dann durch Benetzen und vollständiges oder teilweises Auffüllen der ultrahydrophoben geometrische Strukturierung 33 eine verbesserte Adhäsion der mechanische Verankerung auf, da zum Beispiel Silikon gut an SiO2 haftet.
  • Eine weitere Möglichkeit der Schaffung der Schutzschicht 3 ist eine Modifizierung einer rauen Oberfläche mit einem Material mit geringer Oberflächenenergie. Es gibt viele Möglichkeiten, raue Oberflächen herzustellen, einschließlich die oben erwähnten wie beispielsweise mechanisches Dehnen, Laserbehandlung, Plasmabehandlung oder chemisches Ätzen, Lithografie, Sol-Gel-Bearbeitung und Lösungsgießen, Schicht für Schicht erfolgendes oder kolloidales Zusammenfügen, elektrische/chemische Reaktion und Abscheidung, Elektrospinning und chemische Gasphasenabscheidung. Es gibt auch mehrere Verfahren, die dazu verwendet werden können, die Chemie einer Oberfläche zu modifizieren, um die Schutzschicht 3 zu erzeugen. Zum Beispiel können kovalente Bindungen zwischen Gold und Alkylthiolen gebildet werden. Es können Silane verwendet werden, um die Oberflächenenergie zu verringern.
  • Mögliche Techniken für die Herstellung rauer Oberflächen und anschließende Modifikationen der Oberflächenchemie sind Ätzen und Lithografie und Sol-Gel-Bearbeitung, zum Beispiel kollodiale Siliciumdioxidpartikel, und elektrochemische Reaktion und Abscheidung.
  • Die hier beschriebene Erfindung wird durch die angeführte Beschreibung unter Bezugnahme auf die Ausführungsbeispiele nicht eingeschränkt. Die Erfindung umfasst vielmehr jegliches neue Merkmal und jegliche Kombination von Merkmalen, einschließlich insbesondere jegliche Kombination von Merkmalen in den Ansprüchen, selbst wenn dieses Merkmal oder diese Kombination nicht selbst in den Ansprüchen oder Ausführungsbeispielen explizit angeführt ist.
  • Bezugszeichenliste
    • 1
    Leistungshalbleitervorrichtung
    2
    Halbleiterkörper
    21
    Oberseite
    22
    elektrischer Kontaktbereich an der Oberseite
    23
    Rückseite
    24
    elektrischer Kontaktbereich an der Rückseite
    3
    Schutzschicht
    31
    Basisschicht
    33
    geometrische Strukturierung
    34
    Säule
    35
    Gitter
    36
    Distanzkörper
    37
    weitere Strukturierung
    38
    leerer Raum
    39
    Beschichtung
    4
    Passivierungsschicht
    5
    Basisplatte
    6
    Verkapselungsschicht
    71
    erste elektrische Verdrahtung
    72
    zweite elektrische Verdrahtung
    8
    Riss
    9
    Wasser
    10
    Leistungsmodul
    D
    Durchmesser
    F
    Merkmalsgröße
    H
    Höhe
    W
    Breite
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2003/001612 A1 [0002]
    • EP 1018158 A1 [0003]
  • Zitierte Nicht-Patentliteratur
    • C. Zorn and N. Kaminski „Acceleration of temperature humidity bias (THB) testing on IGBT modules by high bias levels“, 2015 IEEE 27. International Symposium on Power Semiconductor Devices & IC's (ISPSD), Hong Kong, 2015, Seiten 385 bis 388 [0004]

Claims (15)

  1. Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (2) und - eine Schutzschicht (3) am Halbleiterkörper (2), wobei - die Schutzschicht (3) ein Material mit einer Oberflächenenergie von höchstens 0,1 mJ/m2 umfasst und - die Schutzschicht (3), in Draufsicht auf die Schutzschicht (3) gesehen, eine geometrische Strukturierung (33) mit einer Merkmalsgröße (F) von mindestens 0,04 µm und höchstens 0,1 mm aufweist.
  2. Leistungshalbleitervorrichtung (1) nach dem vorhergehenden Anspruch, wobei mindestens eines von Folgendem gilt: - die Schutzschicht (3) bedeckt eine Oberseite (21) des Halbleiterkörpers (2), die eine Hauptseite davon ist, die Oberseite (21) ist mit mindestens einem elektrischen Kontaktbereich (22) versehen und - ein Kontaktwinkel der Schutzschicht (3) mit sauberem Wasser bei 300 K und 1013 hPa in Luft beträgt mindestens 150°.
  3. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die geometrische Strukturierung (33) mehrere Säulen (34) umfasst und wobei eine Höhe (H) der Säulen (34) einen Durchmesser (D) der Säulen (34) um mindestens einen Faktor von 30 und um höchstens einen Faktor von 300 übertrifft.
  4. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die geometrische Strukturierung (33) mindestens ein Gitter (35) umfasst, das durch Wände gebildet wird, eine Höhe (H) des mindestens einen Gitters (35) eine Breite (W) der Wände um mindestens einen Faktor von 5 und um höchstens einen Faktor von 200 übertrifft.
  5. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Schutzschicht (3) eine Basisschicht (31) umfasst und wobei mehrere Distanzkörper (36) auf der Basisschicht (31) aufgebracht sind.
  6. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei mindestens eines von Folgendem gilt: - die Schutzschicht (3) ist direkt auf dem Halbleiterkörper (2) aufgebracht und - die Schutzschicht (3) ist elektrisch isolierend.
  7. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 1 bis 5, wobei die Schutzschicht (3) von dem Halbleiterkörper (2) entfernt ist und wobei mindestens eine elektrisch isolierende und durchgehende Passivierungsschicht (4) zwischen dem Halbleiterkörper (2) und der Schutzschicht (3) positioniert ist.
  8. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Schutzschicht (3) mindestens ein organisches Material umfasst oder aus diesem besteht.
  9. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Schutzschicht (3) mindestens ein anorganisches Material umfasst oder aus diesem besteht.
  10. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die geometrische Strukturierung (33) regelmäßig ausgestaltet ist.
  11. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 1 bis 9, wobei die geometrische Strukturierung (33) unregelmäßig ausgestaltet ist.
  12. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Merkmalsgröße (F) mindestens 0,5 µm und höchstens 3 µm beträgt.
  13. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleitervorrichtung (1) ein Transistor ist, der für einen Strom von mindestens 10 A und für eine Spannung von mindestens 0,6 kV konfiguriert ist.
  14. Leistungsmodul (10), umfassend - mindestens eine Halbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, - eine Basisplatte (5), auf der die mindestens eine Leistungshalbleitervorrichtung (1) montiert ist, und - eine Verkapselungsschicht (6) in direktem Kontakt mit der Schutzschicht (3).
  15. Leistungsmodul (10) nach dem vorhergehenden Anspruch, wobei die Verkapselungsschicht (6) durch mindestens einen Riss (8) unterbrochen wird, so dass die Schutzschicht (3) stellenweise frei von der Verkapselungsschicht (6) ist.
DE212020000839.6U 2020-11-05 2020-11-05 Leistungshalbleitervorrichtung und Leistungsmodul Active DE212020000839U1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2020/081141 WO2022096102A1 (en) 2020-11-05 2020-11-05 Power semiconductor device with super-hydrophobic protective layer and power module

Publications (1)

Publication Number Publication Date
DE212020000839U1 true DE212020000839U1 (de) 2023-07-21

Family

ID=73172706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE212020000839.6U Active DE212020000839U1 (de) 2020-11-05 2020-11-05 Leistungshalbleitervorrichtung und Leistungsmodul

Country Status (6)

Country Link
US (1) US20240021542A1 (de)
EP (1) EP4241304A1 (de)
JP (1) JP3244023U (de)
CN (1) CN220651999U (de)
DE (1) DE212020000839U1 (de)
WO (1) WO2022096102A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024095714A1 (ja) * 2022-11-04 2024-05-10 富士電機株式会社 半導体モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1018158A1 (de) 1997-09-03 2000-07-12 EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH &amp; Co. KG Feuchtigkeitsschutz für boratglashalbleiterpassivierungsschichten
WO2003001612A1 (en) 2001-06-20 2003-01-03 Nichia Corporation Semiconductor device and its fabriction method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3684592A (en) * 1969-09-30 1972-08-15 Westinghouse Electric Corp Passivated surfaces and protective coatings for semiconductor devices and processes for producing the same
JP4130527B2 (ja) * 2000-12-13 2008-08-06 三菱電機株式会社 半導体装置
KR100845744B1 (ko) * 2007-07-12 2008-07-11 한국과학기술연구원 초소수성 표면의 제조방법 및 이에 의하여 제조된 초소수성표면체
JP5782947B2 (ja) * 2011-09-15 2015-09-24 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
KR101316734B1 (ko) * 2012-02-06 2013-10-10 한국과학기술연구원 소수성 반사방지 기판 및 그 제조방법, 그를 포함하는 태양전지 모듈
US9634111B2 (en) * 2012-04-23 2017-04-25 Massachusetts Institute Of Technology Passivation technique for wide bandgap semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1018158A1 (de) 1997-09-03 2000-07-12 EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH &amp; Co. KG Feuchtigkeitsschutz für boratglashalbleiterpassivierungsschichten
WO2003001612A1 (en) 2001-06-20 2003-01-03 Nichia Corporation Semiconductor device and its fabriction method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C. Zorn and N. Kaminski „Acceleration of temperature humidity bias (THB) testing on IGBT modules by high bias levels", 2015 IEEE 27. International Symposium on Power Semiconductor Devices & IC's (ISPSD), Hong Kong, 2015, Seiten 385 bis 388

Also Published As

Publication number Publication date
JP3244023U (ja) 2023-10-04
US20240021542A1 (en) 2024-01-18
WO2022096102A1 (en) 2022-05-12
EP4241304A1 (de) 2023-09-13
CN220651999U (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
DE112012006690B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014114932B4 (de) Verfahren zum Ausbilden einer gedünnten, gekapselten Chip- oder Halbleiterstruktur mit Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE112012006692B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009015722A1 (de) Halbleitermodul
WO2017009183A1 (de) Optoelektronische anordnung sowie verfahren zur herstellung einer optoelektronischen anordnung
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE102018118544B4 (de) Haftungsverbessernde Strukturen für ein Package
WO2014173590A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102009044863A1 (de) Halbleiter-Bauelement
DE102012108704A1 (de) Verfahren zur Fixierung einer matrixfreien elektrophoretisch abgeschiedenen Schicht auf einem Halbleiterchip und strahlungsemittierendes Halbleiterbauelement
DE102017104752B4 (de) Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip
DE212020000839U1 (de) Leistungshalbleitervorrichtung und Leistungsmodul
DE102007004301A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Dünnfilm-Halbleiterbauelement
EP2452547A1 (de) Elektronisches bauteil
DE102017117165A1 (de) Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
DE102013112029B4 (de) Halbleiterbauelement mit Kapselung
WO2005096374A1 (de) Elektrotechnisches erzeugnis mit einem elektrischen bauelement und einer vergussmasse zur elektrischen isolierung des bauelements sowie verfahren zum herstellen des erzeugnisses
DE102019214897A1 (de) Diamantsubstratherstellungsverfahren
DE102009040176B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102020111071B4 (de) Zwischenschicht einer Teilstruktur, welche Erhebungen hat, und einer weiteren Teilstruktur mit Füllpartikeln in Aussparungen zwischen den Erhebungen sowie Verfahren zu deren Herstellung
DE102023108751B3 (de) Verfahren zum trennen von dies von einem halbleitersubstrat
WO1999026287A1 (de) Siliziumfolie als träger von halbleiterschaltungen als teil von karten

Legal Events

Date Code Title Description
R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years